JPS6110996B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、同一マスクから拡散された二種類の
不純物の横方向への拡散深さの差によつて実質的
にチヤネル長が規定される二重拡散型のMOS型
半導体装置の製造方法に関し、その特性を改善す
ることを目的としたものである。

二重拡散型MOSトランジスタに於てはチヤネ
ルの寸法は写真蝕刻法によらないためその限界
（一般の紫外線露光では２μ程度とされている）
以下の例えば１μ程度にもなし得る。この様に短
チヤネルのため相互コンダクタンスgmが大き
く、大電流、高速化に適している。しかしさらに
短チヤネル化を図るためには、チヤネル長の高精
度化が必要である。

また二重拡散型に於ては、一般のMOS型半導
体よりも接合容量が大きいので、短チヤネル化さ
れた割には高速化されないという問題がある。

第１図に於て従来の二重拡散型MOS型トラン
ジスタを具体的に説明する。

Ｐ型半導体基板１に素子間分離用のフイールド
酸化膜２が形成されていて、基板１上にはゲート
酸化膜３を介してゲート４が設けられている。ｐ
型拡散層５、ｎ型のソース、ドレイン拡散層６，
７はゲート４により形状が規定されるように形成
されていて、ゲート４端部から横方向への接合深
さはそれぞれ_P，_Nで示されている。この接合
深さの差（_P−_N）で、実質的にチヤネル長
Leが与えられる。金属電極８，９とのコンタク
ト形成のためにｎ型の高濃度拡散層１０，１１
が、ゲート４と一定の距離Ｕだけ離れた位置に形
成されている。この距離Ｕは写真蝕刻法に於ける
二枚のマスク間の合せ精度に依存して決められる
量である。なお１２はゲート４へ接続された金属
電極で１３は絶縁膜である。

この構成に於て、ソース拡散層６は基板１より
高濃度のｐ型拡散層５に接しているため接合容量
が大きい。MOS型の装置に於ては、容量の充、
放電時間で動作速度が与えられるため、容量は小
さい事が好ましい。高濃度拡散層１０も、もしｐ
型拡散層より浅いと接合容量が大きくなるので、
より深く形成してある。ソース拡散層４の容量を
減少せしめるにはその面積即ち距離Ｕを可能な限
り短かくする必要があるが、現在の写真蝕刻法で
は２〜３μ程度が限界である。

また、一般に不純物拡散は拡散係数Ｄに依存し
ているが、その拡散係数Ｄは不純物濃度によつて
変化し、濃度が高い程その変化が大きい。従つて
接合深さを高精度に形成するためには、拡散層の
濃度を下げる事が望ましい。Ｐ型拡散層５は10¹⁵
〜10¹⁶cm^-3程度と比較的低濃度であるが、ソース
拡散層６は10²⁰cm^-3程度であつて拡散係数Ｄの濃
度依存性が大きい。従つて、高精度の接合深さ
_Nを得るためにソース拡散層６の濃度を下げる必
要があるが、そうすると直列抵抗が増加して半導
体装置の相互コンダクタンスgmが減少する。そ
れを避けるには距離Ｕを短縮すれば良いのだが、
上述の如くそれには限界がある。

以上の様な従来の問題を解決するための本発明
の基本的構成は、ゲート側面に沿つて自己整合的
にドープトオキサイドを形成することを含み、上
記距離Ｕを極めて短かくするものである。

第２図によつて本発明の実施例を具体的に説明
する。例としてｎチヤネルの場合について述べ
る。

(A) 高比抵抗ｐ型シリコン基板１の所望の位置に
公知の選択酸化法によりフイールドオキサイド
２を形成する。基板１を熱酸化してゲート酸化
膜３を1000Å成長せしめ、その上に多結晶シリ
コンを気相成長法により堆積せしめる。写真蝕
刻法により多結晶シリコンのパターン形成を行
ないゲート４を形成する。

(B) 次に写真蝕刻法により、ゲート４を少くとも
一部覆う如くフオトレジストパターン２１を形
成する。この状態でボロンイオン２２を基板１
表面にイオン注入しｐ型注入層２３を形成す
る。

(C) その後、フオトレジスト２１を除去し、ゲー
ト４をマスクとしてゲート酸化膜３をエツチし
て基板１を露出せしめる。

(D) その上からｎ型の不純物、例えば燐又は砒素
を添加した酸化膜２４を気相成長法
（Chemical Vapor Deposition）により例えば
1.5μの厚さ堆積せしめる。その気相成長酸化
膜２４は、基板１表面やゲート４の上面４ａの
如く水平面のみでなく、ゲート４の側面４ｂに
も堆積する。この時、ゲート側面４ｂ上での膜
厚ｈは上面４ａ上での膜厚ｈ_pよりも薄いの
が普通であるが、出来るだけｈがｈ_pに近に
様な堆積方法例えば減圧気相成長法を用いる。

気相成長酸化膜２４の膜厚を基板１表面に垂
直方向に見てゆくと、ゲート４の側面４ｂ近傍
に於ては、ゲート４によるパターンの段差ｈ_G
の分だけ他の場所の膜厚ｈ_pより厚くなつてい
ることが判る。

この状態で、基板１の表面に対して垂直にエ
ツチングガスを入射せしめて気相成長酸化膜２
４のドライエツチングを行なう。そのエツチン
グは基板１の表面に垂直方向へ進行するため、
気相成長酸化膜２４がゲート４の上面４ａおよ
び基板１表面から除去された時点で、ゲート４
の側面４ｂ近傍に於てはなお残存している。

(E) この様にドライエツチングを行なつてゲート
４側面を覆う気相成長酸化膜２４′を形成した
状態を示す。この時のドライエツチングとして
は、平行電極間に試料を置いてフレオン系のガ
ス例えばフレオンCF₄を用いる反応性スパツタ
エツチングを用いる。平行電極間に印加される
RF電力（例えば13.56MHz）によりフレオン
CF₄をプラズマ化し、フツ素ラジカルＦ^*その
他のエツチングガスを発生せしめかつ試料表面
にほぼ垂直に入射せしめる。一条件を例示すれ
ば、酸化膜のエツチング速度を増大せしめるた
めテフロンを電極上に敷き、フレオンCF₄のガ
ス圧力を0.02torrとし、RF電力を400W印加す
る。

(F) 次にｎ型の不純物、例えば燐をコンタクト形
成に十分な程度に高濃度に拡散して第１の拡散
層２５，２６を形成する。この時の熱処理によ
つて気相成長酸化膜２４′中の不純物が基板１
中に拡散されて第２拡散層２７，２８が形成さ
れ、また同時にｐ型注入層２３がより深く拡散
されてゲート４直下の領域にｐ型拡散層２３′
が形成される。ｎ型の第２の拡散層２７，２８
がそれぞれソース、ドレインであり、ｐ型拡散
層２３′とソース２７のゲート４端部からの横
方向接合深さの差で実質的にチヤネル長Leが
与えられる点は第１図の場合と同じである。拡
散層２５，２６の接合深さはゲート４直下の領
域には達しない様な深さに選んでおく。そうす
ると、拡散層２７はゲート４の側面に接した気
相成長酸化膜２４′中の不純物が拡散して形成
されたものであるからゲート４直下の領域に必
らず達するので、拡散層２５，２６よりも横方
向に深く形成される。例えば、拡散層２５，２
６の横方向深さを気相成長酸化膜２４′の巾Ｗ
（ゲート４側面４ｂ上での膜厚ｈにほぼ等し
い）の80％程度に選んでおく。そうすると基板
１の内部方向への縦方向の接合深さは、気相成
長酸化膜２４′の巾Ｗとほぼ同程度の例えば1.5
μとなり、ｐ型拡散層２３′よりも深くするこ
とが出来る。こうして例えば、ｐ型拡散層２
３′、ソース２７のゲート端部からの横方向深
さ_P、_Nをそれぞれ１μ、0.5μに選ぶと実
質的なチヤネル長Leは0.5μとなる。この構造
でｐ型拡散層と接しているソース２７に寸法は
横方向深さ_Nにほぼ等しく、その値は写真蝕
刻法の限界とは無関係に小さくする事が出来る
ので、接合容量が小さい。

ソース、ドレイン２７，２８の拡散深さを精
密化するために拡散係数Ｄの濃度依存性の少な
い低濃度、例えば１０¹⁹cm^-3程度にしておく。
そうすると拡散層２７，２８のシート抵抗が
1KΩ／ロ程度と高くなるがソース、ドレイン
２７，２８の寸法法_Nが小さいので直列抵抗
への寄与が少ない。

(G) 酸化膜の如き絶縁膜２９を気相成長法により
堆積せしめて、コンタクト開孔部３０，３１，
３２を写真蝕刻法により形成する。

(H) アルミを真空蒸着法により被覆せしめて、写
真蝕刻法によりソース、ドレイン、ゲート電極
３３，３４，３５を形成して完了する。

以上の説明に於て、気相成長酸化膜２４はすべ
て不純物を含んでいる必要はなく、膜の堆積の初
期すなわち基板１表面に近い部分たとえば0.1μ
の膜厚のみがドープトオキサイドで、残りの1.4
μの膜厚は不純物を含んでいなくとも良い。また
気相成長酸化膜２４は、一般的被膜の性質とし
て、鋭い角をもつゲート４の角に於て(D)に示した
如く丸味を帯びる。従つてドライエツチングによ
り形成された気相成長酸化膜２４′も角２４ａが
丸味を帯びたものとなり、ゲート４の側面４ｂの
傾きが緩やかになる効果をもたらす。それによつ
て、ゲート４上を絶縁膜２９を介して電極配線
（図示せず）が横断する場合の配線の断線が少な
くなる。

以上ｎチヤネルの場合について述べたがｐチヤ
ネルの場合およびpn相補型の場合にも同様に適
用出来るものである。又ゲート４の一方にのみｐ
型拡散層２３′を設けたが両方に設けてソース、
ドレインを入換えても特性の変化しない対称型構
造にすることも可能である。

また気相成長酸化膜２４は少くとも一部に不純
物が添加されているものとして説明したが、全然
不純物が添加されていなくとも良い。但しその場
合はｐ型注入層２３を形成したのち（第２図
Ｂ）、ゲート４をマスクの一部としてｎ型の不純
物を基板１表面近傍に導入しておく必要がある。
さらに酸化膜の代りに窒化膜その他の絶縁膜を用
いてゲート側面を覆わしめても良い。

また第２図Ａに於て多結晶シリコンのゲート４
上を絶縁膜であらかじめ被覆しておくことによ
り、後に形成されるゲート４側面の気相成長酸化
膜２４と共にゲート４周囲を絶縁膜で完全に被覆
する事が出来る。この場合の第２図Ｆに対応する
状態を第３図Ａに示す。即ちゲート４の上面に絶
縁膜４０が形成されている。

ゲート４への電極は、ゲート４のフイールドオ
キサイド２上へ延在した部分に設ける事が出来る
ので、この図ではソース、ドレイン電極のみを示
すと第２図Ｈに対応した状態は第３図Ｂの如くな
る。ゲート周囲の絶縁膜４０，２４′とフイール
ド・オキサイド２とによつてソース、ドレイン拡
散層２５，２６に対するコンタクト開孔部３０，
３１が自己整合的に形成されているので、第２図
の場合よりソース、ドレイン方向の寸法が短縮さ
れる。

本発明の効果をまとめると以下の如くなる。

ソース、ドレイン拡散層の接合容量を簡単か
つ制御性良く減少せしめる事が出来る為MOS
型半導体装置が高速化される。

ソース、ドレイン拡散層２７，２８を低濃度
化して接合深さを精密に制御する事が出来る。
従つて実効チヤネル長Leを短かくしても特性
のばらつきが少ない。またこの時直列抵抗の増
大を低く抑える事が可能である。

ゲート絶縁膜は、ゲート側面が絶縁膜に覆わ
れているので、高濃度の不純物に直接触れな
い。従つてゲート絶縁膜の破壊電圧の低下等の
問題がなく信頼性が高い。

一般にゲート上を絶縁膜を介して電極配線が
横断する如く形成される場合、ゲートの角が鋭
いため断線を生じやすく、製造歩留り低下の主
要原因の一つとなつているが、本発明では、ゲ
ート側面に沿つて角が丸味を帯びた絶縁膜が形
成されることにより断線が防止される。

しかもゲート側面を覆う絶縁膜として熱酸化
膜を用いていないために、熱酸化膜の成長に伴
う体積膨張による歪みの発生という問題が本発
明では解決されている。

酸化膜のみならずその他の絶縁膜も用いる事
が出来る。例えば窒化膜を含む絶縁膜でゲート
側面およびその近傍を覆うと、アルカリイオン
その他の外部汚染のゲート絶縁膜への浸入が防
止され半導体装置の特性安定化に有効である。

【図面の簡単な説明】

第１図従来の二重拡散型のMOSトランジスタ
の構造断面図、第２図Ａ〜Ｈは本発明の一実施例
にかかる二重拡散型MOSトランジスタ製造工程
図、第３図Ａ，Ｂは同トランジスタの他の実施例
の要部工程図である。 １……ｐ型シリコン基板、３……ゲート酸化
膜、４……ゲート、４ａ……ゲートの上面、４ｂ
……ゲートの側面、２３……ｐ型注入層、２３′
……ｐ型拡散層、２４，２４′……気相成長酸化
膜、２５，２６……第１の拡散層、２７，２８…
…第２の拡散層（ソース、ドレイン）、３０，３
１……コンタクト開孔部。

Claims (1)

【特許請求の範囲】
1. １ 第１導電型の半導体基板上にゲート絶縁膜を
   介して設けられたゲートにより少くとも一部の形
   状が規定される如く第１導電型で上記基板よりも
   高濃度に不純物を上記基板表面に導入する工程
   と、上記基板上に絶縁膜を堆積せしめてのち上記
   基板にほぼ垂直にエツチングガスを入射せしめて
   上記絶縁膜のドライエツチングを行ない上記ゲー
   ト側面およびその近傍のみを覆う如く形成する工
   程と、上記第１導電型の不純物により形成される
   第１導電型の拡散層よりも上記基板内部方向へ深
   くかつ上記ゲート側面の上記絶縁膜により少くと
   も一部の形状が規定される如く第２導電型の第１
   の拡散層を形成する工程とを備え、上記絶縁膜の
   堆積前又は堆積後に上記絶縁膜直下の領域を少く
   とも含む如く不純物が上記基板表面に導入されて
   第２導電型の第２の拡散層が形成され、上記第１
   導電型の拡散層と上記第２導電型の第２の拡散層
   との上記ゲート端部から横方向への拡散深さの差
   によつて実質的にチヤネル長が規定される事を特
   徴とするMOS型半導体装置の製造方法。