JPS6074630A - （１００）ＩｎＰ基板ウエハの方位を決定する方法 - Google Patents

（１００）ＩｎＰ基板ウエハの方位を決定する方法

Info

Publication number
JPS6074630A
JPS6074630A JP59185471A JP18547184A JPS6074630A JP S6074630 A JPS6074630 A JP S6074630A JP 59185471 A JP59185471 A JP 59185471A JP 18547184 A JP18547184 A JP 18547184A JP S6074630 A JPS6074630 A JP S6074630A
Authority
JP
Japan
Prior art keywords
substrate wafer
plane
orientation
wafer
inp substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59185471A
Other languages
English (en)
Other versions
JPH0224371B2 (ja
Inventor
ラリー　アレン　コールドレン
ローレンス　ウオーレン　スタルツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPS6074630A publication Critical patent/JPS6074630A/ja
Publication of JPH0224371B2 publication Critical patent/JPH0224371B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/973—Substrate orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は■−ｖ族半導体材料のウェハを方位付けする方
法に関わる。
発明の背景 光学的、電子工学的及び光学−電子工学的装置が現在■
−ｖ族半導体材料を用いて開発されている。特にこれら
の装置の多くはＩｎＰを基にして、あるいはＩｎＰ基板
を基にしたシステムを基にして開発されている。長波長
、屈折率導波型、注入レーザはＩｎＰ基板上に形成され
た装置の一例である。
屈折率導波型注入型レーザを含むこれらの装置を作成す
る技術は例えばフォトリゾグラフ　マスクあるいはエツ
チングなどの工程に先立ち基板ウェハの方位付けを行な
うという認識に依っている。屈折率導波型レーザの場合
は、レーザの光導波路を規定するチャネルまたはメサを
形成するために基板ウェハを方位付けすることが必要で
ある。
基板ウェハを方位付けするために様々な技術が用いられ
て来た。一般に先行技術においては、エツチングあるい
はマスキングによって作業表面即ち（１００）面の少く
とも一部分を破壊するに至る工程が含捷れている。たと
えばカンバヤシ（Ｔ、　Ｋａｍｂａｙａｓｈｊ　）　ら
はジャパニーズ　ジャーナル　オブ　アプライドフィジ
ックス（Ｊａｐ、　Ｊ、　ｏｆ　Ａｐｐｌ、　Ｐｈｙｓ
、　）第１９巻（１９８０年）、第１号７９−８５ペー
ジにおいて、以下のような方位付は技術を示している。
即ち、ｍ−ｖ族半導体材料の基板の作業表面は化学的に
エッチされて、結晶構造の表面における転位、欠陥、あ
るいはその他の欠損のある位置において、細長い溝ある
いは長円その他のような幾何学的に規定することのでき
るエッチピットを形成する。その後これらのエッチピッ
トの試験を行なって各エッチピットの軸の相対的方位が
決定する。この技術には以下のような欠点がある。即ち
、材料が化学的にエッチされる時に所望のエッチピット
が形成されるように欠陥や欠損が結晶構造内に存在しな
ければならないということである。他の典型的方位付は
技術がイガ（Ｋ、Ｉｇａ）らによってアイイーイーイー
　ジャーナル　オブ　クオンタム　エレクトロニクス（
ＩＥＥＥ　Ｊ、　ｏｆ　Ｑｕａｎｔｕｍ　Ｅｌｅｃｔｒ
ｏｎｉｃｓ　）第Ｑ　Ｅ　−１，６巻（１９８０年）第
１０号１０４、４．−１．０４７ページに示されている
。
この技術においては、材料の作業表面はクロスハツチ　
パターンを用いてフォト−リソグラフ　マスクを施され
る。その後、作業表面のヤスクされなかった部分は化学
的エッチャントに触れて、エッチピットにおいて異なる
側壁形状を呈するようになる。（０１，１）面と（０１
１，）面に異なる断面形状を呈するためにこの材料は該
クロスハツチ　パターンを介してへき開される。この側
壁形状を検査すると（０１１，）面あるいは（０１１）
面を識別することができる。しかしながらこの技術には
、結晶を方位付けするためにはフォト−リソグラフ　マ
スクは材料の作業表面上で行なわなければならないとい
う欠点が伴なう。
さらに、材料を方位付けする際に作業表面の一部が破壊
される。
発明の概要 基板ウェハの方位付けは本発明の原理に従い破壊を伴な
わない手段を用いて以下のようにして簡易に行なわれる
。即ち、少くとも第１の端部表面と化学的エッチャント
とを接触させて該受くとも第１の端部表面上に既定の形
状をしだ構体を露出させ、さらに該第１の端部表面上の
該構体の方位に従って該基板ウェハ上に特定の結晶学的
方向を指定する方法を用いて行なわれる。
実施例の説明 添付の図面と関連させて本発明の説明のだめの実施例に
関する以下の記載を読めば本発明はより完全に理解され
るであろう。
一般に、（１００）ＩｎＰ基板ウェハ上に装置を形成す
る間ウェハはフォト−リソグラフ　マスク工程を施され
るが、この工程では（１００）面上のマスクの正確な位
置合わせが必要とされる。この正確な位置合わせが必要
とされるのは、■ｎＰウェハは例えば１（ｃｌ内で非等
方性のエツチングをされて（１００）面に垂直な（０１
１）面及び（Ｏ］、　１．　）固結晶面のみを露出させ
るからである。他の２つの結晶面、即ち、（］、　ＯＯ
）面及び（０１，１）面に垂直な（０１］、　）面及び
（０１１，）面はＨα内でのエツチングでは露出されな
い。故に（ｉｏｏ）面に垂直な表面を露出させる必要が
ある時は、マスクされたウェハのエツチングが所望の結
果を生じるように（１００）基板ウェハは正確に方位付
けされねばならない。
第１図に（１００）ＩｎＰ基板ウェハの正確々方位付け
を行なう、本発明の原理に従って案出された方法の工程
を示す。この方法によれば、基板ウェハの大部分を破壊
したり処理したすせずに（０１１）及び（０エエ）面か
ら（０１１）及び（０１，１）面を区別することが可能
である。
第１工程ではウェハの作業表面を指定する。
作業表面は（１００）面とも呼ばれる。この表面の指定
は任意である。しかしながら作業表面は通常は、前段の
工程、例えば研摩やエピタキシャル層成長工程（これら
は必要ではないが）によって特定される。
作業表面の指定に続いて、基板ウェハの少くとも１つの
端部が露出される。この工程はウェハの小部分を除去す
るためにウェハのへき開あるいはき裂によって行なわれ
る。乙の工程で露出される端部は作業表面（１，ＯＯ）
に垂直である。これら端部は以下のへき開面のうち少く
とも１つの面に対応する。即ち（０１１）、（０１丁）
、（０１１）ｔだは（０１１）である。後の工程におい
て識別及び比較を行なうために、互いに垂直な２つの端
部、例えば（０１，１）と（０１１）のような端部を露
出させるのが望捷しい。
ウェハの、露出された端部をエッチャントと接触させる
ことがこの方法の次の工程である。ＨＣｌ溶液その他の
ような選択的、非等方的エッチャントが好適な化学的エ
ッチャントである。エツチングはウェハ端部上に、第２
図に示される三角形の突起とぎざぎざのようなあらかじ
め定められた形状をした構体を形成するのに充分な時間
にわたって行なわれる。
１例においては（１００）ＩｎＰ基板ウェハが濃縮Ｈα
（水溶液中のＨα濃度が２５％以上）中で２０℃、２０
秒間エッチされ第２図に示されるよう々形状に似た構体
を形成する。
この濃度及び温度でエツチング時間を長くすると例えば
数分にすると該三角形の構体の深さあるいは高さが大き
くなる。温度、エッチャントへの露出時間及びエッチャ
ントの濃度が該構体の大きさに影響を与えることに注意
されたい。
本方法の次の工程は、基板ウェハの露出された各端部上
の、エッチされた構体の型と方位を識別する工程である
。ＨＱ！によって（１００）ＩｎＰ基板ウェハの（Ｏ］
、　１１端部表面に露出されたエッチ構体は実質的に三
角形であり、各端部から突起するかあるいは各端部でき
ざぎざを刻まれている。構体の型がぎざぎざであるか突
起であるかを決定すると、次に構体が作業表面に向かっ
て方位付けされているか作業表面から遠ざかるように方
位付けされているかを決定することが重要である。
構体が突起であるかぎざぎざであるかを決定するのは時
には困難である。実体顕微鏡を用いて構体を観察すれば
この困難さを緩和することができる。代りに、標準的顕
微鏡を用いて視域を浅くして焦点を構体の端に合わせれ
ば該構体を観察することができる。
本方法の最終工程は露出された基板ウェハの各端部に対
応する結晶学的平面を識別する工程である。三角形の突
起は（Ｏ］、　］　）及び（Ｏ］、　１　）面上で下を
向く即ち作業表面から遠ざかり、従って三角形のぎざぎ
ざは同じ（０１１）及び（０１１）面上でそれらとは反
対の方向に方位付けされていることが判明した。一方、
三角形の突起は（０１１）及び（ｏｉ〒）面上で作業表
面を向いている。後者の面上では三角形のぎざぎざは作
業表面から遠ざかる方向に向いている。
三角形構体を含ら端部表面が結晶学的平面として識別さ
れた後、結晶学的方位が基板ウェハ上で指定される。例
えば端部表面に垂直な方向が基板ウェハ用に指定され得
る。
第１図と共に記載した本方法では、（１００）作業表面
に垂直な停止エッチ平面（０１１）及び（０１１）の相
対的識別が可能となる。
例えば、本方法の結果、（０１■）面及び（ＯＴｌ）面
または（０１１，）面のような２つの平行な平面のうち
の１つとしである端部を相対的に識別することができる
。結晶の対称性のために、（０１１）面と（Ｏ］、　１
　）面との間には何の化学的相違もない。同様に、（０
１１）面と（０１１）面との間にも化学的相違はない。
このようにして実際上は、基板ウェハの完全な方位付け
のだめにはこの相対的識別のみが必要である。なぜなら
ば、本方法は各端部を、作業表面に垂直な特定な端部と
交差する（　］、　１．１　）　Ａあるいは（１１１１
Ｂ面を有する表面として識別するからである。
（１１１）Ａ面は（１１１）Ｂ面よりエッチするのが難
しいので（１，００）ＩｎＰをエッチする時は、軸共通
の（１１１１面の一方あるいは他方の配置を知ることが
重要である。
第２図は、本方法の接触工程においてＨｃｌ！溶液でエ
ッチした後の（１００）　Ｉ　ｎ　Ｐ基板ウェハの一部
を示す。方位付けは相対的なものであるから、基準座標
系は括弧内の他の基準座標系と共に示されている。
第２図において、（１，００）ＩｎＰ基板ウェハの表面
２０は作業表面である。表面２０は、研摩されるかまた
はフォト−リソグラフマスク　フィルムかエピタキシャ
ル層を載置するので通常作業表面として識別される。突
起は端部２３上で作業表面２０から遠ざかる方向に向か
っている。ぎざぎざ２２は端部２３上で作業表面２０の
方向に向かっている。
三角形突起２６は端部２５上で作業表面２０の方向に向
かっている。本発明の原理に従い、基板ウェハは表面２
３ｉ（ｏｚ）面（あるいは（０１１）面）としてさらに
表面２５を（０１１）面（あるいは（０１１）面）とし
て方位付けされる。
【図面の簡単な説明】
第１図は基板ウェハの結晶学的方位付けの方法における
工程のフローチャートを示す図；第２図はＨＣ／！Ｃ／
中でのエツチング後のＩｎＰ基板を示す図である。 〔主要部分の符号の説明〕

Claims (1)

  1. 【特許請求の範囲】 １、　基板ウェハの少くとも一部分を化学的エッチャン
    トと接触させて該基板ウェハの該部分に既定の形状をも
    つ複数の構体を露出させる工程と 該基板ウェハの該部分上の該構体の方位に従って該基板
    ウェハ上に結晶学的方向を指定する工程とを含む、（１
    ００）ＩｎＰ基板ウェハの方位を決定する方法において
    、該基板ウェハの該部分は、（１００）平面に対して実
    質的に垂直な少くとも一つの表面を含むことを特徴とす
    る（１００）ＩｎＰ基板ウェハの方位を決定する方法。 ２、特許請求の範囲第１項記載の方法において、 該受くとも一つの表面は、へき開面であることを特徴と
    する（１００）ＩｎＰ基板ウェハの方位を決定する方法
    。 ３、特許請求の範囲第１あるいは２項記載の方法におい
    て、 該化学的エッチャントは選択性エッチャントであること
    を特徴とする（１００）ＩｎＰ基板ウェハの方位を決定
    する方法。 ４、特許請求の範囲第１．２あるいは３項記載の方法に
    おいて、 該化学的エッチャントは濃縮Ｈαであることを特徴とす
    る（　１．００　）　Ｉ　ｎ　Ｐ基板ウェハの方位を決
    定する方法。 ５、特許請求の範囲第３項記載の方法において、 該構体の該既定の形状は三角形であることを特徴とする
    （　１．　ＯＯ）　Ｉ　ｎ　Ｐ基板ウェハの方位を決定
    する方法。
JP59185471A 1983-09-06 1984-09-06 （１００）ＩｎＰ基板ウエハの方位を決定する方法 Granted JPS6074630A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/529,286 US4439268A (en) 1983-09-06 1983-09-06 Orientation of INP substrate wafers
US529286 1990-05-29

Publications (2)

Publication Number Publication Date
JPS6074630A true JPS6074630A (ja) 1985-04-26
JPH0224371B2 JPH0224371B2 (ja) 1990-05-29

Family

ID=24109266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59185471A Granted JPS6074630A (ja) 1983-09-06 1984-09-06 （１００）ＩｎＰ基板ウエハの方位を決定する方法

Country Status (2)

Country Link
US (1) US4439268A (ja)
JP (1) JPS6074630A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62283686A (ja) * 1986-05-31 1987-12-09 Mitsubishi Electric Corp 半導体レ−ザの製造方法
US5639387A (en) * 1995-03-23 1997-06-17 Lucent Technologies Inc. Method for etching crystalline bodies
US20090051003A1 (en) * 2007-08-23 2009-02-26 International Business Machines Corporation Methods and Structures Involving Electrically Programmable Fuses

Also Published As

Publication number Publication date
US4439268A (en) 1984-03-27
JPH0224371B2 (ja) 1990-05-29

Similar Documents

Publication Publication Date Title
EP0430593B1 (en) Method of cutting a silicon wafer by orientation dependent etching
US4632724A (en) Visibility enhancement of first order alignment marks
Tsang et al. Preferentially etched diffraction gratings in silicon
US4470875A (en) Fabrication of silicon devices requiring anisotropic etching
JPH027010A (ja) タンデム溝を有した素子の製造方法
JP3363131B2 (ja) エッチング方法
US5259925A (en) Method of cleaning a plurality of semiconductor devices
JPS6074630A (ja) （１００）ＩｎＰ基板ウエハの方位を決定する方法
EP0826886B1 (en) Single crystal optical module
JPS62283678A (ja) 半導体装置の製造方法
JPH05259269A (ja) 素子分離領域の形成方法
JPS6281717A (ja) 超微細フオトレジスト構造の転写方法
US6872630B1 (en) Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process
JPH08291000A (ja) 結晶体のエッチング方法
EP0469370A2 (en) Etching process for sloped side walls
JPH02230751A (ja) 結晶方位の同定方法及び本方法を用いて作成した機構デバイス
JPH0262939B2 (ja)
JPH04148546A (ja) ビーム寸法測定用素子及びその製造方法
JPS61123191A (ja) 半導体レ−ザの製造方法
JPH0473650A (ja) 微細加工用マスク
US6007951A (en) Method for precise crystallographic semiconductor wafer alignment orientation
JPS59210681A (ja) 半導体レ−ザの製造方法
JPS5811095B2 (ja) ハンドウタイキバンニスル−ホ−ルオケイセイスルホウホウ
JP2000021698A (ja) シリコン素子の製造方法
JPH05243207A (ja) シリコンウエハーの加工方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees