JPH027010A - タンデム溝を有した素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） この発明は、光ファイバを所定の位置に保持して収容す
る溝を有した半導体より成る素子の製造方法に関する６ （発明の背景） 光通信の分野では、光ファイバの一端を、他の光ファイ
バ、ブレナー導波管、光電子デバイス。

あるいは他の部品に対して固定した位置に保持する必要
がしばしば生じる。光ファイバの一端は通常他の部品に
対して光学的に結合して保持される必要がある。

光ファイバの一端を固定した所定位置に保持する公知の
方法によれば、半導体基板にＶ字形溝を備え、光ファイ
バをＶ溝に置き、適当な手段で光ファイバを溝内に保持
している。この手法は例えば米国特許第３，８６４，０
１８号に開示された光フアイバコネクタに使用されてい
る。

正確な位置、形状および寸法のＶ溝を有した半導体チッ
プは公知のホトリソグラフィおよびエツチング技術によ
って容易に生産できる。例えば、ＳＬの異方性エツチン
グ手段を開示した米国特許第３．７６５，９６９号と第
３，５０６，５０９号とを参照されたい。さらに、ケー
ーイー・ビーンの一アイ・イー・イー・イー　トランザ
クション、電子デバイス”第ＥＤ−２５（１０）巻、頁
１１８５〜１１９３　（１９７８，１０）およびケー・
イー・ビーターソンの”プロシーディングオブ　ザ　ア
イ・イー・イー・イーー第７０（５）巻、頁４２０−４
５７　（１９８２，５）を参照されたい。

光ファイバは１周知のように、これを保護し強化する１
層あるいはそれ以上のポリマコーティング層を有してい
る。コーティング層の厚みは光ファイバの厚みおよび同
心性の制御と同程度には制御されていないので（並びに
他の理由にもよって）、光ファイバを他の光ファイバや
部品と結合する前に、通常、光フアイバ端部のコーティ
ング層をはがしている６しかし裸の光ファイバは比較的
もろ（、端部に機械的歪みがかからないよう注意を払う
必要がある。この問題は、半導体基板にタンデムＶ溝、
すなわち、裸の光ファイバの短い部分とコーティング層
を有した部分とを一緒に収容できる■溝、を形成するこ
とで解消される。

このようなタンデムＶ溝の場合、コーティング層を有し
た部分をＶ溝の大きな断面を有した部分にエポキシで固
めたり（あるいはその部分に固定したり）できるので歪
みから免れるが、光ファイバの裸の部分は通常の方法で
Ｖ溝の小さな断面を有した部分に固定されている。

（＋００）シリコンにタンデムＶ溝を形成する従来の方
法では、第１図に示すようなコーナ補償領域を有した、
大凡にパターニングしたマスク層（例えば、Ｓ　ｉ、０
２あるいはシリコンナイトライド）を備えている。この
方法はさらにＶ溝の画部分を同時にエツチングしている
。例えばケー・イー・ビーンの前述の文献を参照された
い。コーナ補償領域はタンデムＶ溝の遷移領域のアンダ
ーカットを制限する役目をし、タンデムＶ溝の大きな断
面の部分と小さな鰭面の部分との間の遷移領域が比較的
よく制御される。

第１図は（１００）Ｓｉ基板１０に従来方法でタンデム
Ｖ溝を形成した素子Ｉの一部の概略を示している。図に
おいて、符号１１と１５は溝の幅広の部分（１４）と幅
狭の部分（１６）の傾斜側壁を示し、符号１２はＳｉ表
面のマスクされた部分を示し、破線１３は幅広と幅狭の
部分１４および１６間の遷移領域の形状を示す。符号１
７はマスク層のコーナ補償領域を示す。

従来技術はいくつかの欠点を何している。例えば、コー
ナ補償領域が存在することによってエッチャントの流れ
を拘束し、このため溝の対称性がなくなることがある。

さらに、タンデム溝の小さな断面の部分のエツチングは
大きな断面の部分のエツチングが終了するかなり前に終
了するにのため小さな断面の部分のアンダカットが生じ
て寸法制御が悪くなることがある。さらにまた、コーナ
補償領域による”耳″１７が溝に光ファイバを置くとき
のじゃまとなることがある。これは耳をエツチングある
いは他の遡切な手順で取除くことは必ずしも実際的では
ないからである。最後に、このコーナ補償手段ではある
種の形状の組合せが全く達成できないこともある。

タンデム■溝が与える利点を考慮に入れれば、従来方法
の欠点のいくつかあるいはすべてから免れるタンデム溝
製造方法は一味のあるものである。本発明はそのような
製造方法を開示している。

（発明の概要） 本発明の方法は、適当な半導体の主面上に第１のマスク
層を形成し、下層の半導体が露出する開口を形成するよ
うに第１のマスク層をパターニングしている。この開口
によって所望のタンデム溝（あるいは他の形状の満）の
外形が規定される。

開口は、溝の比較的大きな断面の部分に対応する比較的
幅広の部分と、溝の比較的小さな断面の部分に対応する
比較的幅狭の部分とより構成されている０本発明の方法
は、さらに、開口の幅狭の部分を再度覆うが幅広の部分
は覆わない第２のマスク層を形成する。この第２のマス
ク層の形成は、通常、既に形成された開口のすべてを覆
うマスク層を形成した後、開口の幅広の部分を覆ってい
るマスク層領域を除去することによって行っている。

第１および第２のマスク層は、第１のマスク層が全部除
去されないで第２のマスク層を除去できるよ、うに、選
択される、例えば、第１のマスク層を比較的厚い（１μ
ｍを超える）　５ｉｏ２層とし、第２のマスク層を比較
的薄い（０，５μｍ未満）とし、あるいは両者を異なっ
た材料（例えば、５ｉＯｚとシリコンナイトライド）と
する１＝とができる。

本発明の方法は、さらに、開口の幅広の部分より露出す
る半導体表面に適当な異方性エッチャントを接触させ、
開口の幅広の部分が完全に形成される前に初期のエツチ
ングを終了する。

半導体がＳｉである場合、好適にはその主面は（１００
）結晶面に平行であり、溝の軸は［１１］結晶方向に平
行である３異方性エツチヤントの一例は水とプロパツー
ル中のＫＯＨ（上述のケー・イー・ビーンを参照）であ
る、当業者に良く知られているように、このエッチャン
トは（他の公知のエッチャントと同様に）　、　５ｉ（
１１１１面に対して非常に遅いエツチング速度を有する
ので（１１１）側壁を有した（上記したような寸法形状
を有する）■溝を形成する。

初期のエツチングを終了した後、開口の幅狭の部分から
第２のマスク層を除去して、開口の幅狭の部分の下方に
ある半導体をも露出させる。最徨に、第１のマスク層の
開口の下方にある半導体を適当な異方・けエッチャント
に接触させ、タンデムＶ溝の大きな断面の部分と小さな
断面の部分が完全に形成されるまでこのエツチングを続
ける。

本発明の方法は、非ブレーナリソグラフィを用いること
なく、たとえば、従来の単層あるいは三レベルレジスト
を使用してタンデム溝を形成することができる。当業者
にとってこのことは重要な利点であることがわかる。

エツチング時間は、通常臨界的なものでなく一般に容易
に決定できる。例えば、タンデム溝の大きな断面の部分
Ｅ小さな断面の部分の両者をともに完全なＶ字形状を得
るようエツチングする場合は、溝の底の幅がマスク層の
開口の幅・狭の部材の幅とほぼ等しくなった時に初期の
エツチングを終了すればよい。

本発明の方法は比較的広い利用範囲を有し、各種半導体
（通常、立方晶系）に各ｌ断面形状のタンデム溝を形成
するのに使用することが原理的に可能である。現時点で
好ましい半導体材料はＳｉであり、本発明の方法によっ
て形成される現時点で好ましい溝の形状は７字形（不完
全Ｖ、すなわち傾斜側壁を何しているが平坦な底を有し
ている不完全Ｖを含む）である。さらに、本発明の方法
は単純なタンデム溝の形成に限定するものでな（。

他の部分よりも長いエツチング時間を必要とする部分を
１個所あるいはそれ以上有する複雑な領域を形成するの
にも使用できる０例えば、２本の光ファイバを対向さし
て結合するよう配置する溝を有した領域でもよく、この
領域は、比較的小さな断面の中央部と、比較的大きな断
面を有した２個の端部とより構成される。さらに、本発
明の方法は、明らから変形として、他の部分よりも長い
エツチング時間を必要とする部分を１個所あるいはそれ
以上有する半導体表面に、互いに結合されていない異方
性エツチングする領域を形成するのにも使用できる。

（好ましいいくつかの実施例の説明） 第２図は本発明の実施例の一例による重要な処理工程を
概説している。これら工程は、半導体の主面上に第１の
マスク層を形成する工程と、第１のマスク層をエツチン
グして、主面に形成される溝を規定する開口を形成する
工程と、開口の幅狭の部分の上に第２のマスク層を形成
（通常は第２のマスク層の積層とパターニングによる）
する工程と、開口の幅広の部分を初期エツチングする工
程と、開口の幅狭の部分から第２のマスク層を除去する
工程と、エツチングを完了する工程とを含む本発明の方
法は、通常、１回あるいはそれ以上の工程をさらに含む
ことは理解できよう。例えば、光ファイバを溝内に配置
して固定する工程、ＳＬ基扱に１ＰｊＡあるいはそれ以
上の光電子デバイス（放射源および／または検出器）を
取付ける工程、時には基板内あるいは上にプレーナ導波
管を形成する工程、部品を電気的に接続する手段をつく
る工程、および完成品を実装する工程である。

第３図から第５図は、本発明による素子の一例の製造過
程での関連する部分を示す概略図である。第３図に示す
ように、素子は、例えば従来技術によって生長形成され
た比較的厚い５ｉＯｚである適当な第１のマスク層３１
によって少なくとも部分的に覆われた半導体３０より成
る６半導体３０は代表的には（００１）主面を有するＳ
ｉチップである。比較的厚い第１のマスク層はいくつか
の利点を有している。前述したように、半導体表面の他
の部分を露出することなく、開口の幅狭の部分から第２
のマスク層を除去できる。さらに、比較的厚い第１のマ
スク層は誘電特性が良く（例えば、高い絶縁耐力）、低
容量の構造となり、あるいは埋没型の導波管を担持でき
る。

第１マスク層を適切な従来技術（例えば、リソグラフィ
とプラズマエツチング）によってパターニングして開口
３２を形成する。この間口３２は半導体表面に形成され
る溝の外形を有した５１表面部分を露出させている。開
口は比較的幅広の部分３３と比較的幅狭の部分３４を有
する。開口の長手方向の軸は好ましくは［１１０］結晶
方向に向けられている。開口の幅狭の部分を、例えば比
較的薄いＳｉ０ｇ層である適切な第２のマスク層３５で
再度覆うに第２のマスク層は、例えば、マスク層を堆積
して、再度マスキングして、そして幅広の部分３３から
酸化物を除去することによって達成できる。

幅狭の部分３４に保持層を形成した後、例えばプロパツ
ールと水とに入ったＫＯＨの適切な異方性エツチング材
料を基板に接触させる。エッチャントは（ｌ　ｌ　１）
タイプの面を非常に遅い速度で侵食する。そのため第４
図に示すように。

（ｔｉｉ）タイプの側壁（４０）と端壁（４２）ならび
に（ｏｏｉ）の底（４１）を有した溝が形成される。こ
のエツチングは溝の幅広の部分の最終曲な断面が形成さ
れる前に終了させる。従ってこの工程段階では溝は常に
平坦な底を有している。適当なエツチング時間は少しの
実験によって容易に決定される。例えば、幅狭の部分３
４の幅とほぼ等しい幅の底４１になった時にエツチング
を終了させる。

初期のエツチングの後、開口の幅狭の部分から第２のマ
スク層３５を例えば従来のプラズマエツチングによって
除去する。次に異方性エツチングを再度行ってエツチン
グを終了する。これによって例えば第５図に示すような
完全なＶ溝を形成する。第５図において符号５０はタン
デム溝の幅狭の部分の傾斜（１１１）側壁を示す。しか
しながら、エツチングをここまで行うことは必ずしも必
要でなく、ある場合には、１個あるいはそれ以上の部分
が平坦な底を有した不完全Ｖ溝を形成したいこともある
。ここでＶ溝という用語はすべてのこれら可能な断面形
状を含むことを意図している。

第５図において破線５１によって示されるように、本発
明によってつくったタンデム溝は、利用できる公知の大
抵の異方性エッチャントは（１１１）タイプ面によって
規定される凸状のコーナを侵食する傾向にあるので、溝
の幅広と偏狭の部分間の遷移領域に少量のアンダーカッ
トを呈している。多くの場合少量のアンダーカットが存
在すると、光ファイバを溝の長手方向に挿入するのを容
易にするので実際面で利点がある。

本発明の上述した実施例は現時点で好ましいものである
が、他の実施例も有用に利用できる６例えば、第１のマ
スク層を中程度の厚さ（例えば５００　ｎｍ）に設定す
ることができる。この場合、最終エツチング工程で第１
のマスク層を充分な厚みで残存させながら第２のマスク
層３５を除去することが可能である。最終エツチング工
程を完了すると、マスク層を除去して所望厚さ（例えば
１０１１ｍ　５ｉｎ２）の保護層を主面上と溝とを含む
面に形成して例えば低容量構造を達成することもできる
。本発明の方法によるこの実施例は特に遷移領域のアン
ダーカットを最小にするが、Ｓｉとその上部の５ｉｎ２
保護層との熱膨張係数の違いによって溝の歪みを発生す
ることもある。

本発明のさらに他の実施例では、第１のマスク層は同様
に比較的厚く（例えば１０　ｕ　ｍ　Ｓｉｎｇ）、第２
のマスク層は第１図に示すようなコーナ補償領域を有し
比較的薄い（例えば、Ｉｏｏｎｍ　ＳｉＯ□）、これに
よる”耳”は従来のエツチングで容易に除去できる０本
発明の方法によるこの実施例は特にアンダーカットをさ
らに少なくし溝の歪みを発生しない。

（実験例） 従来の（００１）Ｓｉウェハーを従来の高圧スチーム工
程によって酸化して均一な５ｉｎ２層（約１０ｕｍの厚
さ）を表面に形成した０次に従来のフォトレジストでＳ
ｉＱ□表面を覆い、マスクによってフォトレジストを感
光させ、感光したレジストを現像／パターニングし、そ
してウェハーのプラズマエツチングを行ってＳｉＯ□か
ら下層のＳｉに延びている開口を形成した。これらはす
べて従来の手法によった。マスクは光ベンチチップに対
応する基本パターンを多数含ませた。基本パターンは４
００μｍＸ２ｍｍの部分と２００ＩｔｍＸ１ｍｍの部分
を有した２個の方形領域を含み、第３図に示すのとほぼ
同じ開口を形成した。次にウェハーをドライ酸素に露し
て再度酸化して１１００ｎの５１０２層を上部に形成し
、従来の三しベルフォトレジ又トで覆い、第２のマスク
を介して感光させ。

パターニングしてそして薄い５ｉｎ２層をプラズマエツ
チングによって開口の幅広の部分から除去した。これら
はすべて従来の手法によった。次に、ウェハーをＥＤＰ
　（エヂレン　グイアミン　パイロカテコール）に浸漬
して、■溝を約３７４までエツチングした（約６時間）
。次にウェハーを約９０秒間ＢＯＥ（７：ＩＨＦ対ＮＨ
，Ｆ）に浸漬して１００口ｍのＳｉＯ□を除去して開口
の幅狭の部分を露出させた。最後に、■溝の幅狭の部分
のエツチングが完了するまでウェハーをＥＤＰに再度浸
漬した。はぼ同時に幅広の部分のエツチングも完了し、
タンデム溝を有したウェハーを完成した。さらに処理す
ることによって、ウェハーをスライスして多数の”光ベ
ンチ″チップを形成した。これら光ベンチチップはさら
に処理することによって光電子部品や光ファイバに取付
けることかでき盃・

【図面の簡単な説明】

第１図は従来技術のタンデム溝を示す概略図、 第２図は本発明の方法の実施例のひとつによる主たる工
程を示すブロック図、そして 第３図から第５図は、製造の種々な段階での未発明によ
る素子を示す概略図である。 〈主要部分の符号の説明〉 ３０・・・半導体、３１・・・第１のマスク層、３２・
・・開口、　３５・・・第２のマスク層■ Ｇ。 ＦＴＧ。 ＦＩＧ、　３ ＦＩＧ、　５

Claims (1)

1. 【特許請求の範囲】 １、少なくとも１個の長手方向の溝を内部に形成した主
   面を有した半導体（３０）より成る素子の製造方法であ
   って、該溝は比較的大きな断面を有した第１の部分と比
   較的小さな断面を有した第２の部分とより成り、該製造
   方法は、 （イ）該主面上に第１のマスク層（３１）を形成し、該
   溝の第１の部分と第２の部分に各々対応する幅広の部分
   （３３）と幅狭の部分（３４）とより成る開口（３２）
   を該第１のマスク層に形成するようパターニングするス
   テップと、 （ロ）該第１のマスク層の開口より露出した該主面に異
   方性エッチャントを接触させて該溝を形成するステップ
   とより成り、 該製造方法は、さらに、 （ハ）ステップ（イ）の後、かつ、ステップ（ロ）の前
   に、開口の幅広の部分を覆うことなく開口の幅狭の部分
   を第２のマスク層（３５）で覆い、開口の幅広の部分よ
   り露出した主面領域に異方性エッチャントを接触させて
   この接触を溝の第１の部分の形成が完了する前に終了さ
   せ、そして開口の幅狭部分から第２のマスク層を除去す
   るステップより成ることを特徴とするタンデム溝を有し
   た素の製造方法。 ２、前記半導体はシリコンであり、前記主面は（００１
   ）結晶面に対してほぼ平行であり、そして溝の長手方向
   は［１１０］結晶方向にほぼ平行である特許請求の範囲
   第１項記載の製造方法。 ３、前記溝は光ファイバの一端を収容するようにしたタ
   ンデムＶ字形溝である特許請求の範囲第１項あるいは第
   ２項記載の製造方法。 ４、前記溝はさらに第３の部分を有し、第３の部分も比
   較的大きな断面を有し、第２の部分は第１の部分と第３
   の部分とを結合し、この溝は２本の光ファイバを光学的
   に結合するよう各光ファイバの端部を対向させた位置に
   収容するようにしたタンデムＶ字形溝である特許請求の
   範囲第１項あるいは第２項記載の製造方法。