CN117038575A - 简易硅基垂直互连封装方法、装置及基板 - Google Patents

简易硅基垂直互连封装方法、装置及基板 Download PDF

Info

Publication number
CN117038575A
CN117038575A CN202310857074.6A CN202310857074A CN117038575A CN 117038575 A CN117038575 A CN 117038575A CN 202310857074 A CN202310857074 A CN 202310857074A CN 117038575 A CN117038575 A CN 117038575A
Authority
CN
China
Prior art keywords
silicon substrate
interconnection
metal
silicon
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310857074.6A
Other languages
English (en)
Inventor
彭天放
乔昱阳
夏阳
李秧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Cell Membrane Technology Co ltd
Original Assignee
Beijing Cell Membrane Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Cell Membrane Technology Co ltd filed Critical Beijing Cell Membrane Technology Co ltd
Priority to CN202310857074.6A priority Critical patent/CN117038575A/zh
Publication of CN117038575A publication Critical patent/CN117038575A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种简易硅基垂直互连封装方法、装置及基板，该方法包括：对垂直互连硅基板进行加工前准备工艺；在硅基板上涂胶、光刻、各向异性刻蚀通孔以及制作绝缘层，以在硅基板上形成通孔，且硅基板的上下表面以及通孔内表面覆盖绝缘层；在硅基板下表面制作键合区域，以及将硅基板下表面与被封装芯片键合；在硅基板上表面及通孔中制作互连金属层；将硅基板上表面的互连金属层图形化，以在互连金属层上制作出金属互连线和/或金属互连区。本发明实施例需要的光刻掩模板数量相较于传统TSV互连方案更少，且无需干法刻蚀通孔等工艺，降低了设备成本和工艺复杂度，在成本和工艺复杂度上都更具优势。

Description

简易硅基垂直互连封装方法、装置及基板
技术领域
本发明涉及硅基垂直互连技术领域，具体而言，涉及一种简易硅基垂直互连封装方法、装置及基板。
背景技术
垂直互连工艺是数字IC(Integrated Circuit，集成电路)芯片、模拟IC芯片、分立器件、MEMS(Micro-Electro-Mechanical System，微机电系统)器件等芯片封装时常用的封装工艺。垂直互连具有封装密度高、封装可靠性高、信号质量高等显著优势。常见的垂直互连工艺包括硅通孔互连(Through Silicon Via，TSV)、玻璃通孔互连(Through Glass Via，TGV)等。垂直互连工艺在高密度的芯片封装、异质集成、光电微系统、传感微系统的SiP(System In a Package，系统级封装)封装中，都有广泛的应用。
硅通孔互连(TSV)是目前应用广泛的垂直互连方法。典型的硅通孔互连结构包括：垂直穿孔、导体填充、绝缘层以及金属顶帽等。尽管TSV垂直互连具备诸多优点，但也存在两个较为显著的不足：第一，当前的TSV封装基板大多需要十分复杂的工艺进行加工，这推高了TSV垂直互连方案的成本，限制了垂直互连工艺的广泛应用。第二，当前的TSV封装基板在加工时需要较为精细的工艺参数控制，导致实现高良率的TSV封装基板加工较为困难。
发明内容
为解决上述问题，本发明提供一种简易硅基垂直互连封装方法，所述方法包括：对垂直互连硅基板进行加工前准备工艺；在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以及制作绝缘层，以在所述硅基板上形成通孔，且所述硅基板的上下表面以及所述通孔内表面覆盖绝缘层；在所述硅基板下表面制作键合区域，以及将所述硅基板下表面与被封装芯片键合；在所述硅基板上表面及所述通孔中制作互连金属层；将所述硅基板上表面的互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
可选地，所述在所述硅基板上各向异性刻蚀通孔，包括：在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。
可选地，所述在所述硅基板上表面及所述通孔中制作互连金属层，包括：在各项异性刻蚀得到的通孔斜面及所述硅基板上表面溅射、沉积或蒸镀方法制作互连金属层。
可选地，所述在所述硅基板下表面制作键合区域，包括：在所述硅基板下表面涂胶、光刻、金属镀膜以及剥离，形成硅基板下表面的键合区域；在所述硅基板下表面进行金属镀膜、光刻以及刻蚀，形成硅基板下表面的键合区域。
可选地，所述将所述硅基板下表面与被封装芯片键合，包括：采用W2W、D2D或D2W的键合方式将所述硅基板下表面与被封装芯片键合。
可选地，所述将所述硅基板上表面的互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区，包括：在所述硅基板上表面涂胶、光刻以及金属刻蚀，以在所述互连金属层上制作出金属互连线和/或金属互连区；或者，在所述硅基板上表面采用大马士革工艺制作所述金属互连线和/或所述金属互连区；或者，在所述硅基板上表面采用3D打印设备刻蚀出所述金属互连线和/或所述金属互连区。
可选地，所述方法还包括：对制作有所述金属互连线和/或金属互连区的硅基板进行切片。
本发明实施例提供一种简易硅基垂直互连封装装置，所述装置包括：准备模块，用于对垂直互连硅基板进行加工前准备工艺；通孔刻蚀模块，用于在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以及制作绝缘层，以在所述硅基板上形成通孔，且所述硅基板的上下表面以及所述通孔内表面覆盖绝缘层；键合模块，用于在所述硅基板下表面制作键合区域，以及将所述硅基板下表面与被封装芯片键合；金属层制作模块，用于在所述硅基板上表面及所述通孔中制作互连金属层；互连图形化模块，用于将所述硅基板上表面的互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
本发明实施例提供一种简易硅基垂直互连封装基板，所述硅基垂直互连封装基板采用上述简易硅基垂直互连封装方法制作得到。
可选地，各向异性刻蚀得到的通孔为V型通孔。
本发明实施例提供的简易硅基垂直互连封装方法、装置及基板，需要的光刻掩模板数量相较于传统TSV互连方案更少，且无需干法刻蚀通孔等工艺，降低了设备成本和工艺复杂度，在成本和工艺复杂度上都更具优势。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中简易硅基垂直互连基板的结构示意图；
图2为本发明实施例中一种简易硅基垂直互连封装方法的示意性流程图；
图3为本发明实施例中简易垂直互连封装基板的主要制造工艺流程示意图；
图4为本发明实施例中一种简易硅基垂直互连封装装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
典型的硅通孔互连结构包括：垂直穿孔、导体填充、绝缘层以及金属顶帽等。
其中，垂直穿孔：整个TSV结构的核心部分，通过在硅片内部进行加工，形成从表面到背面的垂直孔洞，用于连接上下层的线路。导体填充：在穿孔中注入导体材料(如铜或钨)，填充整个孔洞。导体填充通常通过化学气相沉积(CVD)或物理气相沉积(PVD)完成。绝缘层：在导体填充完成后，需要在穿孔周围涂覆一层绝缘材料，以隔离上下层的导体及防止短路。金属顶帽：在绝缘层上方，再加工一层金属顶帽，作为上下层连接的接触点；通常，顶帽和导体填充共同形成一个联结点，以连接芯片上的其他电路组件。
具体而言，典型的TSV垂直互连基板工艺主要包括以下步骤：深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)制作TSV孔，等离子增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition，PECVD)制作介电层，物理气相沉积(PhysicalVapor Deposition，PVD)制作阻挡层和种子层，电镀铜(Cu)填孔，化学机械抛光(ChemicalMechanical Polishing，CMP)去除多余的金属；另外由于芯片堆叠集成的需要，对于3D IC/Si集成而言，还有晶圆的减薄和薄晶键合等关键工艺。每一步工艺都有较高的技术难度。由于TSV垂直互连基板高成本和高工艺难度的不足，目前只有一些高价值芯片产品应用了TSV垂直互连工艺。
因此，对于一些引脚密度相对较低、封装成本预算较低的芯片(例如模拟芯片、MEMS芯片、光电芯片等)，亟需设计一种低成本、简易的垂直互连基板及工艺，使垂直互连封装有更为广阔的应用场景，并利用垂直互连方案提高这些芯片的整体性能。
图1示出了本发明实施例提供的简易硅基垂直互连基板的结构示意图。如图1所示，该简易硅基垂直互连基板主要包括以下组成部分：
金属互连区11：该区域用于引出芯片的封装引脚，与金属互连线连接；
金属互连线12：该区域用于连接硅通孔与金属互连区；
硅通孔13：该区域为各项异性刻蚀得到的硅通孔，通孔内壁覆盖有绝缘层和金属层，使得垂直互连硅基板上下的对应区域形成电互连；
垂直互连硅基板14：该区域为垂直互连封装基板的衬底结构，示例性地，材料为单晶硅；
被封装芯片15：该结构为使用垂直互连封装基板的芯片，该芯片可以为数字IC、模拟IC、分立、光电、MEMS等器件。
在图1中仅以两个通孔示意，实际情况下可以根据封装需要，加工包含更多通孔的垂直封装基板。
图2示出了本发明实施例中一种简易硅基垂直互连封装方法的示意性流程图，该方法包括：
S202，对垂直互连硅基板进行加工前准备工艺。
加工前准备工艺包括加工前的清洗、减薄等准备工艺。
S204，在硅基板上涂胶、光刻、各向异性刻蚀通孔以及制作绝缘层，以在硅基板上形成通孔，且硅基板的上下表面以及通孔内表面覆盖绝缘层。
可选地，在硅基板上各向异性刻蚀通孔可以采用以下方式：在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。基于上述各向异性刻蚀得到的通孔为V型通孔，其侧面为斜面。
当前的TSV垂直互连方案需要通过反应离子刻蚀，刻蚀垂直互连的通孔结构，该步骤需要用到昂贵的反应离子刻蚀设备，且对于高深宽比的通孔刻蚀，需要精确调控其工艺参数。本实施例中采用各向异性刻蚀通孔，无需使用干法刻蚀等工艺，降低了设备成本和工艺复杂度。
S206，在硅基板下表面制作键合区域，以及将硅基板下表面与被封装芯片键合。
可选地，在硅基板下表面制作键合区域，包括：在硅基板下表面涂胶、光刻、金属镀膜以及剥离，形成硅基板下表面的键合区域；在硅基板下表面进行金属镀膜、光刻以及刻蚀，形成硅基板下表面的键合区域。
可选地，采用W2W、D2D或D2W的键合方式将硅基板下表面与被封装芯片键合。
S208，在硅基板上表面及通孔中制作互连金属层。
该互连金属层为后续制作硅基板上表面电互连的金属层。可选地，可以在各项异性刻蚀得到的通孔斜面及硅基板上表面溅射、沉积或蒸镀方法制作互连金属层。
当前的TSV垂直互连方案，其通孔为上下垂直的均匀粗细的通孔，孔的侧面几乎垂直于基板，无法使用溅射、沉积、蒸镀等方法制作金属层，而需要制作种子层，并且以电镀的方式在通孔内部填充金属，这种方式工艺成功率低，而且造成环境污染。本实施例中无需种子层制作、电镀等工艺，而是利用在各项异性刻蚀的斜面溅射、沉积、蒸镀等方法制作金属层，可以提升工艺成功率，降低环境污染，更为简单环保。
S210，将硅基板上表面的互连金属层图形化，以在互连金属层上制作出金属互连线和/或金属互连区。
具体地，可以在硅基板上表面涂胶、光刻以及金属刻蚀，以在互连金属层上制作出金属互连线和/或金属互连区；或者，可以在硅基板上表面采用大马士革工艺制作金属互连线和/或金属互连区；或者，可以在硅基板上表面采用3D打印设备刻蚀出金属互连线和/或金属互连区。
在上述工艺流程中只需3张光刻掩模板，远少于当前传统的TSV互连方案；当前的TSV垂直互连方案，需要在多个环节用到不同的光刻掩模板，包括通孔刻蚀、绝缘层与互连PAD的制备等，通常至少需要5张以上的光刻掩膜板。
本发明实施例提供的简易硅基垂直互连封装方法，需要的光刻掩模板数量相较于传统TSV互连方案更少，且无需干法刻蚀通孔等工艺，降低了设备成本和工艺复杂度，在成本和工艺复杂度上都更具优势。
进一步，上述方法还可以包括以下步骤：对制作有金属互连线和/或金属互连区的硅基板进行切片。
图3示出了本发明实施例中简易垂直互连封装基板的主要制造工艺流程示意图，该方法包括：
1.硅片准备。本步骤主要包括对垂直互连硅基板进行加工前的清洗、减薄等准备工艺。图3中示出了单晶硅31。
2.通孔与绝缘层制作。本步骤主要包括硅基板的涂胶、光刻(掩模板1)、各项向异性刻蚀通孔(例如KOH湿法刻蚀)、绝缘层制作(例如热氧化或者双面沉积绝缘介质层)，以形成通孔结构，并且使得基板上下表面以及通孔内表面覆盖有绝缘层。硅基板既可以在光刻1后图形化的光刻胶的保护下进行通孔刻蚀，也可以用光刻1后制作一层硬掩模保护的方式完成通孔刻蚀。图3中示出了绝缘层32，该绝缘层为SiO2/Si3N4。
3.键合区域金属制作与图形化。本步骤主要包括硅基板下表面的涂胶、光刻(掩模板2)、金属溅射或蒸镀(金属1，例如金、锡、铝、铜等)、剥离工艺，以形成硅基板下表面的键合区域。可选地，既可以用剥离(lift-off)工艺快速完成硅基板下表面金属1的图形化，也可以先溅射金属1、再进行光刻、刻蚀完成金属1的图形化。图3中示出了金属1形成的键合区域33。
4.芯片键合。本步骤通过晶圆或芯片键合设备，使得硅基板与被封装芯片晶圆形成键合(例如可以通过金属1和金属2之间的共晶键合)，以形成垂直互连基板和被封装芯片晶圆之间的可靠连接。其中，键合方式可以是W2W的键合，也可以是D2D、D2W的键合。图3中示出了金属2形成的键合区域34、被封装芯片晶圆35。
5.互连区域金属制作。本步骤在垂直互连基板的上表面制作金属3构成的金属层，可使用溅射、蒸镀或者沉积工艺，以形成用于后续制作硅基板上表面电互连的金属层。也可以采用大马士革工艺制作互连区域，亦或是采用3D打印设备刻蚀出互连区域。图3中示出了金属3形成的金属层36。
6.互连区域金属图形化。本步骤主要包括硅基板上表面的涂胶、光刻(掩模板3)、金属刻蚀，以形成垂直互连基板上表面的金属互连线、金属互连区等结构。图3中示出了金属层经过刻蚀得到的金属互连线/金属互连区37。
7.切片及其他工艺：本步骤主要包括晶圆或芯片的清洗、划片(可采用机械划片或激光划片等方式)，裂片，以及其他后续工艺，以形成可以交付后续封装测试的、带有垂直互连基板的芯片。
本发明实施例与当前常见的TSV垂直互连方案相比，有以下技术效果：
本发明实施例只需3张光刻掩模板，远少于当前传统的TSV互连方案；当前的TSV垂直互连方案，需要在多个环节用到不同的光刻掩模板，包括通孔刻蚀、绝缘层与互连PAD的制备等，通常至少需要5张以上的光刻掩膜板；
无需种子层制作、电镀等工艺，提升工艺成功率，降低环境污染：当前的TSV垂直互连方案中其通孔为上下垂直的均匀粗细的孔，无法采用溅射、沉积、蒸镀等方法制作金属层，而是需要制作种子层，并且以电镀的方式在通孔内部填充金属，这种方式工艺成功率低，而且造成环境污染。本发明中无需使用电镀，而是利用在各项异性刻蚀的斜面采用溅射、沉积、蒸镀等方法制作金属层，更为简单环保；
无需干法刻蚀等工艺，降低设备成本和工艺复杂度：当前的TSV垂直互连方案需要通过反应离子刻蚀，刻蚀垂直互连的通孔结构，该步骤需要用到昂贵的反应离子刻蚀设备。并且对于高深宽比的通孔刻蚀，需要精确调控其工艺参数。本实施例相比当前方案，在成本和工艺复杂度上，都更具优势。
图4是本发明的一个实施例中一种简易硅基垂直互连封装装置的结构示意图，该装置包括：
准备模块401，用于对垂直互连硅基板进行加工前准备工艺；
通孔刻蚀模块402，用于在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以及制作绝缘层，以在所述硅基板上形成通孔，且所述硅基板的上下表面以及所述通孔内表面覆盖绝缘层；
键合模块403，用于在所述硅基板下表面制作键合区域，以及将所述硅基板下表面与被封装芯片键合；
金属层制作模块404，用于在所述硅基板上表面及所述通孔中制作互连金属层；
互连图形化模块405，用于将所述硅基板上表面的互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
本发明实施例提供的简易硅基垂直互连封装装置，需要的光刻掩模板数量相较于传统TSV互连方案更少，且无需干法刻蚀通孔等工艺，降低了设备成本和工艺复杂度，在成本和工艺复杂度上都更具优势。
可选地，作为一个实施例，所述通孔刻蚀模块，具体用于：在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。
可选地，作为一个实施例，所述金属层制作模块，具体用于：在各项异性刻蚀得到的通孔斜面及所述硅基板上表面溅射、沉积或蒸镀方法制作互连金属层。
可选地，作为一个实施例，所述键合模块，具体用于：在所述硅基板下表面涂胶、光刻、金属镀膜以及剥离，形成硅基板下表面的键合区域；在所述硅基板下表面进行金属镀膜、光刻以及刻蚀，形成硅基板下表面的键合区域。
可选地，作为一个实施例，所述键合模块，具体用于：采用W2W、D2D或D2W的键合方式将所述硅基板下表面与被封装芯片键合。
可选地，作为一个实施例，所述互连图形化模块，具体用于：在所述硅基板上表面涂胶、光刻以及金属刻蚀，以在所述互连金属层上制作出金属互连线和/或金属互连区；或者，在所述硅基板上表面采用大马士革工艺制作所述金属互连线和/或所述金属互连区；或者，在所述硅基板上表面采用3D打印设备刻蚀出所述金属互连线和/或所述金属互连区。
可选地，作为一个实施例，所述装置还包括切片模块，用于：对制作有所述金属互连线和/或金属互连区的硅基板进行切片。
本发明实施例提供一种简易硅基垂直互连封装基板，所述硅基垂直互连封装基板采用上述简易硅基垂直互连封装方法制作得到。
本发明实施例提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random Access Memory，简称RAM)、磁碟或者光盘等。
当然，本领域技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程度来指令控制装置来完成，所述的程序可存储于一计算机可读取的存储介质中，所述程序在执行时可包括如上述简易硅基垂直互连封装方法实施例的流程，其中所述的存储介质可为存储器、磁盘、光盘等。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同、相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种简易硅基垂直互连封装方法，其特征在于，所述方法包括：
对垂直互连硅基板进行加工前准备工艺；
在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以及制作绝缘层，以在所述硅基板上形成通孔，且所述硅基板的上下表面以及所述通孔内表面覆盖绝缘层；
在所述硅基板下表面制作键合区域，以及将所述硅基板下表面与被封装芯片键合；
在所述硅基板上表面及所述通孔中制作互连金属层；
将所述硅基板上表面的互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
2.根据权利要求1所述的方法，其特征在于，所述在所述硅基板上各向异性刻蚀通孔，包括：
在光刻得到的图像化光刻胶的保护下进行各向异性刻蚀通孔；或者，
在光刻后制作硬掩模的保护下进行各向异性刻蚀通孔。
3.根据权利要求1所述的方法，其特征在于，所述在所述硅基板上表面及所述通孔中制作互连金属层，包括：
在各项异性刻蚀得到的通孔斜面及所述硅基板上表面溅射、沉积或蒸镀方法制作互连金属层。
4.根据权利要求1所述的方法，其特征在于，所述在所述硅基板下表面制作键合区域，包括：
在所述硅基板下表面涂胶、光刻、金属镀膜以及剥离，形成硅基板下表面的键合区域；
在所述硅基板下表面进行金属镀膜、光刻以及刻蚀，形成硅基板下表面的键合区域。
5.根据权利要求1所述的方法，其特征在于，所述将所述硅基板下表面与被封装芯片键合，包括：
采用W2W、D2D或D2W的键合方式将所述硅基板下表面与被封装芯片键合。
6.根据权利要求1所述的方法，其特征在于，所述将所述硅基板上表面的互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区，包括：
在所述硅基板上表面涂胶、光刻以及金属刻蚀，以在所述互连金属层上制作出金属互连线和/或金属互连区；或者，
在所述硅基板上表面采用大马士革工艺制作所述金属互连线和/或所述金属互连区；或者，
在所述硅基板上表面采用3D打印设备刻蚀出所述金属互连线和/或所述金属互连区。
7.根据权利要求1-6任一项所述的方法，其特征在于，所述方法还包括：
对制作有所述金属互连线和/或金属互连区的硅基板进行切片。
8.一种简易硅基垂直互连封装装置，其特征在于，所述装置包括：
准备模块，用于对垂直互连硅基板进行加工前准备工艺；
通孔刻蚀模块，用于在所述硅基板上涂胶、光刻、各向异性刻蚀通孔以及制作绝缘层，以在所述硅基板上形成通孔，且所述硅基板的上下表面以及所述通孔内表面覆盖绝缘层；
键合模块，用于在所述硅基板下表面制作键合区域，以及将所述硅基板下表面与被封装芯片键合；
金属层制作模块，用于在所述硅基板上表面及所述通孔中制作互连金属层；
互连图形化模块，用于将所述硅基板上表面的互连金属层图形化，以在所述互连金属层上制作出金属互连线和/或金属互连区。
9.一种简易硅基垂直互连封装基板，其特征在于，所述硅基垂直互连封装基板采用权利要求1-7任一项所述的简易硅基垂直互连封装方法制作得到。
10.根据权利要求9所述的简易硅基垂直互连封装基板，其特征在于，各向异性刻蚀得到的通孔为V型通孔。
CN202310857074.6A 2023-07-13 2023-07-13 简易硅基垂直互连封装方法、装置及基板 Pending CN117038575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310857074.6A CN117038575A (zh) 2023-07-13 2023-07-13 简易硅基垂直互连封装方法、装置及基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310857074.6A CN117038575A (zh) 2023-07-13 2023-07-13 简易硅基垂直互连封装方法、装置及基板

Publications (1)

Publication Number Publication Date
CN117038575A true CN117038575A (zh) 2023-11-10

Family

ID=88636313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310857074.6A Pending CN117038575A (zh) 2023-07-13 2023-07-13 简易硅基垂直互连封装方法、装置及基板

Country Status (1)

Country Link
CN (1) CN117038575A (zh)

Similar Documents

Publication Publication Date Title
CN111312697B (zh) 一种三维堆叠集成结构及其多芯片集成结构和制备方法
US9728451B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
US8367472B2 (en) Method of fabricating a 3-D device
US7262134B2 (en) Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7453150B1 (en) Three-dimensional face-to-face integration assembly
KR101114202B1 (ko) 도전성 비아 제조 및 충전 방법과 그렇게 형성된 도전성 비아
US8390125B2 (en) Through-silicon via formed with a post passivation interconnect structure
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
CN101483149B (zh) 一种硅通孔互连结构的制备方法
US9484293B2 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
WO2010035375A1 (ja) 半導体装置及びその製造方法
CN111769076A (zh) 一种用于2.5d封装的tsv转接板及其制备方法
JP5377657B2 (ja) 半導体装置の製造方法
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
CN110690163B (zh) 半导体器件及其制作方法
US20230005848A1 (en) Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
CN117038575A (zh) 简易硅基垂直互连封装方法、装置及基板
KR101034634B1 (ko) 비아 패턴 구조물 형성 방법 및 비아 패턴 구조물의 저항 측정 방법
CN111883498B (zh) 一种dram芯片三维集成系统及其制备方法
JP5834563B2 (ja) 半導体装置の製造方法
CN117038576A (zh) 高密度的简易硅基垂直互连封装方法、装置及基板
KR100548578B1 (ko) 시스템 인 패키지의 비아패턴 형성방법
CN111834313B (zh) 一种有源芯片高密度tsv结构及制作方法
JP2005150682A (ja) 半導体素子の金属配線の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination