JP5343164B2 - インターポーザー及びそれを用いた電子装置 - Google Patents

インターポーザー及びそれを用いた電子装置 Download PDF

Info

Publication number
JP5343164B2
JP5343164B2 JP2012509439A JP2012509439A JP5343164B2 JP 5343164 B2 JP5343164 B2 JP 5343164B2 JP 2012509439 A JP2012509439 A JP 2012509439A JP 2012509439 A JP2012509439 A JP 2012509439A JP 5343164 B2 JP5343164 B2 JP 5343164B2
Authority
JP
Japan
Prior art keywords
inorganic insulating
interposer
layer
resin layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012509439A
Other languages
English (en)
Other versions
JPWO2011125546A1 (ja
Inventor
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012509439A priority Critical patent/JP5343164B2/ja
Publication of JPWO2011125546A1 publication Critical patent/JPWO2011125546A1/ja
Application granted granted Critical
Publication of JP5343164B2 publication Critical patent/JP5343164B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10342—Gallium arsenide phosphide [GaAsP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15798—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、電子機器（たとえば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器及びその周辺機器）等に使用されるインターポーザー及びそれを用いた電子装置に関するものである。
従来、電子機器において、配線基板と、配線基板上に実装された電子部品と、を備えた電子装置が使用されている。
特開平１１−２１４４４９号公報には、配線基板と、配線基板上にフリップチップ実装されたベアチップと、を備えた電子装置が記載されている。
このように、配線基板上にベアチップがフリップチップ実装されていると、ベアチップの実装時や作動時等において電子装置に熱が印加された場合に、配線基板とベアチップとの熱膨張率の差に起因して、配線基板とベアチップとの接続部に熱応力が発生し、耐久性の低いベアチップの電極に該熱応力が印加されて破壊されることがあり、ひいては電子装置の電気的信頼性が低下しやすくなる。
一方、特開２００４−３１１５７４号公報には、配線基板と、該配線基板に搭載された電子素子と、前記配線基板と前記電子素子との間に介挿されたインターポーザーと、を備え、該インターポーザーは、絶縁性を有する無機材料（無機絶縁材料）からなる基体と、基体を貫通するとともに貫通部に導体が充填されている導体埋め込みスルーホールと、を有する電子装置が記載されている。
このように基体が無機絶縁材料からなるインターポーザーは、配線基板と比較して、電子素子との熱膨張率の差を小さくしやすいため、インターポーザーと電子素子との接続部に生じる熱応力を低減し、ひいては電子素子の電極に印加される熱応力を低減することができる。
しかしながら、電子素子との熱膨張率の差が小さい無機絶縁材料は、熱膨張率が導体よりも小さいため、電子装置に熱が印加された場合、導体埋め込みスルーホールが基体よりも大きく熱膨張し、スルーホールの内壁から剥離するとともに基体から突出してしまい、該突出によってインターポーザーと電子素子との接続部が破壊されることがあり、ひいては電子装置の電気的信頼性が低下しやすくなる。
従って、電気的信頼性を改良したインターポーザーを提供することが望まれている。
本発明は、電気的信頼性を改善したインターポーザーを提供することによって上記要求を解決する。
本発明の一形態にかかるインターポーザーは、厚み方向に沿った貫通孔を有する基体と、該貫通孔に配された貫通導体と、前記基体の主面に当接し、前記貫通導体に電気的に接続された第１導電層と、を備え、前記基体は、厚み方向に沿って互いに離間した第１及び第２無機絶縁層と、該第１及び第２無機絶縁層の間に介在され、前記第１及び第２無機絶縁層に当接された第１樹脂層と、前記第１導電層が当接する最外層に配された第２樹脂層と、を有し、前記第１樹脂層は、厚み方向及び平面方向への熱膨張率が前記第１及び第２無機絶縁層よりも大きく、前記第２樹脂層は、前記第１導電層及び前記第１無機絶縁層に当接しつつ前記第１導電層及び前記第１無機絶縁層の間に介在されており、厚み及びヤング率が前記第１樹脂層よりも小さい。
上記構成によれば、電気的信頼性を改善したインターポーザーを提供することができる。
図１（ａ）は、本発明の第１実施形態にかかる電子装置を厚み方向に切断した断面図であり、図１（ｂ）は、図１におけるＲ１部分の拡大図であり、図１（ｃ）は、２つの第１無機絶縁粒子が結合した様子を模式的に現したものである。 図２は、図１に示す電子装置の製造工程を説明する厚み方向に切断した断面図である。 図３は、図１に示す電子装置の製造工程を説明する厚み方向に切断した断面図である。 図４は、図１に示す電子装置の製造工程を説明する厚み方向に切断した断面図である。 図５は、本発明の第２実施形態にかかる電子装置を厚み方向に切断した断面図である。 図６は、図５に示す電子装置の製造工程の内、インターポーザーに含まれる第２樹脂層の形成工程を説明する厚み方向に切断した断面図である。 図７は、本発明の第３実施形態にかかる電子装置を厚み方向に切断した断面図である。 図８は、本発明の第４実施形態にかかる電子装置を厚み方向に切断した断面図である。 図９（ａ）は、図８におけるＲ２部分の拡大図であり、図９（ｂ）は、図９（ａ）におけるＲ３部分の拡大図である。
（第１実施形態）
以下に、本発明の第１実施形態に係るインターポーザーを含む電子装置を、図面に基づいて詳細に説明する。
図１（ａ）に示した電子装置１は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものであり、例えばマザーボード等の外部回路に電気的に接続される。この電子装置１は、電子部品２と、電子部品２が実装された配線基板３と、電子部品２及び配線基板３の間に介在されたインターポーザー４と、インターポーザー４と電子部品２とを電気的に接続する第１バンプ５ａと、インターポーザー４と配線基板３とを電気的に接続する第２バンプ５ｂと、配線基板３と外部回路とを電気的に接続する第３バンプ５ｃとを含んでいる。
電子部品２は、インターポーザー４を介して配線基板３に実装されており、例えばＬＳＩ又はＩＣ等の半導体素子である。この半導体素子は、ＣＰＵ若しくはＭＰＵ等のロジック系又はメモリ系の半導体素子を用いることができ、母材が例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等の半導体材料を含んでいる。この電子部品２は、厚みが例えば０．０５ｍｍ以上０．８ｍｍ以下に設定され、平面方向及び厚み方向への熱膨張率が３ｐｐｍ／℃以上５ｐｐｍ／℃以下に設定され、ヤング率が１００ＧＰａ以上１５０ＧＰａ以下に設定されている。
ここで、本実施形態の電子装置１において、電子部品２は、ロジック系の半導体素子を用いることが望ましい。このロジック系の半導体素子は、メモリ系の半導体素子と比較して、端子数が多く回路が微細配線化されており、応力が印加されると回路に断線が生じやすいため、配線基板３との電気的接続信頼性が低下しやすい。したがって、この電子部品２と配線基板３との間にインターポーザー４を介在させることにより、電子部品２の回路に印加される応力を緩和し、電子部品２と配線基板３との電気的接続信頼性を高めることができる。
なお、熱膨張率は、市販のＴＭＡ装置を用いて、ＪＩＳＫ７１９７‐１９９１に準じた測定方法により測定される。また、ヤング率は、ＭＴＳシステムズ社製Ｎａｎｏ Ｉｎｄｅｎｔｏｒ ＸＰ／ＤＣＭを用いて測定される。以下、各部材の熱膨張率およびヤング率は、電子部品２と同様に測定される。
配線基板３は、樹脂製のビルドアップ基板であり、コア基板６とコア基板６の上下に形成された一対のビルドアップ部７とを含んでいる。この配線基板３は、厚みが０．３ｍｍ以上１．８ｍｍ以下に設定され、厚みが電子部品２の２倍以上２０倍以下に設定され、平面方向の熱膨張率が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が２０ｐｐｍ／℃以上４０ｐｐｍ／℃以下に設定され、平面方向への熱膨張率が電子部品２の３倍以上８倍以下に設定され、ヤング率が５ＧＰａ以上４０ＧＰａ以下に設定されている。
コア基板６は、配線基板３の剛性を高めるものであり、厚み方向に貫通するスルーホールが形成された樹脂基板８、該スルーホールの内壁に沿って円筒状に形成されたスルーホール導体９、及び該スルーホール導体９の内部に柱状に形成された絶縁体１０を含んでいる。このコア基板６は、厚みが例えば０．２ｍｍ以上１．２ｍｍ以下に形成されている。
樹脂基板８は、コア基板６の剛性を高めるものであり、例えばエポキシ樹脂等の樹脂材料を含んでいる。また、無機絶縁フィラーや繊維からなる基材を含んでも構わない。この樹脂基板８を貫通するスルーホールは、例えば直径が０．１ｍｍ以上１ｍｍ以下の円柱状に形成されている。
スルーホール導体９は、コア基板６の上下のビルドアップ部７を電気的に接続するものであり、例えば銅等の導電材料を含んでいる。このスルーホール導体９は、スルーホール内壁から絶縁体１０との境界までの厚みが、例えば１５μｍ以上１００μｍ以下に設定されている。
絶縁体１０は、後述するビア導体１３の支持面を形成するものであり、例えばエポキシ樹脂等の樹脂材料を含んでいる。
一方、ビルドアップ部７は、厚み方向に貫通するビア孔が形成され、コア基板６上に配された絶縁層１１、コア基板６上又は絶縁層１１上に配された配線層１２、ビア孔に柱状に形成され、配線層１２に電気的に接続されたビア導体１３を含んでいる。配線層１２及びビア導体１３は、互いに電気的に接続されており、接地用配線、電力供給用配線及び／又は信号用配線を含む配線部を構成している。
絶縁層１１は、配線層１２の支持部材としての機能、配線層１２同士の短絡を抑制する絶縁部材としての機能を有し、この絶縁層１１は、例えばエポキシ樹脂等の樹脂材料を含んでいる。
配線層１２は、絶縁層１１を介して厚み方向に互いに離間しており、例えば銅等の導電材料を含んでいる。
ビア導体１３は、厚み方向に互いに離間した配線層１２同士を相互に接続するものであり、平面方向への断面積がコア基板６に向って小さくなる柱状（テーパー状）に形成されており、例えば銅等の導電材料を含んでいる。このビア導体１３は、平面方向への断面積が例えば０．００１ｍｍ２以上０．０１ｍｍ２以下に設定されている。
インターポーザー４は、電子部品２及び配線基板３の接続部材として機能するものであり、厚み方向に沿った貫通孔Ｐを有する基体１４と、基体１４の一主面に当接された第１導電層１５ａと、基体１４の他主面に当接された第２導電層１５ｂと、該貫通孔Ｐに充填され、第１導電層１５ａ及び第２導電層１５ｂに電気的に接続された貫通導体１６と、を含んでいる。
また、インターポーザー４は、厚みが電子部品２及び配線基板３よりも小さく設定されている。その結果、インターポーザー４を薄くすることにより、電子装置１を小型するとともに、電子部品２及び配線基板３の間の配線長を短くして信号伝送特性を高めることができる。また、インターポーザー４を薄くすることによって、外部からの応力により変形し易くすることできるため、例えば電子部品２が熱膨張した際に、インターポーザー４が変形することにより、電子部品２との接続部に印加される応力を緩和し、ひいては電子部品２との電気的接続信頼性を高めることができる。
なお、インターポーザー４は、厚みが電子部品２の例えば０．２倍以上０．８倍以下に設定され、且つ厚みが配線基板３の例えば０．０１５倍以上０．５倍以下に設定されている。このようなインターポーザー４は、厚みが例えば０．０３ｍｍ以上０．１５ｍｍ以下に設定されている。
基体１４は、インターポーザー４の支持部材及び絶縁部材として機能するものであり、第１無機絶縁層１７ａと、第１無機絶縁層１７ａと厚み方向に沿って離間した第２無機絶縁層１７ｂと、第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂの間に介在され、第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂに当接された第１樹脂層１８ａと、からなる。なお、基体１４は、ヤング率が１００ＧＰａ以上１５０ＧＰａ以下に設定されている。
第１無機絶縁層１７ａは、低熱膨張率及び高剛性である無機絶縁材料を主成分としていることから、基体１４を低熱膨張率及び高剛性とする。該無機絶縁材料は、酸化ケイ素を主成分とするセラミック材料を用いることができ、酸化アルミニウム、酸化マグネシウム、酸化カルシウム、窒化アルミニウム、水酸化アルミニウム又は炭酸カルシウム等をさらに含有しても構わない。また、第１無機絶縁粒子１１ａは、酸化ケイ素を６５重量％以上１００重量％以下含有することが望ましい。
また、この無機絶縁材料は、アモルファス（非晶質）状態であることが望ましい。その結果、第１無機絶縁層１７ａの結晶構造に起因した熱膨張率の異方性を低減することができるため、電子装置１に熱が印加された場合に、加熱後の冷却の際に第１無機絶縁層１７ａの収縮を各方向にてより均一にすることができ、ひいてはインターポーザー４と電子部品２との電気的接続信頼性を高めることができる。
アモルファス状態である無機絶縁材料は、結晶相の領域が例えば１０体積％未満に設定されており、なかでも５体積％未満に設定されていることが望ましい。なお、無機絶縁材料における結晶相領域の体積比は、以下のように測定される。まず、１００％結晶化した試料粉末と非晶質粉末とを異なる比率で含む複数の比較試料を作製し、該比較試料をＸ線
回折法で測定することにより、該測定値と結晶相領域の体積比との相対的関係を示す検量線を作成する。次に、測定対象である調査試料をＸ線回折法で測定し、該測定値と検量線とを比較して、該測定値から結晶相領域の体積比を算出することにより、調査資料の結晶相領域の体積比が測定される。
この第１無機絶縁層１７ａは、厚みが０．０１１ｍｍ以上０．０７ｍｍ以下に設定されている。また、第１無機絶縁層１７ａは、平面方向及び厚み方向への熱膨張率が０ｐｐｍ／℃以上７ｐｐｍ／℃以下に設定され、且つ、ヤング率が例えば１０ＧＰａ以上１５０ＧＰａ以下に設定されている。第１無機絶縁層１７ａは、無機絶縁材料を例えば９７体積％以上１００体積％以下含み、無機絶縁材料以外の残部を含む場合、例えば樹脂材料及び空隙を０体積％より多く３体積％以下含んでいる。
第１無機絶縁層１７ａは、図１（ｂ）に示すように、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂを含んでいる。この第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂは、第１無機絶縁層１７ａを構成する無機絶縁材料により形成されたものを使用することができる。
第１無機絶縁粒子１９ａは、粒径が例えば３ｎｍ以上１１０ｎｍ以下に設定されており、図１（ｃ）に示すように境界面を介して互いに結合している。その結果、第１無機絶縁層１７ａを緻密に形成することができるため、第１無機絶縁層１７ａの平坦性を高め、ひいてはインターポーザー４と電子部品２との電気的接続信頼性を高めることができる。
また、第２無機絶縁粒子１９ｂは、第１無機絶縁粒子１９ａよりも粒径が大きく、粒径が例えば０．５μｍ以上５μｍ以下に設定されており、第１無機絶縁粒子１９ａを介して互いに接着している。その結果、第１無機絶縁層１７ａにクラックが生じて伸長した場合に、表面積の大きい第２無機絶縁粒子１９ｂにクラックが達すると、クラックの応力が第２無機絶縁粒子１９ｂの表面で分散されるため、クラックの伸長を抑制することができ、ひいては第１無機絶縁層１７ａの絶縁性を高めることができる。
なお、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂは、第１無機絶縁層１７ａの研摩面若しくは破断面を電界放出型電子顕微鏡で観察することにより確認され、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂの粒径は、第１無機絶縁層１７ａの研摩面若しくは破断面を電界放出型電子顕微鏡で観察し、２０粒子数以上５０粒子数以下の粒子を含むように拡大した断面を撮影し、該拡大した断面にて各粒子の最大径を測定することにより測定される。
また、第１無機絶縁粒子１９ａは、球状であることが望ましい。その結果、第１無機絶縁粒子１９ａの充填密度を高め、第１無機絶縁粒子１９ａ同士をより強固に結合させることができ、第１無機絶縁層１７ａの剛性を高めることができる。また、第２無機絶縁粒子１９ｂは、球状であることが望ましい。その結果、第２無機絶縁粒子１９ｂの表面における応力を分散させることができ、第２無機絶縁粒子１９ｂの表面を起点とした第１無機絶縁層１７ａにおけるクラックの発生を低減することができる。
また、第１無機絶縁粒子１９ａと第２無機絶縁粒子１９ｂとは、同一材料からなることが望ましい。その結果、第１無機絶縁層１７ａにおいて、第１無機絶縁粒子１９ａと第２無機絶縁粒子１９ｂとの結合が強固になり、材料特性の違いに起因したクラックを低減することができる。
なお、第２無機絶縁層１７ｂは、上述した第１無機絶縁層１７ａと同様の構成を有している。
一方、第１樹脂層１８ａは、第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂを接着する機能を有しており、樹脂材料及び無機絶縁フィラーを含んでいる。この第１樹脂層１８ａは、厚みが例えば０．００９ｍｍ以上０．０５ｍｍ未満に設定されている。また、第１樹脂層１８ａは、平面方向及び厚み方向への熱膨張率が例えば８ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定され、且つ、ヤング率が例えば５ＧＰａ以上３５ＧＰａ以下に設定されている。
第１樹脂層１８ａに含まれる樹脂材料は、第１樹脂層１８ａの主要部をなすものであり、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、ポリイミド樹脂、芳香族液晶ポリエステル樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルケトン樹脂又は液晶ポリマー等の樹脂材料を含んでいる。
第１樹脂層１８ａ内に含まれる無機絶縁フィラーは、第１樹脂層１８ａの熱膨張率を低減するとともに、第１樹脂層１８ａの剛性を高めるものであり、例えば酸化ケイ素、酸化アルミニウム、窒化アルミニウム、水酸化アルミニウム又は炭酸カルシウム等の無機絶縁材料を含んでいる。この無機絶縁フィラーの粒子は、粒径が例えば０．５μｍ以上５．０μｍ以下に設定され、熱膨張率が例えば０ｐｐｍ／℃以上１５ｐｐｍ／℃以下に設定され、第１樹脂層１８ａにおける含有量が例えば３体積％以上７０体積％以下に設定されている。
なお、無機絶縁フィラーの粒径は、基体１４の研摩面若しくは破断面を電界放出型電子顕微鏡で観察し、２０粒子数以上５０粒子数以下の粒子を含むように拡大した断面を撮影し、該拡大した断面にて各粒子の最大径を測定することにより測定される。また、基体１４の樹脂部における無機絶縁フィラーの含有量(体積％)は、基体１４の研摩面を電界放出型電子顕微鏡で撮影し、画像解析装置等を用いて、基体１４の樹脂部に占める無機絶縁フィラーの面積比率（面積％）を１０箇所の断面にて測定し、その測定値の平均値を算出して含有量（体積％）とみなすことにより測定される。
第１導電層１５ａは、電子部品２との接続パッドとしての機能を有しており、例えば銅、銀、金、アルミニウム、ニッケル、クロム、タングステン又はモリブデン等の導電材料を含んでおり、導電性や加工性の観点から銅を含むことが望ましい。この第１導電層１５ａは、低誘電正接である第１無機絶縁層１７ａＸに当接されていることから、信号伝送特性を高めることができる。
第２導電層１５ｂは、配線基板４との接続パッドとしての機能を有しており、第１導電層１５ａと同様の構成を有する。
貫通導体１６は、第１導電層１５ａ及び第２導電層１６ａを電気的に接続する機能を有しており、例えば銅、銀、金、アルミニウム、ニッケル、クロム、タングステン又はモリブデンの導電材料を含んでおり、導電性や加工性の観点から銅を含むことが望ましい。この貫通導体１６は、平面方向への断面積が例えば０．００１ｍｍ２以上０．０１ｍｍ２以下に設定されている。また、貫通導体１６は、平面方向及び厚み方向への熱膨張率が１２ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定され、且つ、ヤング率が８０ＧＰａ以上２００ＧＰａ以下に設定されている。なお、貫通導体１６が銅を含む場合、貫通導体１６の平面方向及び厚み方向への熱膨張率は、例えば１７ｐｐｍ／℃程度である。
また、貫通導体１６は、貫通孔Ｐに充填されている。その結果、貫通孔Ｐの直径をより小さくし微細化した場合においても、貫通導体１６における断線を低減することにより、配線基板３と電子部品２との電気的接続信頼性を高めることができる。
また、貫通導体１６は、平面方向への断面積が電子部品２に向って小さくなる柱状（テーパー状）に形成されている。その結果、端子が微細化された電子部品２側において、第１導電層１５ａを微細化することができる。また、この貫通導体１６は、テーパー状の貫通孔Ｐに充填されていることから、熱が印加された場合に、平面方向へ熱膨張して貫通孔Ｐ内の直径がより大きい箇所に移動しようとするため、テーパー状である貫通孔Ｐの平面方向への断面積が大きい端部に向って移動しやすい。したがって、貫通導体１６は、平面方向への断面積が小さい端部へ突出しにくいため、貫通導体１６の平面方向への断面積が小さい端部を電子部品２側に配することにより、貫通導体１６が電子部品２に向って突出することを低減できる。
第１バンプ５ａは、電子部品２及びインターポーザー４の電気的接続部材として機能するものであり、電子部品２とインターポーザー４の第１導電層１５ａとの間に介在されており、例えば鉛、錫、銀、金、銅、亜鉛、ビスマス、インジウム又はアルミニウム等を含む半田等の導電材料により構成されている。
また、第２バンプ５ｂは、インターポーザー４及び配線基板３の電気的接続部材として機能するものであり、インターポーザー４の第２導電層１５ｂと配線基板３の最上層の配線層１２との間に介在されており、第１バンプ５ａと同様の導電材料により構成されている。
また、第３バンプ５ｃは、配線基板３及び外部回路の電気的接続部材として機能するものであり、配線基板３の最下層の配線層１２の主面に形成されており、第１バンプ５ａと同様の導電材料により構成されている。
ところで、インターポーザー４の基体１４上に搭載された電子部品２の平面方向における熱膨張率は、基体１４を厚み方向に貫通する貫通導体１６の厚み方向における熱膨張率よりも小さく設定されている。例えば、電子部品２の平面方向への熱膨張率は、貫通導体１６の厚み方向への熱膨張率の０．２倍以上０．４倍以下に設定されている。
一方、本実施形態のインターポーザー４においては、厚み方向及び平面方向への熱膨張率が第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂよりも大きい第１樹脂層１８ａが、厚み方向に沿って互いに離間した第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂの間に介在されている。
その結果、基体１４において、第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂは、第１樹脂層１８ａよりも外側に配されており基体１４の両主面に近接していることから、基体１４の主面における平面方向への熱膨張率に対する寄与が第１樹脂層１８ａよりも大きいため、基体１４の両主面における平面方向への熱膨張率が低減しやすい。一方、基体１４において、第１無機絶縁層１７ａ、第１樹脂層１８ａ及び第２無機絶縁層１７ｂは、厚み方向に順次積層されていることから、基体１４の貫通孔Ｐ内壁における厚み方向への熱膨張率に対する寄与が同等であるため、基体１４の貫通孔Ｐ内壁における厚み方向への熱膨張率が低減しにくい。したがって、基体１４は、両主面における平面方向への熱膨張率を、貫通孔Ｐ内壁における厚み方向への熱膨張率よりも小さく設定することができ、ひいては基体１４と電子部品２との平面方向における熱膨張率の差を低減しつつ、基体１４と貫通導体１６との厚み方向における熱膨張率の差を低減することができる。
それ故、電子部品２の実装時や作動時にて電子装置１に熱が印加された場合に、基体１４と電子部品２との平面方向における熱膨張率の差に起因した熱応力を低減することにより、耐久性の低い電子部品２の電極を該熱応力から保護するとともに、基体１４と貫通導体１６との厚み方向における熱膨張率の差に起因した貫通導体１６の基体１４主面からの突出を低減することにより、貫通導体１６上の第１バンプ５ａを該突出から保護することができ、ひいてはインターポーザー４と電子部品２との電気的接続信頼性を高め、電気的信頼性に優れた電子装置１を得ることができる。
なお、基体１４は、厚み方向への熱膨張率が平面方向の例えば３倍以上７倍以下に設定されている。また、基体１４は、平面方向への熱膨張率が電子部品２の例えば０．７５倍以上１．２５倍以下に設定され、且つ、平面方向への熱膨張率が配線基板３の例えば０．２倍以上０．４倍以下に設定されている。さらに、基体１４は、厚み方向への熱膨張率が貫通導体１６の例えば０．７５倍以上１．２５倍以下に設定されている。このようなインターポーザー４の基体１４は、平面方向への熱膨張率が例えば３ｐｐｍ／℃以上７ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば１０ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定されている。
また、貫通孔Ｐに充填された貫通導体１６は、円筒状の貫通導体と比較して、貫通導体１６と貫通孔Ｐの内壁との接着面積に対する貫通導体１６の体積が大きいため、電子装置１に熱が印加された場合に、貫通導体１６が厚み方向に熱膨張するとともに貫通孔Ｐの内壁から剥離しやすくなるが、本実施形態のインターポーザー４においては、基体１４と電子部品２との平面方向における熱膨張率の差を低減しつつ、基体１４と貫通導体１６との厚み方向における熱膨張率の差を低減することができるため、貫通孔Ｐに充填された貫通導体１６においても、貫通導体１６がインターポーザー４の主面から突出することを効果的に低減することができる。
第１樹脂層１８ａの厚みは、第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂの厚みの合計値よりも小さいことが望ましく、さらには、第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂの厚みよりも小さいことが望ましい。その結果、基体１４における第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂの体積比率を増加させることにより、基体１４と電子部品２との平面方向における熱膨張率の差を低減しつつ基体１４の剛性を高め、インターポーザー４と電子部品２との電気的接続信頼性を高めることができる。さらに、第１樹脂層１８ａの厚みを小さくすることにより、インターポーザー４を小型化して信号伝送特性を高めることができる。
なお、第１樹脂層１８ａは、厚みが第１無機絶縁層１７ａの例えば０．１倍以上０．９倍以下に設定されている。また、第１樹脂層１８ａは、平面方向及び厚み方向への熱膨張率が例えば第１無機絶縁層１７ａの２倍以上７倍以下に設定され、且つ、ヤング率が第１無機絶縁層１７ａの０．０３倍以上０．３倍以下に設定されている。
かくして、上述した電子装置１は、配線基板３からインターポーザー４を介して供給される電源や信号に基づいて電子部品２を駆動若しくは制御することにより、所望の機能を発揮する。
次に、上述した電子装置１の製造方法を、図２から図４に基づいて説明する。
（配線基板の作製）
（１）コア基板６を作製する。具体的には、例えば以下のように行う。
まず、例えば未硬化樹脂と基材とを含む複数の樹脂シートを積層し、加熱加圧して未硬化樹脂を硬化させることにより、樹脂基板８を作製する。なお、未硬化は、ＩＳＯ４７２：１９９９に準ずるＡ‐ステージ又はＢ‐ステージの状態である。次に、例えばドリル加工やレーザー加工等により、樹脂基板８を厚み方向に貫通したスルーホールを形成する。次に、例えば無電解めっき法、電気めっき法、蒸着法、ＣＶＤ法又はスパッタリング法等により、スルーホールの内壁に導電材料を被着させて、円筒状のスルーホール導体９を形成する。また、樹脂基板８の上面及び下面に導電材料を被着させて、導電材料層を形成する。次に、円筒状のスルーホール導体９の内部に、樹脂材料等を充填し、絶縁体１０を形成する。次に、導電材料を絶縁体１０の露出部に被着させた後、従来周知のフォトリソグラフィー技術、エッチング等により、導電層材料層をパターニングして配線層１２を形成する。
以上のようにして、図２（ａ）に示すコア基板６を作製することができる。
（２）コア基板６の両側に一対のビルドアップ部７を形成し、配線基板５を作製する。具体的には、例えば以下のように行う。
まず、未硬化の樹脂を配線層１２上に配置し、樹脂を加熱して流動密着させつつ、更に加熱して樹脂を硬化させることにより、配線層１２上に絶縁層１１を形成する。次に、例えばＹＡＧレーザー装置又は炭酸ガスレーザー装置により、絶縁層１１にビア孔を形成し、ビア孔内に配線層１２の少なくとも一部を露出させる。次に、例えばセミアディティブ法、サブトラクティブ法又はフルアディティブ法等を用いて、ビア孔にビア導体１３を形成するとともに絶縁層１１の上面に配線層１２を形成すことにより、ビルドアップ部７を形成する。なお、かかる工程を繰り返すことにより、絶縁層１１が多層化したビルドアップ部７を形成することができる。
以上のようにして、図２（ｂ）に示す配線基板３を作製することができる。
（インターポーザーの作製）
（３）図３（ａ）に示すように、銅箔１５ｘと、該銅箔１５ｘ上に形成された無機絶縁層１７と、を有する絶縁シート２０を作製する。具体的には、例えば以下のように行う。
まず、銅箔１５ｘと、第１無機絶縁粒子１９ａ、第２無機絶縁粒子１９ｂ及び溶剤を含む第１無機絶縁ゾルと、を準備し、銅箔１５ｘの一主面に第１無機絶縁ゾルを塗布する。次に、第１無機絶縁ゾルを乾燥させて溶剤を蒸発させた後、第１無機絶縁ゾルの固形分を加熱し、第１無機絶縁粒子１９ａ同士を結合させるとともに、第１無機絶縁粒子１９ａと第２無機絶縁粒子１９ｂとを結合させることにより、銅箔１５ｘ上に無機絶縁層１７を形成する。
ここで、第１無機絶縁ゾルを乾燥させて溶剤を蒸発させる際に、粒径の小さい第１無機絶縁粒子１９ａが流動することにより、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂが最密充填されるため、平坦性の高い無機絶縁層１７を形成することができ、ひいては電子部品２との接続信頼性に優れたインターポーザー４を作製することができる。
また、第１無機絶縁ゾルの固形分を加熱する際、粒径が小さく結合しやすい第１無機絶縁粒子１９ａ同士が互いに結合するとともに、第１無機絶縁粒子１９ａと第２無機絶縁粒子１９ｂとが結合するため、粒径が大きく結合しにくい第２無機絶縁粒子１９ｂ同士を、第１無機絶縁粒子１９ａを介して互いに接着させることができ、剛性の高い無機絶縁層１７を形成することができ、ひいては信頼性に優れたインターポーザー４を作製することができる。
銅箔１５ｘは、例えば一主面が蟻酸等の有機酸を主成分とするエッチング液により粗化されており、凹凸が形成されていることが望ましい。その結果、該凹凸に沿って無機絶縁層１７が形成されため、該凹凸のアンカー効果によって無機絶縁層１７と銅箔１５ｘとの接着強度を高めることができるとともに、無機絶縁層１７の表面に凹凸を形成することができ、ひいてはインターポーザー４において第１無機絶縁層１７ａと第１導電層１５ａとの接着強度を高めることができる。
第１無機絶縁ゾルは、固形分と溶剤とを含む。第１無機絶縁ゾルは、固形分を５％体積以上５０体積％以下含み、溶剤を５０体積％以上９５体積％以下含むことが望ましい。その結果、溶剤を第１無機絶縁ゾルの５０体積％以上含むことにより、第１無機絶縁ゾルの粘度を低減し、無機絶縁層１７の上面の平坦性を向上させることができる。また、溶剤を第１無機絶縁ゾルの９５体積％以下含むことにより、第１無機絶縁ゾルの固形物成分量を増加させることにより、無機絶縁層１７の生産性を向上させることができる。また、該固形分は、第１無機絶縁粒子１９ａを１０体積％以上５０体積％未満含み、第２無機絶縁粒子１９ｂを５０体積％以上９０体積％未満含むことが望ましい。
粒径の小さい第１無機絶縁粒子１９ａは、ケイ酸ナトリウム水溶液(水ガラス)等のケイ酸化合物等のケイ酸化合物を精製し、加水分解等の方法で化学的に酸化珪素を析出させることにより作製することができる。また、このように作製することにより、第１無機絶縁粒子１９ａの結晶化を抑制し、アモルファス状態を維持することができる。なお、このように作製した場合、第１無機絶縁粒子１９ａは、酸化ナトリウム等の不純物を１ｐｐｍ以上５０００ｐｐｍ以下含んでいても構わない。
また、第１無機絶縁粒子１９ａの粒径は、３ｎｍ以上に設定されていることが望ましい。その結果、第１無機絶縁ゾルの粘度を低減し、無機絶縁層１７の上面の平坦性を向上させることができる。
粒径の大きい第２無機絶縁粒子１９ｂは、例えばケイ酸ナトリウム水溶液(水ガラス)等のケイ酸化合物を精製し、化学的に酸化珪素を析出させた溶液を火炎中に噴霧し、凝集物の形成を抑制しつつ８００℃以上１５００℃以下に加熱することにより、作製することができる。ここで、第２無機絶縁粒子１９ｂは、第１無機絶縁粒子１９ａと比較して、凝集体の形成を低減しつつ、高温の加熱で作製することが容易であるため、第２無機絶縁粒子１９ｂを高温の加熱で作製することによって、第２無機絶縁粒子１９ｂの硬度を第１無機絶縁粒子１９ａよりも容易に高めることができる。
なお、第２無機絶縁粒子１９ｂを作製する際の加熱時間は、１秒以上１８０秒以下に設定されていることが望ましい。その結果、該加熱時間を短縮することにより、８００℃以上１５００℃以下に加熱した場合においても、第２無機絶縁粒子１９ｂの結晶化を抑制し、アモルファス状態を維持することができる。
溶剤としては、例えばメタノール、イソプロパノール、n-ブタノール、エチレングリコール、エチレングリコールモノプロピルエーテル、メチルエチルケトン、メチルイソブチルケトン、キシレン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、又はジメチルアセトアミド等の有機溶剤を含むものを使用することができる。なかでも、メタノール、イソプロパノール又はプロピレングリコールモノメチルエーテルを含むものを使用することが望ましい。その結果、第１無機絶縁ゾルを均一に塗布することができ、且つ、溶剤を効率良く蒸発させることができる。
第１無機絶縁ゾルの塗布は、例えば、ディスペンサー、バーコーター、ダイコーター又はスクリーン印刷を用いて行うことができる。
銅箔１５ｘの一主面に塗布された第１無機絶縁ゾルは、平板状に形成されており、乾燥後の厚みが例えば３μｍ以上１１０μｍ以下に設定されている。
第１無機絶縁ゾルの乾燥は、例えば加熱及び風乾により行われ、温度が２０℃以上溶剤の沸点(二種類以上の溶剤を混合している場合には、最も沸点の低い溶剤の沸点)未満に設定され、乾燥時間が２０秒以上３０分以下に設定されていることが望ましい。その結果、溶剤の沸騰を低減することにより、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂの充填密度を高め、無機絶縁層１７の平坦性を高めることができる。
第１無機絶縁ゾルの加熱は、温度が溶剤の沸点以上第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂの結晶化開始温度以下に設定されていることが望ましい。その結果、該加熱温度が溶剤の沸点以上であることにより、残存した溶剤を効率良く蒸発させることができる。また、該加熱温度が、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂの結晶化開始温度未満であることにより、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂの結晶化を低減し、アモルファス状態の割合を高めることができる。その結果、無機絶縁層１７にて、結晶化に伴う相転移によって生じるクラックを低減できる。特に、第１無機絶縁粒子１９ａ及び第２無機絶縁粒子１９ｂの無機絶縁材料として酸化ケイ素を使用した場合、第１無機絶縁粒子１９ａの結晶化を効果的に低減することができる。なお、結晶化開始温度は、非晶質の無機絶縁材料が結晶化を開始する温度、すなわち、結晶相領域の体積が増加する温度である。また、例えば酸化ケイ素の結晶化開始温度は１３００℃程度である。
なお、第１無機絶縁ゾルの加熱は、温度が１００度以上６００度未満に設定され、時間が例えば０．５時間以上２４時間以下に設定されていることが望ましい。また、第１無機絶縁ゾルの加熱は、例えば大気雰囲気中で行うことができる。また、温度を１５０℃以上に上げる場合、銅箔１５ｘの酸化を抑制するため、第１無機絶縁ゾルの加熱は、真空、アルゴン等の不活性雰囲気又は窒素雰囲気にて行われることが望ましい。
一方、第１無機絶縁ゾルの加熱前における第１無機絶縁粒子１９ａの粒径は、１１０ｎｍ以下、特に５０ｎｍ以下に設定されていることが望ましい。その結果、第１無機絶縁ゾルの加熱温度が、第１無機絶縁粒子１９ａの結晶化開始温度未満及び第１樹脂接着層１２ａの熱分解温度未満と低温であっても、第１無機絶縁粒子１９ａ同士を強固に結合させることができる。これは、第１無機絶縁粒子１９ａの粒径が１１０ｎｍ以下と超微小に設定されているため、第１無機絶縁粒子１９ａの原子、特に表面の原子が活発に運動するため、かかる低温でも第１無機絶縁粒子１９ａ同士が強固に結合すると推測される。
また、かかる第１無機絶縁粒子１９ａの粒径は、より小さく設定することによって、より低温にて第１無機絶縁粒子１９ａ同士を強固に結合させることができる。第１無機絶縁粒子１９ａ同士を強固に結合させることができる温度は、例えば、かかる粒径を１１０ｎｍ以下に設定した場合は２５０℃程度であり、かかる粒径を５０ｎｍ以下に設定した場合は１５０℃程度である。
また、第１無機絶縁ゾルの固形分は、第１無機絶縁粒子１９ａを５体積％以上含むことが望ましい。その結果、第２無機絶縁粒子１９ｂ同士の近接点に介在される第１無機絶縁粒子１９ａの量を確保し、第２無機絶縁粒子１９ｂ同士が接触する領域を低減することで、無機絶縁層１７の剛性を高めることができる。
以上のようにして、図３（ａ）に示す絶縁シート２０を作製することができる。
（４）図３（ｂ）及び（ｃ）に示すように、基体１４と、該基体の両主面に配された銅箔１５ｘと、を有する積層板２１を作製する。具体的には、例えば以下のように行う。
まず、未硬化の熱硬化性樹脂を含む第１樹脂層前駆体シート１８ａｘを準備する。次に、第１樹脂層前駆体シート１８ａｘの両主面それぞれに無機絶縁層１７（第１及び第２無機絶縁層１７ａ、１７ｂ）が当接するように、第１樹脂層前駆体シート１８ａｘの上下それぞれに絶縁シート２０を積層する。次に、該積層体を上下方向に加熱加圧することにより、第１樹脂層前駆体シート１８ａｘの熱硬化性樹脂を熱硬化させて、第１樹脂層１８ａを形成する。その結果、両主面に銅箔１５ｘが配された基体１４を形成することができる。
ここで、第１樹脂層１８ａの形成時に、第１樹脂層前駆体シート１８ａｘの熱硬化性樹脂を熱硬化させるため、該第１樹脂層１８ａと第１及び第２無機絶縁層１７ａ、１７ｂは、加熱されて熱膨張している。それ故、第１樹脂層１８ａと第１及び第２無機絶縁層１７ａ、１７ｂを例えば室温等に冷却した際に、第１樹脂層１８ａの平面方向への熱膨張率が第１及び第２無機絶縁層１７ａ、１７ｂよりも大きいことから、第１樹脂層１８ａが第１及び第２無機絶縁層１７ａ、１７ｂよりも大きく収縮するために、第１及び第２無機絶縁層１７ａ、１７ｂには、平面方向における圧縮応力が残留する。したがって、例えば、第１及び第２無機絶縁層１７ａ、１７ｂに外部応力や熱応力が印加された場合に、第１及び第２無機絶縁層１７ａ、１７ｂに残留した圧縮応力によって、第１及び第２無機絶縁層１７ａ、１７ｂのクラックを低減することができる。
該積層体の加熱加圧は、温度が第１樹脂層前駆体シート１８ａｘの硬化開始温度以上熱分解温度未満に設定されていることが望ましい。具体的には、該積層体の加熱加圧は、温度が例えば１７０℃以上２３０℃以下に設定され、圧力が例えば２ＭＰａ以上１０ＭＰａ以下に設定され、時間が例えば０．５時間以上２時間以下に設定されている。なお、硬化開始温度は、樹脂が、ＩＳＯ４７２：１９９９に準ずるＣ‐ステージの状態となる温度である。また、熱分解温度は、ＩＳＯ１１３５８：１９９７に準ずる熱重量測定において、樹脂の質量が５％減少する温度である。
なお、該積層体の加熱加圧の際に、第１樹脂層前駆体シート１８ａｘが軟化流動するため、例えば平坦な金属板で加熱加圧することにより、平坦性に優れた基体１４を形成することができる。
以上のようにして、図３（ｃ）に示す積層板２１を作製することができる。
（５）図４に示すように、基体１４に厚み方向に貫通する貫通導体１６を形成し、基体１４の両主面に第１導電層１５ａ及び第２導電層１５ｂを形成することにより、インターポーザー４を作製する。具体的には、例えば以下のように行う。
まず、図４（ａ）に示すように塩化第二鉄あるいは塩化第二銅などのエッチング液を用いて、積層板２１の基体１４から、該基体１４の第２無機絶縁層１７ｂ側の主面に配された銅箔１５ｘを剥離する。次に、図４（ｂ）に示すように該剥離をした主面に向って、炭酸ガスレーザー又はＹＡＧレーザー等のレーザー光を照射することにより、基体１４を厚み方向に貫通する貫通孔Ｐを形成し、基体１４の第２無機絶縁層１７ｂ側の主面に配された銅箔１５ｘの一部を貫通孔Ｐ内に露出させる。次に、図４（ｃ）に示すように、電気めっき法を用いて、該銅箔１５ｘの露出面に導電材料を被着させて、該導電材料を貫通孔Ｐ内に充填することにより、貫通導体１６を形成する。次に、図４（ｄ）に示すように、銅箔１５ｘを剥離した主面に、無電解めっき法、電気めっき法、スパッタ法又は蒸着法等を用いて導電材料を被着させた後、フォトリソグラフィー技術、エッチング等を用いて、第１導電層１５ａ及び第２導電層１５ｂを形成する。
以上のようにして、図４（ｄ）に示すインターポーザー４を作製することができる。
（電子装置１の作製）
（６）第２バンプ５ｂを介して配線基板３にインターポーザー４を実装し、第１バンプ５ａを介してインターポーザー４に電子部品２を実装することにより、図１（ａ）に示した電子装置１を作製することができる。
なお、上述した第１実施形態は、配線基板として樹脂製のビルドアップ基板を用いた構成を例に説明したが、配線基板は、例えばセラミック製の基板や樹脂とセラミックスの複合基板でも構わないし、樹脂製のコアレス基板や単層のプリント板でも構わない。
また、上述した第１実施形態は、配線基板のビルドアップ部の絶縁層が１層である構成を例に説明したが、ビルドアップ部の絶縁層を何層形成されていても構わない。
また、上述した第１実施形態は、インターポーザーの無機絶縁層が酸化ケイ素を主成分とする無機絶縁材料からなる構成を例に説明したが、無機絶縁材料はその他のものを用いてもよく、例えば、酸化アルミニウム等のセラミック材料を用いても構わないし、表面が酸化したシリコンを用いても構わない。
また、上述した第１実施形態は、インターポーザーの貫通導体が貫通孔に充填された構成を例に説明したが、貫通導体は貫通孔に配されていればよく、例えば貫通孔の内壁に被着されて円筒状に形成されていても構わない。
また、上述した第１実施形態は、インターポーザーの第１樹脂層が熱硬化性樹脂である場合の製造方法を例に説明したが、第１樹脂層は例えば熱可塑性樹脂でも構わない。
また、上述した第１実施形態は、（５）の工程にて、電気めっき法を用いて、貫通孔内に露出した銅箔に導電材料を被着させて、貫通孔内に導電材料を充填する製造方法を例に説明したが、例えば、無電解めっき法、スパッタ法又は蒸着法等を用いて、導電材料を貫通孔内壁に被着させて下地層を形成した後、電気めっき法を用いて、該下地層に導電材料を被着させて貫通孔内に導電材料を充填しても構わない。
また、上述した第１実施形態は、（５）の工程にて、積層板の基体から銅箔を剥離した製造方法を例に説明したが、積層板の基体から銅箔を剥離せずに、該銅箔をエッチングして導電層を形成しても構わない。
（第２実施形態）
次に、本発明の第２実施形態に係るインターポーザーを含む電子装置を、図５に基づいて詳細に説明する。なお、上述した第１実施形態と同様の構成に関しては、記載を省略する。
第２実施形態は第１実施形態と異なり、インターポーザー４は、配線基板と電子部品との間に介在されておらず、厚み方向に互いに離間した電子部品２同士の間に介在されており、電子部品２とインターポーザー４とが厚み方向に沿って交互に積層されることにより、電子装置１を構成している。それ故、電子部品２の３次元実装を可能とすることにより、電子装置１を小型化することともに信号伝送特性を高めることができる。
この電子装置１は，最下層に位置するインターポーザー４の第２導電層１５ｂ下面に接続された第３バンプ５ｃを介してマザーボード等の外部回路に電気的に接続される。
また、この電子装置１において、厚み方向に交互に積層された電子部品２及びインターポーザー４は、以下のようにして、互いに電気的に接続されている。
ここで、便宜上、厚み方向に隣接するインターポーザー４の内、上方に配されたものを第１インターポーザー４ａとし、下方に配されたものを第２インターポーザー４ｂとする。また、電子部品２の内、第１インターポーザー４ａ上に実装されたものを第１電子部品２ａとし、第２インターポーザー４ｂ上に実装されたものを第２電子部品２ｂとする。
まず、第１インターポーザー４ａは、第１実施形態と同様に、貫通導体１６上端に接続された第１導電層１５ａが、第１バンプ５ａを介して第１電子部品２ａに電気的に接続されている。一方、第１インターポーザー４ａは、第１実施形態と異なり、貫通導体１６下端に接続された第２導電層１５ｂが、貫通導体１６直下領域から第１電子部品２ａ搭載領域外に引き回され、該第１電子部品２ａ搭載領域外において、第４バンプ５ｄを介して第２インターポーザー４ｂの第３導電層１５ｃと電気的に接続されている。そして、第２インターポーザー４ｂは、第３導電層１５ｃが、第２電子部品２ｂ搭載領域外から第２電子部品２ｂ搭載領域内へ引き回され、第２電子部品２ｂ搭載領域内において、第５バンプ５ｅを介して第２電子部品２ｂに電気的に接続されている。さらに、第２インターポーザー４ｂは、貫通導体１６上端に接続された第１導電層１５ａが、その上面に接続された第１バンプ５ａを介して第２電子部品２ｂに電気的に接続されている。
以上のようにして、厚み方向に交互に積層された電子部品２及びインターポーザー４は、互いに電気的に接続されている。
上述した電子装置１においては、第２導電層１５ｂが、貫通導体１６直下領域から第１電子部品２ａ搭載領域外に引き回されているため、電子装置１に熱が印加された場合、貫通導体１６の突出により、第２導電層１５ｂに引っ張り応力が印加されやすいが、本実施形態のインターポーザー４は、第１実施形態と同様に、基体１４は、厚み方向における熱膨張率が平面方向における熱膨張率よりも大きいため、貫通導体１６の突出を低減して、第２導電層１５ｂへの引っ張り応力を低減することができ、ひいては第２導電層１５ｂの断線を低減することができる。
なお、第４バンプｄ及び第５バンプ５ｅは、他のバンプと同様の導電材料により形成されたものを使用することができ、第３導電層１５ｃは、他の導電層と同様の導電材料により形成されたものを使用することができる。
一方、第２実施形態は第１実施形態と異なり、電子部品２は、メモリ系の半導体素子であることが望ましい。メモリ系の半導体素子は、ロジック系の半導体素子と比較して、パッド数が少なく回路の微細化が緩和されているため、電気的接続信頼性を維持しつつ３次元実装することができる。
一方、第２実施形態は第１実施形態と異なり、インターポーザー４の基体１４は、最外層に配され、第１無機絶縁層１７ａに当接された第２樹脂層１８ｂと、最外層に配され、第２無機絶縁層１７ｂに当接された第３樹脂層１８ｃと、をさらに含んでいる。それ故、第１無機絶縁層１７ａと第１導電層１５ａとの間に第２樹脂層１８ｂを介在させることにより、第１無機絶縁層１７ａと第１導電層１５ａとの接着強度を高め、第１無機絶縁層１７ａと第１導電層１５ａとの剥離を低減して第１導電層１５ａの断線を低減することができ、ひいては第１導電層１５ａの電気的信頼性を維持しつつ微細化することができる。
この第２樹脂層１８ｂは、厚み及びヤング率が第１樹脂層１８ａよりも小さく設定されていることが望ましい。その結果、厚みが小さく且つヤング率が低い第２樹脂層１８ｂを第１無機絶縁層１７ａと第１導電層１５ａとの間に介在させたことから、薄く弾性変形しやすい第１樹脂層１８ａが変形することにより、第１無機絶縁層１７ａと第１導電層１５ａとの熱膨張量の違いに起因した応力が緩和される。したがって、第１無機絶縁層１７ａと第１導電層１５ａとの剥離を低減することができる。また、第２樹脂層１８ａの厚みを小さくすることにより、基体１４の主面における平面方向への熱膨張率において、第２樹脂層１８ａの寄与を小さくし、基体１４の主面における平面方向への熱膨張率を低減することができる。なお、第２樹脂層１８ｂは、厚み及びヤング率が第１無機絶縁層１７ａ及び第１導電層１５ａよりも小さく設定されていることが望ましい。
また、第２樹脂層１８ｂは、樹脂材料及び無機絶縁フィラーを含んでおり、厚みが例えば０．５μｍ以上３μｍ以下に設定され、厚みが第１樹脂層１８ａの例えば０．０１倍以上０．１倍未満に設定され、厚みが第１無機絶縁層１７ａの例えば０．０１倍以上０．３倍以下に設定され、平面方向及び厚み方向への熱膨張率が２０ｐｐｍ／℃以上１００ｐｐｍ／℃以下に設定され、ヤング率が例えば０．０５ＧＰａ以上５ＧＰａ以下に設定され、ヤング率が第１樹脂層１８ａの例えば０．０１倍以上０．７倍以下に設定され、ヤング率が第１無機絶縁層１７ａの例えば０．００５倍以上０．５倍以下に設定され、ヤング率が第１導電層１５ａの例えば０．０００５倍以上０．０３倍以下に設定され、誘電正接が例えば０．００１以上０．０２以下に設定されている。
第２樹脂層１８ｂに含まれる樹脂材料は、第２樹脂層１８ｂの主要部をなすものであり、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、ポリイミド樹脂、等の樹脂材料を使用することができる。該樹脂材料は、ヤング率が例えば０．０５ＧＰａ以上５ＧＰａ以下に設定され、平面方向及び厚み方向への熱膨張率が例えば２０ｐｐｍ／℃以上１００ｐｐｍ／℃以下に設定されている。
第２樹脂層１８ｂに含まれる無機絶縁フィラーは、第２樹脂層１８ｂの難燃性を高める機能を有し、例えば酸化ケイ素等の無機絶縁材料を含んでいる。この第２樹脂層１８ｂに含まれる無機絶縁フィラーは、粒径が例えば０．０１μｍ以上０．５μｍ以下に設定されており、粒径が第１樹脂層１８ａに含まれる無機絶縁フィラーの０．０１倍以上０．３倍以下に設定されており、樹脂材料内における含有量が例えば０体積％以上１０体積％以下に設定されており、樹脂材料内における含有量が第１樹脂層１８ａに含まれる無機絶縁フィラーの０.００１倍以上０．１倍以下に設定されている。
この第２樹脂層１８ｂを有する基体１４は、以下のようにして形成することができる。
まず、図６（ａ）に示すように、第２樹脂層１８ｂが主面に当接した銅箔１５ｘを準備し、第２樹脂層１８ｂ上に無機絶縁層１７を形成することにより、絶縁シート２０を作製する。次に、図６（ｂ）及び（ｃ）に示すように、第１樹脂層前駆体シート１８ａｘの両主面それぞれに無機絶縁層１７が当接するように、第１樹脂層前駆体シート１８ａｘの上下それぞれに絶縁シート２０を積層し、該積層体を上下方向に加熱加圧することにより、第２樹脂層１８ｂを有する基体１４を形成することができる。
ここで、第２樹脂層１８ｂが主面に当接した銅箔１５ｘは、銅箔１５ｘにバーコーター、ダイコーター、カーテンコーターなどを用いて樹脂ワニスを塗布し、乾燥することにより形成することができる。このように、銅箔１５ｘ上に第２樹脂層１８ｂを形成しているため、第２樹脂層１８ｂの厚みを薄く均一に形成することができる。なお、本工程にて形成された第２樹脂層１８ｂは、例えばＢステージ又はＣステージであり、加熱により所望の硬化状態とされている。
また、第２樹脂層１８ｂ上への無機絶縁層１７の形成は、上述した第１実施形態の（３）の工程と同様に行うことができる。その結果、粒径の小さい第１無機絶縁粒子を結合させることによって無機絶縁層１７を形成するため、無機絶縁層１７を形成する際の加熱温度を第２樹脂層１８ｂの熱分解温度未満と低温にすることができ、ひいては第２樹脂層１８ｂの損傷を抑制することができる。この場合、無機絶縁層１７を形成する際の加熱温度は、例えば８０℃以上２５０℃以下に設定されている。なお、第２樹脂層１８ｂの熱分解温度は、例えば２７０℃以上に設定されている。
なお、第３樹脂層１８ｃは、上述した第２樹脂層１８ｂと同様の構成及び作用効果を有し、第２樹脂層１８ｂと同様の方法により形成される。
一方、第２実施形態は第１実施形態と異なり、インターポーザー４は、第１樹脂層１８ａが、樹脂材料に被覆された繊維からなる基材２２を含んでいる。その結果、厚み方向に離間した電子部品２の間に介在されており応力の印加されやすい基体１４の剛性を高めることにより、電子装置１の信頼性を高めることができる。
また、基材２２は、平面方向における熱膨張率が厚み方向における熱膨張率よりも小さく設定されていることが望ましい。その結果、基材１４において、両主面における平面方向への熱膨張率を、貫通孔Ｐ内壁における厚み方向への熱膨張率よりもさらに小さく設定することができる。
この基材２２は、例えば繊維を縦横に織り込んで成る織布を用いることができ、繊維としては、ガラス繊維、樹脂繊維、炭素繊維又は金属繊維等を使用することができ、なかでも、アモルファス状態の酸化ケイ素を含有するガラス繊維を用いることが望ましい。また、基材２２は、厚みが例えば０．０１ｍｍ以上０．１ｍｍ未満に設定され、平面方向への熱膨張率が例えば８ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定され、厚み方向への熱膨張率が例えば１２ｐｐｍ／℃以上２５ｐｐｍ／℃以下に設定され、ヤング率が例えば５ＧＰａ以上３５ＧＰａ以下に設定されている。
また、基材２２を含む第１樹脂層１８ａの厚みは、第１無機絶縁層１７ａ及び第２無機絶縁層１７ｂの厚みの合計値よりも小さく設定されていることが望ましい。また、かかる厚みの観点から、第１樹脂層１８ａは、基材２２を１層のみ有することが望ましい。
この基材２２を含む第１樹脂層１８ａは、厚みが例えば０．０１ｍｍ以上０．１ｍｍ未満に設定され、厚みが第１無機絶縁層１７ａの例えば０．１倍以上１倍未満に設定されている。
なお、上述した第２実施形態は、基材として織布を用いた構成を例に説明したが、基材は、例えば、不織布を用いても構わないし、繊維を一方向に配列したものを用いても構わない。
（第３実施形態）
次に、本発明の第３実施形態に係るインターポーザーを含む電子装置を、図７に基づいて詳細に説明する。なお、上述した第１及び第２実施形態と同様の構成に関しては、記載を省略する。
第３実施形態は、第２実施形態と同様に、電子部品２とインターポーザー４とが厚み方向に沿って交互に積層されることにより、電子装置１を構成しているが、交互に積層された電子部品２とインターポーザー４との電気的接続態様が第２実施形態と異なる。
以下に、交互に積層された電子部品２とインターポーザー４との電気的接続態様を具体的に説明する。
第１インターポーザー４ａは、第２実施形態と同様に、貫通導体１６上端に接続された第１導電層１５ａが、第１バンプ５ａを介して第１電子部品２ａに電気的に接続されている。ここで、本実施形態の電子装置１は、第２実施形態と異なり、電子部品２は、厚み方向に貫通する導電性の貫通電極２３を有している。これにより、第１インターポーザー４ａは、貫通導体１６下端に接続された第２導電層１５ｂが、第１バンプ５ａを介して第２電子部品２ｂの貫通電極２３上端と電気的に接続されている。そして、第２インターポーザー４ｂは、貫通導体１６上端に接続された第１導電層１５ａが、第１バンプ５ａを介して第２電子部品２ｂの貫通電極２３下端に電気的に接続されている。
以上のようにして、厚み方向に交互に積層された電子部品２及びインターポーザー４は、互いに電気的に接続することにより、インターポーザー４は、第２導電層１５ｂを電子部品２搭載領域内から電子部品２搭載領域外へ引きまわす必要が無く、インターポーザー４を小型化するとともに、配線長を短くすることにより信号伝送特性を高めることができる。
上述した貫通電極２３は、電子部品２を厚み方向に貫通する貫通孔に導電材料が充填されてなり、該導電材料としては、例えば銅、銀、金、アルミニウム、ニッケル等を使用することができる。
（第４実施形態）
次に、本発明の第４実施形態に係るインターポーザーを含む電子装置を、図８及び図９に基づいて詳細に説明する。なお、上述した第１、第２及び第３実施形態と同様の構成に関しては、記載を省略する。
第４実施形態は、図８に示すように、第３実施形態と同様の実装構造を有するが、図９（ａ）および（ｂ）に示すように、第３実施形態と異なり、基材２２が、複数の繊維２４と、隣接する該繊維２４同士の近接箇所にて、該隣接する繊維２４それぞれに接続した無機絶縁部材２５と、無機絶縁部材２５を介して繊維２４に接続した複数の粉砕粒子２６と、繊維２４及び無機絶縁部材２５に取り囲まれた複数の空隙Vとを含んでいる。この基材２２は、厚みが例えば５μｍ以上１００μｍ以下に設定されている。また、基材２２は、厚みが第１樹脂層１８ａの例えば１０％以上５０％以下に設定されている。
繊維２４は、Ｅガラス、ＳガラスまたはＴガラス等のガラス長繊維を粉砕してなる微細な短繊維（ミルドファイバー）を用いることができ、アモルファス状態の酸化ケイ素を例えば４０重量％以上６５重量％含む無機絶縁材料により構成されている。該無機絶縁材料は酸化ケイ素の他に、例えば酸化アルミニウム、酸化チタニウム、酸化マグネシウムまたは酸化ジルコニウム等の無機絶縁材料を含んでも構わない。
この繊維２４は、幅が例えば４μm以上１０μm以下に設定され、且つ、長さが例えば８μm以上５００μm以下に設定されている。さらに、繊維２４は、長さが幅の例えば２倍以上５０倍以下に設定されている。また、繊維２４は、各方向への熱膨張率が例えば２ｐｐｍ／℃以上６ｐｐｍ／℃以下に設定され、且つ、ヤング率が例えば６５ＧＰａ以上８５ＧＰａ以下に設定されている。
この繊維２４の内、隣接する繊維２４同士は、一方の繊維２４の端部（特に端面と側面との間の角部）と他方の繊維２４の側面とが近接することによって、近接箇所をなしている。
無機絶縁部材２５は、第１及び第２無機絶縁層１７ａ、１７ｂと同様の材料からなり、第１及び第２無機絶縁層１７ａ、１７ｂと同様の弾性率、硬度及び熱膨張率を有する。また、無機絶縁部材２５は、複数の第３無機絶縁粒子１９ｃと該第３無機絶縁粒子１９ｃよりも粒径が大きい複数の第４無機絶縁粒子１９ｄとを含んでいる。この第３無機絶縁粒子１９ｃは、第１無機絶縁粒子１９ａと同様の材料からなり、第１無機絶縁粒子１９ａと同様の含有量、粒径、弾性率、硬度及び作用効果を有する。また、第４無機絶縁粒子１９ｄは、第２無機絶縁粒子１９ｂと同様の材料からなり、第２無機絶縁粒子１９ｂと同様の含有量、粒径、弾性率、硬度及び作用効果を有する。
粉砕粒子２６は、無機絶縁部材２５を介して繊維２４に接続しており、空隙Ｖに配されている。それ故、無機絶縁部材２５よりも剛性の高い粉砕粒子１４を繊維２４同士の間に配することによって、基材２２の剛性を高めることができる。このような粉砕粒子２６は、Ｅガラス、ＳガラスまたはＴガラス等のガラス長繊維を粉砕してなる微細で不定形な粒子（パウダー）を用いることができる。
この粉砕粒子２６は、幅が例えば１μm以上４μm以下に設定され、且つ、長さが例えば１μm以上４μm以下に設定されている。さらに、粉砕粒子２６は、長さが幅の例えば１倍以上１．５倍以下に設定されている。なお、粉砕粒子２６は、繊維２４と同様の材料からなり、繊維２４と同様のヤング率及び熱膨張率を有する。
空隙Ｖは、基材２２の厚み方向に沿った切断した断面において、繊維２４及び無機絶縁部材２５に取り囲まれており、第１樹脂層１８ａの一部が充填されている（充填部２７）。この空隙Ｖは、前記断面における基材２２の厚み方向の高さが例えば０．３μｍ以上１０μｍ以下に設定され、前記断面における基材２２の平面方向の幅が例えば０．３μｍ以上５０μｍ以下に設定されている。また、空隙Ｖは、基材２２における含有量が例えば５体積％以上４０体積％以下に設定されている。なお、空隙Ｖの含有量は、第１無機絶縁粒子１９ａないし第４無機絶縁粒子１９ｄと同様の方法で測定される。
上述したように、空隙Ｖは、厚み方向に沿った切断した断面においては、繊維２４及び無機絶縁部材２５に取り囲まれているが、３次元形状においては、一部が断面に対する直交方向（Ｙ方向）に沿って伸長するとともに、他の一部が基材２２の厚み方向（Ｚ方向）に沿って伸長することによって、基材２２の第１樹脂層１８ａに接する一主面に形成された開口Ｏに接続されて開気孔となっている。それ故、第１樹脂層１８ａの一部は、開口Ｏを介して空隙Ｖに充填されている。なお、充填部２７は、空隙Ｖに完全に充填されている必要はなく、空隙Ｖに第１樹脂層１８ａの一部が配置されていれば良い。
以下、第４実施形態における基材２２について詳細に説明する。
本実施形態において、基材２２は、図９（ａ）及び（ｂ）に示すように、複数の繊維２４と、隣接する該繊維２４同士の近接箇所にて、該隣接する繊維２４それぞれに接続した無機絶縁部材２５と、を含んでいる。その結果、繊維２４同士を無機絶縁部材２５によって接続させていることから、ガラス繊維を織り込んでなるため凹凸が生じやすいガラスクロスと比較して、基材２２を平坦に形成することができるため、第１及び第２導電層１５ａ、１５ｂに印加される応力をより均一に分散させて第１及び第２導電層１５ａ、１５ｂの断線を低減することができ、ひいては電気的信頼性に優れたインターポーザー４を得ることができる。
また、このように第１及び第２導電層１５ａ、１５ｂの断線を低減することによって、第１及び第２導電層１５ａ、１５ｂの電気的信頼性を担保しつつ微細化することができる。
また、基材２２は、繊維２４同士を無機絶縁部材２５によって接続させていることから、薄型化した場合に繊維同士がずれやすいガラスクロスと比較して、繊維２４同士のずれを低減してクラックを低減することができるため、電気的信頼性を担保しつつ基材２２を薄型化することができる。
さらに、繊維２４同士が無機絶縁部材２５を介して接続されて一体化されているため、接続されていない複数の繊維を樹脂材料に含有させた場合と比較して、応力や熱が印加された際に、樹脂材料よりも高剛性且つ低熱膨張の無機絶縁部材２５が個々の繊維２４を拘束することにより、基材２２の変形や熱膨張を低減し、高剛性且つ低熱膨張の基材２２を得ることができる。
一方、本実施形態において、繊維２４は、無機絶縁部材２５よりも高剛性且つ低熱膨張である。その結果、接続部材である無機絶縁部材２５と比較して、高剛性且つ低熱膨張にしやすい繊維２４によって、基材２２をより高剛性且つ低熱膨張にすることができる。
また、繊維２４は、上述した如く微細に形成されているため、基材２２をより平坦にすることができる。
また、本実施形態のように、基材２２において、複数の繊維２４のうち、第１繊維２４ａの数は、第２繊維２４ｂの数よりも多いことが望ましい。その結果、繊維２４の長手方向を基材２２の表面方向に近づけることによって、第１樹脂層１８ａの表面に生じたクラックが厚み方向に沿って伸長して基材２２に到達した場合に、高剛性の繊維２４によってクラックの伸長を低減することができ、該クラックに起因した第１及び第２導電層１５ａ、１５ｂの断線を低減することができる。なお、繊維２４は、第１繊維２４ａのみを含むことが望ましい。
一方、本実施形態において、無機絶縁部材２５は、繊維２４の表面を被覆している被覆部２８と、近接箇所にて隣接する繊維２４それぞれに接続している接続部２９とを具備する。その結果、後述する如く低温で形成されていることから樹脂材料との反応性が繊維２４よりも高い第３無機絶縁粒子１９ｃを含む被覆部２８が繊維２４と充填部２７との間に介されているため、繊維２４と充填部２７との接続強度を高めることができるとともに、接続部２９によって繊維２４同士を接続することができる。
この被覆部２８は、膜状に形成されており、厚みが例えば２０nm以上２μm以下に設定されている。また、接続部２９の空隙Ｖ側の表面は、配線基板３を厚み方向に切断した断面にて、空隙Ｖ側から接続部２９の内部へ窪んでなる凹曲線状であり、接続部２９によって接続される繊維２４同士の距離は例えば２０nm以上２μm以下に設定されている。
一方、本実施形態の配線基板３においては、無機絶縁部材２５は、第３無機絶縁粒子１９ｃよりも粒径の大きい第４無機絶縁粒子１９ｄを含む。従って、第１及び第２無機絶縁層１７ａ、１７ｂにおける第２無機絶縁粒子１９ｂと同様に、無機絶縁部材２５におけるクラックを低減することができる。また、無機絶縁部材２５は、粒径の大きな第４無機絶縁粒子１９ｄのみならず粒径の小さい第３無機絶縁粒子１９ｃを含み、第４無機絶縁粒子１９ｄ同士は、該第４無機絶縁粒子１９ｄの周囲に配置された複数の第３無機絶縁粒子１９ｃを介して接合している。それ故、第２無機絶縁粒子１９ｂに対する第１無機絶縁粒子１９ａと同様に、第３無機絶縁粒子１９ｃによって、第４無機絶縁粒子１９ｄ同士の剥離を低減することができる。
一方、無機絶縁部材２５において、接続部２９は、被覆部２８よりも第４無機絶縁粒子１９ｄを多く含む。その結果、被覆部２８にて第４無機絶縁粒子１９ｄを少なくすることによって、被覆部２８における第３無機絶縁粒子１９ｃを多くして、被覆部２８と充填部２７との接続強度を高めるとともに、接続部２９にて第４無機絶縁粒子１９ｄを多くすることによって、接続部２９におけるクラックを低減することができ、該接続部２９による繊維２４同士の接続強度を高めることができる。
また、本実施形態のように、被覆部２８の第４無機絶縁粒子１９ｄは、第３無機絶縁粒子１９ｃを介して繊維２４に接続しているとともに充填部２７に向かって突出している。その結果、粒径の大きい第４無機絶縁粒子１９ｄのアンカー効果によって、被覆部２８と充填部２７との接続強度を高めて剥離を低減することができる。この第４無機絶縁粒子１９ｄが突出した長さは、例えば０．２μｍ以上１．５μｍ以下に設定されている。
一方、本実施形態においては、充填部２７は、基材２２の厚み方向に沿った切断した断面において、繊維２４及び無機絶縁部材２５に取り囲まれた空隙Ｖに配されている。その結果、配線基板３に応力が印加され、基材２２にクラックが生じたとしても、該クラックの伸長を充填部２７によって阻止したり、迂回させたりすることができる。従って、該クラックに起因した第１及び第２導電層１５ａ、１５ｂの断線を低減することができ、電気的信頼性に優れた配線基板３を得ることができる。
また、充填部２７は、無機絶縁材料と比較してヤング率の低い樹脂材料を基材２２よりも多く含むことから、配線基板３に応力が印加された場合、基材２２の空隙に配された充填部２７により基材２２に印加される応力を緩和することができ、該応力に起因した基材２２におけるクラックの発生を低減することができる。
上述した第４実施形態の基材２２は、以下のようにして形成することができる。
（１´）繊維成分（繊維２４および粉砕粒子２６）および無機絶縁粒子成分（第３および第４無機絶縁粒子１９ｃ、１９ｄ）を含む固形分と、溶剤と、を有する第２無機絶縁ゾルを準備する。
第２無機絶縁ゾルは、例えば、固形分を１０％体積以上５０体積％以下含み、溶剤を５０％体積以上９０体積％以下含む。これにより、第２無機絶縁ゾルの粘度を低く保持しつつ、第２無機絶縁ゾルより形成される基材２２の生産性を高く維持できる。
第２無機絶縁ゾルの固形分は、例えば、繊維成分を１５体積％以上６０体積％以下含み、無機絶縁粒子成分を４０体積％以上８５体積％以下含む。これにより、基材２２のクラックを低減することができる。
さらに、第２無機絶縁ゾルの繊維成分は、例えば、繊維２４を２０体積％以上９０体積％以下含み、粉砕粒子２６を１０体積％以上８０体積％以下含む。これにより、基材２２の硬度と弾性率を高くすることができる。
また、第２無機絶縁ゾルの無機絶縁粒子成分は、例えば、第３無機絶縁粒子１９ｃを２０体積％以上９０体積％以下含み、第４無機絶縁粒子１９ｄを１０体積％以上８０体積％以下含む。これにより、後述する（３´）の工程にて基材２２におけるクラックの発生を効果的に低減できる。
ここで、繊維成分は、例えば白金製の金型の孔から溶解したガラスを流して引き伸ばして作製したガラス長繊維をハンマーミルまたはボールミル等で粉砕することによって、作製することができる。これにより、硬度および弾性率の高い繊維２４を得ることができる。なお、粉砕時間を調節すること、または、ガラス長繊維を粉砕した後に空気を用いて分級することによって、繊維成分における繊維２４および粉砕粒子２６の比率を調節することができる。
なお、第３無機絶縁粒子１９ｃは、第１無機絶縁粒子１９ａと同様に形成することができ、第４無機絶縁粒子１９ｄは、第２無機絶縁粒子１９ｂと同様に形成することができる。また、第２無機絶縁ゾルの溶剤は、第１無機絶縁ゾルの溶剤と同様のものを用いることができる。
（２´）次に、金属箔または樹脂フィルム等の支持部材の一主面に第２無機絶縁ゾルを塗布して第２無機絶縁ゾルを層状に形成する。
なお、第２無機絶縁ゾルの塗布は、第１無機絶縁ゾルの塗布と同様に行うことができる。
（３´）続いて、第２無機絶縁ゾルを乾燥させて溶剤を蒸発させる。
ここで、溶剤の蒸発に伴って第２無機絶縁ゾルが収縮するが、かかる溶剤は第２無機絶縁ゾルの固形分の間隙に含まれており、該固形分自体には含まれていない。このため、第２無機絶縁ゾルが無機絶縁粒子成分よりも体積の大きい繊維成分を含んでいると、その分、溶剤が充填される領域が少なくなり、第２無機絶縁ゾルの溶剤の蒸発時、第２無機絶縁ゾルの収縮量が小さくなる。すなわち、繊維成分によって第２無機絶縁ゾルの収縮が規制されることとなる。その結果、第２無機絶縁ゾルの収縮に起因するクラックの発生を低減することができる。また、仮にクラックが生じても、体積の大きい繊維成分、なかでも細長形状である繊維２４によって該クラックの伸長を妨げることができる。
さらに、第２無機絶縁ゾルの固形分は、繊維成分を２５体積％以上含ませると、繊維成分同士が互いに接近し、この繊維成分に取り囲まれた領域が数多く形成される。この状態で繊維成分間の間隙に充填された溶剤を蒸発させると、該間隙内で無機絶縁粒子成分の収縮が起きて、無機絶縁粒子成分が繊維成分を被覆しつつ、空隙Ｖが形成される。その結果、繊維成分および無機絶縁粒子成分に取り囲まれた空隙Ｖを形成することができる。
また、繊維成分を２５体積％以上含ませると、繊維成分同士が近接しやすい。一方、溶剤は繊維成分同士の対向領域に残留しやすく、該残留した溶剤中には多くの無機絶縁粒子成分が含まれている。そして、残留した溶剤を蒸発させると、溶剤の蒸発に伴って溶剤中に含まれていた無機絶縁粒子成分が繊維成分の対向領域で凝集する。その結果、繊維成分同士の間に無機絶縁粒子成分を介在させることができる。無機絶縁粒子成分を良好に繊維成分同士の間に介在させるには、第２無機絶縁ゾルの固形分は、無機絶縁粒子成分を２０体積％以上含むことが望ましい。
また、このように、繊維成分同士が近接する間隙に無機絶縁粒子成分を残存させつつ空隙Ｖを形成することによって、開口Ｏを有する開気孔の空隙Ｖを形成することができる。その結果、開口Ｏを介して第１樹脂層１８の一部を空隙Ｖに容易に充填することができる。
ここで、溶剤の蒸発に伴って溶剤中に含まれていた無機絶縁粒子成分が繊維成分の対向領域で凝集する際に、繊維成分を被覆する領域に無機絶縁粒子成分が少量残存するため、粒径の大きい第４無機絶縁粒子１９ｄは、繊維成分を被覆する領域に残存しにくく、繊維成分の対向領域に多く凝集しやすい。また、繊維成分を被覆する領域に第４無機絶縁粒子１９ｄが残存すると、溶剤が蒸発して第２無機絶縁ゾルが収縮する際に、粒径の大きい第４無機絶縁粒子１９ｄが空隙Ｖに向かって突出しやすい。
さらに、繊維成分は、細長形状の繊維２４と、粉砕されて粒子状となった粉砕粒子２６と、を含んでいるため、細長形状の繊維２４同士の空隙Ｖに弾性率および硬度の高い粉砕粒子２６を配することによって、無機絶縁層の弾性率および硬度を高くすることができる。
また、無機絶縁粒子成分は、粒径の大きい第４無機絶縁粒子１９ｄと、粒径が小さい第３無機絶縁粒子１９ｃと、を含んでいるため、繊維成分同士の間隙における第２無機絶縁ゾルの収縮は、第４無機絶縁粒子１９ｄによっても規制されることとなり、繊維成分同士の間隙におけるクラックの発生が更に低減される。
なお、第２無機絶縁ゾルの乾燥は、第１無機絶縁ゾルの乾燥と同様に行うことができる。
（４´）残存した第２無機絶縁ゾルの固形分を加熱し、第３無機絶縁粒子１９ｃ同士を接続させるとともに第３無機絶縁粒子１９ｃと繊維２４、粉砕粒子２６および第４無機絶縁粒子１９ｄとを接続させて無機絶縁部材１３を形成することによって、第２無機絶縁ゾルから基材２２を形成することができる。
ここで、第３無機絶縁粒子１９ｃは、第１無機絶縁粒子１９ａと同様に、粒径が１１０ｎｍ以下に設定されているため、加熱温度が比較的低温であっても、第３無機絶縁粒子１９ｃ同士を強固に結合させるとともに、第３無機絶縁粒子１９ｃと繊維２４、粉砕粒子２６および第４無機絶縁粒子１９ｄとを強固に結合させることができる。
なお、第２無機絶縁ゾルの加熱は、第１無機絶縁ゾルの加熱と同様に行うことができる。
以上のようにして、第４実施形態の基材２２を形成することができる。
本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組み合わせ等が可能である。例えば、各実施形態のインターポーザーを置き換えても構わないし、各実施形態の第１樹脂層を置き換えても構わない。
１ 電子装置
２ 電子部品
３ 配線基板
４ インターポーザー
５ａ 第１バンプ
５ｂ 第２バンプ
５ｃ 第３バンプ
６ コア基板
７ ビルドアップ部
８ 樹脂基板
９ スルーホール導体
１０ 絶縁体
１１ 絶縁層
１２ 配線層
１３ ビア導体
１４ 基体
１５ａ 第１導電層
１５ｂ 第２導電層
１６ 貫通導体
１７ａ 第１無機絶縁層
１７ｂ 第２無機絶縁層
１８ａ 第１樹脂層
１８ｂ 第２樹脂層
１９ａ 第１無機絶縁粒子
１９ｂ 第２無機絶縁粒子
１９ｃ 第３無機絶縁粒子
１９ｄ 第４無機絶縁粒子
２０ 絶縁シート
２１ 積層板
２２ 基材
２３ 貫通電極
２４ 繊維
２５ 無機絶縁部材
２６ 粉砕粒子
２７ 充填部
２８ 被覆部
２９ 接続部

Claims (10)

  1. 厚み方向に沿った貫通孔を有する基体と、該貫通孔に配された貫通導体と、前記基体の主面に当接し、前記貫通導体に電気的に接続された第１導電層と、を備え、
    前記基体は、厚み方向に沿って互いに離間した第１及び第２無機絶縁層と、該第１及び第２無機絶縁層の間に介在され、前記第１及び第２無機絶縁層に当接された第１樹脂層と、前記第１導電層が当接する最外層に配された第２樹脂層と、を有し、
    前記第１樹脂層は、厚み方向及び平面方向への熱膨張率が前記第１及び第２無機絶縁層よりも大きく、
    前記第２樹脂層は、前記第１導電層及び前記第１無機絶縁層に当接しつつ前記第１導電層及び前記第１無機絶縁層の間に介在されており、厚み及びヤング率が前記第１樹脂層よりも小さいことを特徴とするインターポーザー。
  2. 請求項１に記載のインターポーザーにおいて、
    前記第１及び第２無機絶縁層は、粒径が３ｎｍ以上１１０ｎｍ以下である、互いに結合した第１無機絶縁粒子を含むことを特徴とするインターポーザー。
  3. 請求項２に記載のインターポーザーにおいて、
    前記第１及び第２無機絶縁層は、粒径が０．５μｍ以上５μｍ以下である、前記第１無機絶縁粒子を介して互いに接着された第２無機絶縁粒子をさらに含むことを特徴とするインターポーザー。
  4. 請求項２に記載のインターポーザーにおいて、
    前記第１無機絶縁粒子は、アモルファス状態の酸化ケイ素からなることを特徴とするインターポーザー。
  5. 請求項１に記載のインターポーザーにおいて、
    前記第１樹脂層は、厚みが前記第１及び第２無機絶縁層よりも小さいことを特徴とするインターポーザー。
  6. 請求項１に記載のインターポーザーにおいて、
    前記第１樹脂層は、平面方向への熱膨張率が厚み方向への熱膨張率よりも小さい基材を含むことを特徴とするインターポーザー。
  7. 請求項６に記載のインターポーザーにおいて、
    前記基材は、複数の繊維と、隣接する該繊維同士の近接箇所にて該隣接する繊維それぞれに接続した無機絶縁部材とを有することを特徴とするインターポーザー。
  8. 請求項１に記載のインターポーザーにおいて、
    前記貫通導体は、前記貫通孔に充填されていることを特徴とするインターポーザー。
  9. 配線基板と、
    該配線基板上に実装される電子部品と、
    前記配線基板と前記電子部品との間に介在して、前記配線基板及び前記電子部品を電気的に接続する請求項１に記載のインターポーザーと、を備えたことを特徴とする電子装置。
  10. 厚み方向に離間した第１及び第２電子部品と、
    前記第１及び第２電子部品の間に介在して、前記第１及び第２電子部品を電気的に接続する請求項１に記載のインターポーザーと、を備えたことを特徴とする電子装置。
JP2012509439A 2010-03-31 2011-03-25 インターポーザー及びそれを用いた電子装置 Active JP5343164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012509439A JP5343164B2 (ja) 2010-03-31 2011-03-25 インターポーザー及びそれを用いた電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010080808 2010-03-31
JP2010080808 2010-03-31
JP2012509439A JP5343164B2 (ja) 2010-03-31 2011-03-25 インターポーザー及びそれを用いた電子装置
PCT/JP2011/057372 WO2011125546A1 (ja) 2010-03-31 2011-03-25 インターポーザー及びそれを用いた電子装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013142104A Division JP5635657B2 (ja) 2010-03-31 2013-07-05 インターポーザーの製造方法
JP2013142103A Division JP2013191903A (ja) 2010-03-31 2013-07-05 インターポーザー及びそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JPWO2011125546A1 JPWO2011125546A1 (ja) 2013-07-08
JP5343164B2 true JP5343164B2 (ja) 2013-11-13

Family

ID=44762500

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012509439A Active JP5343164B2 (ja) 2010-03-31 2011-03-25 インターポーザー及びそれを用いた電子装置
JP2013142103A Pending JP2013191903A (ja) 2010-03-31 2013-07-05 インターポーザー及びそれを用いた電子装置
JP2013142104A Active JP5635657B2 (ja) 2010-03-31 2013-07-05 インターポーザーの製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013142103A Pending JP2013191903A (ja) 2010-03-31 2013-07-05 インターポーザー及びそれを用いた電子装置
JP2013142104A Active JP5635657B2 (ja) 2010-03-31 2013-07-05 インターポーザーの製造方法

Country Status (4)

Country Link
US (1) US8975529B2 (ja)
JP (3) JP5343164B2 (ja)
CN (1) CN102822962B (ja)
WO (1) WO2011125546A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130027894A1 (en) * 2011-07-27 2013-01-31 Harris Corporation Stiffness enhancement of electronic substrates using circuit components
US8780576B2 (en) * 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
JP6176253B2 (ja) 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
CN204335177U (zh) * 2012-10-22 2015-05-13 株式会社村田制作所 电子元器件内置模块
JP6001412B2 (ja) * 2012-10-30 2016-10-05 京セラ株式会社 配線基板およびそれを用いた実装構造体
CN103325754B (zh) * 2013-05-22 2016-02-10 上海交通大学 基于碳纳米管增强的聚合物复合材料转接板及其制备方法
JP5934171B2 (ja) * 2013-11-29 2016-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ インターボーザの厚さ決定方法、コンピュータプログラム、インターボーザおよびチップ実装構造体
JP2016029681A (ja) * 2014-07-25 2016-03-03 イビデン株式会社 多層配線板及びその製造方法
JP6473595B2 (ja) 2014-10-10 2019-02-20 イビデン株式会社 多層配線板及びその製造方法
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
WO2017171879A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Stress distribution interposer for mitigating substrate cracking
KR102505853B1 (ko) * 2016-07-06 2023-03-03 삼성전자 주식회사 반도체 패키지
JP6920161B2 (ja) * 2016-10-05 2021-08-18 京セラ株式会社 弾性波デバイスおよび複合基板
JP6992382B2 (ja) 2017-09-29 2022-02-03 ブラザー工業株式会社 複合基板
US11309294B2 (en) * 2018-09-05 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
JP7222666B2 (ja) 2018-11-14 2023-02-15 Ｆｉｃｔ株式会社 多層基板
CN213126630U (zh) * 2018-12-13 2021-05-04 株式会社村田制作所 树脂基板以及电子设备
CN111508902B (zh) * 2020-04-26 2021-09-10 全球能源互联网研究院有限公司 一种绝缘结构、包覆芯片周缘的绝缘件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009227A (ja) * 2000-06-20 2002-01-11 Sony Corp 半導体装置とその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2006285226A (ja) * 2005-03-10 2006-10-19 Toray Ind Inc 感光性セラミックス組成物
JP2007294927A (ja) * 2006-03-30 2007-11-08 Kyocera Corp 配線基板、実装構造体、および配線基板の製造方法
JP2007317711A (ja) * 2006-05-23 2007-12-06 Tdk Corp 積層基板及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63160829A (ja) * 1986-12-25 1988-07-04 日立化成工業株式会社 セラミツクコ−ト積層板の製造方法
JPS63207638A (ja) * 1987-02-24 1988-08-29 日立化成工業株式会社 銅張セラミツクコ−ト積層板の製造方法
JPH01194384A (ja) * 1988-01-28 1989-08-04 Hitachi Chem Co Ltd 銅張積層板の製造方法
JPH0719941B2 (ja) * 1990-05-30 1995-03-06 日立化成工業株式会社 セラミック複合銅張積層板とその製造法
JPH04320390A (ja) * 1991-04-19 1992-11-11 Hitachi Ltd 表面実装型半導体部品の実装方法
JP2956370B2 (ja) 1992-08-17 1999-10-04 日立化成工業株式会社 銅張積層板及びその製造方法
JP3646500B2 (ja) 1998-01-20 2005-05-11 株式会社村田製作所 電子回路装置
JP2000277917A (ja) 1999-03-26 2000-10-06 Mitsubishi Electric Corp 多層プリント配線板及びその製造方法
JP2001144444A (ja) 1999-11-17 2001-05-25 Ibiden Co Ltd 多層プリント配線板並びにそのコア材となる両面プリント配線板及びその製造方法
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP5217069B2 (ja) 2001-08-23 2013-06-19 東レ株式会社 感光性セラミックス組成物及びセラミックス基板
JP2003197811A (ja) * 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
JP4330367B2 (ja) 2003-04-03 2009-09-16 新光電気工業株式会社 インターポーザー及びその製造方法ならびに電子装置
US7221050B2 (en) * 2004-09-02 2007-05-22 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
JP4828164B2 (ja) 2005-06-06 2011-11-30 ローム株式会社 インタポーザおよび半導体装置
KR20080014004A (ko) 2005-06-06 2008-02-13 로무 가부시키가이샤 인터포저 및 반도체 장치
WO2007114392A1 (ja) 2006-03-30 2007-10-11 Kyocera Corporation 配線基板および実装構造体
JP4826319B2 (ja) * 2006-04-05 2011-11-30 株式会社村田製作所 多層回路基板およびその製造方法
JP4924871B2 (ja) * 2006-05-08 2012-04-25 日立化成工業株式会社 複合基板および配線板
US20080142252A1 (en) * 2006-12-13 2008-06-19 Romi Mayder Solid via with a contact pad for mating with an interposer of an ATE tester
JP4157589B1 (ja) * 2007-01-30 2008-10-01 京セラ株式会社 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
JP5256681B2 (ja) 2007-10-05 2013-08-07 住友ベークライト株式会社 半導体装置、半導体装置用プリント配線板及び銅張積層板
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009227A (ja) * 2000-06-20 2002-01-11 Sony Corp 半導体装置とその製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2006285226A (ja) * 2005-03-10 2006-10-19 Toray Ind Inc 感光性セラミックス組成物
JP2007294927A (ja) * 2006-03-30 2007-11-08 Kyocera Corp 配線基板、実装構造体、および配線基板の製造方法
JP2007317711A (ja) * 2006-05-23 2007-12-06 Tdk Corp 積層基板及びその製造方法

Also Published As

Publication number Publication date
CN102822962A (zh) 2012-12-12
JP2013211597A (ja) 2013-10-10
JPWO2011125546A1 (ja) 2013-07-08
CN102822962B (zh) 2015-12-09
US8975529B2 (en) 2015-03-10
WO2011125546A1 (ja) 2011-10-13
JP5635657B2 (ja) 2014-12-03
US20130027895A1 (en) 2013-01-31
JP2013191903A (ja) 2013-09-26

Similar Documents

Publication Publication Date Title
JP5635657B2 (ja) インターポーザーの製造方法
JP5582944B2 (ja) 配線基板、積層板及び積層シート
JP5307298B2 (ja) 配線基板およびその実装構造体
JP5820913B2 (ja) 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法
US20120189818A1 (en) Structure and method for manufacturing the same
JP5436247B2 (ja) 配線基板
JP5361680B2 (ja) 配線基板
JP6258347B2 (ja) 配線基板およびこれを用いた実装構造体
JP5933989B2 (ja) 部品内蔵基板
JP5562121B2 (ja) インターポーザー及びそれを用いた実装構造体
JP5988372B2 (ja) 配線基板およびその実装構造体
JP5897956B2 (ja) 部品内蔵基板および実装構造体
JP2015213199A (ja) 部品内蔵基板
JP2012178392A (ja) 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法
JP5894221B2 (ja) インターポーザー、それを用いた実装構造体及び電子機器
JP5909528B2 (ja) 配線基板、積層板及び積層シート
JP2016167637A (ja) 積層配線基板および積層体
JP5171750B2 (ja) バンプ付き配線基板及び実装構造体
JP5952153B2 (ja) 積層配線基板およびそれを用いた実装構造体
JP6001412B2 (ja) 配線基板およびそれを用いた実装構造体
JP2015012082A (ja) 配線基板およびこれを用いた実装構造体
JP2013030699A (ja) 構造体および配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R150 Certificate of patent or registration of utility model

Ref document number: 5343164

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150