TW201620084A - 封裝基板及其製造方法以及半導體裝置 - Google Patents

封裝基板及其製造方法以及半導體裝置 Download PDF

Info

Publication number
TW201620084A
TW201620084A TW104123491A TW104123491A TW201620084A TW 201620084 A TW201620084 A TW 201620084A TW 104123491 A TW104123491 A TW 104123491A TW 104123491 A TW104123491 A TW 104123491A TW 201620084 A TW201620084 A TW 201620084A
Authority
TW
Taiwan
Prior art keywords
layer
molded body
conductive layer
resist
package substrate
Prior art date
Application number
TW104123491A
Other languages
English (en)
Other versions
TWI684250B (zh
Inventor
Hiroshi Nakagawa
Original Assignee
Hitachi Maxell
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell filed Critical Hitachi Maxell
Publication of TW201620084A publication Critical patent/TW201620084A/zh
Application granted granted Critical
Publication of TWI684250B publication Critical patent/TWI684250B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本發明提供封裝基板及其製造方法以及半導體裝置，在模制體埋設並保持有導電體圖案的封裝基板中，消除導電體圖案從模制體脫落或者產生位置偏移而能夠簡單地進行輸送時、半導體元件的安裝時的操作。導電體圖案(1)由下導電層(6)和上導電層(7)構成。俯視時的下導電層(6)和上導電層(7)的外形形狀形成為任意一方比另一方大。在模制體(2)的上下面的任意一方形成阻止導電體圖案(1)從模制體(2)脫落的阻隔層(11)。阻隔層(11)形成為對從模制體(2)露出的下導電層(6)或者上導電層(7)的一部分進行覆蓋。藉此，由阻隔層(11)阻擋導電體圖案(1)，能夠阻止從模制體(2)脫落，從而能簡單地進行封裝基板的操作。

Description

封裝基板及其製造方法以及半導體裝置
本發明涉及導電體圖案埋設並保持於模制體的封裝基板及其製造方法、以及半導體裝置。導電體圖案從模制體的上下面露出。並且，半導體裝置在封裝基板上安裝半導體元件且由密封體密封。
以封裝基板的輕型化為目的，專利文獻1中公開了一種導電體圖案埋設並保持於模制體的封裝基板，這是公知的。在該專利文獻1的電極封裝體中，具備導電圖案層、和以積層狀一體形成於該導電圖案層的電極層(以下，將一體形成的導電圖案層以及電極層稱作圖案電極層。)。圖案電極層被密封在板狀樹脂(模制體)內，在該板狀樹脂的一個面露出導電圖案層，並在另一個面露出電極層。在電極封裝體的製造中，首先在由不鏽鋼構成的金屬基板上形成與導電圖案層對應的抗蝕劑層，之後利用電鑄而形成導電圖案層。接著，在上述抗蝕劑層以及導電圖案層上，形成與電極層對應的抗蝕劑層，之後利用電鑄而積層形成電極層。再接下來，除去兩抗蝕劑層，以將圖案電極層埋設的方式塗敷樹脂並使之硬化，從而將其密封在板狀樹脂內。最後，切削板狀樹脂的表面，並且從圖案電極層以及板狀樹脂剝離而除去金屬基板，由此製造在上下面分別露出有導電圖案層和電極層的電極封裝體。
若如專利文獻1的電極封裝體那樣，代替電鑄時使用的金屬 基板，而利用板狀樹脂來保持圖案電極層，則能夠使電極封裝體整體的重量輕型化，而能夠減少半導體裝置的製造商輸送電極封裝體時的成本。並且，在製造商方面，當使用電極封裝體來製造半導體裝置時，能夠省去除去金屬基板的手續，也能夠有助於半導體裝置的製造成本的減少。
專利文獻1：日本特開2005-244033號公報(第0014段，圖1)
在專利文獻1的電極封裝中，由於用較薄的板狀樹脂來保持圖案電極層，所以例如在輸送時、半導體元件的安裝時，容易在電極封裝產生撓曲、扭轉等變形。並且，若在電極封裝產生變形，則有在圖案電極層與板狀樹脂之間的邊界面產生剝離的擔憂。並且，有圖案電極層從板狀樹脂脫落、或者產生位置偏移的擔憂。通過以不在電極封裝產生撓曲、扭轉的方式慎重地進行處理，能夠防止圖案電極層的脫落等，但這樣的話，輸送時、半導體元件的安裝時的操作變得繁瑣。
本發明的目的在於提供如下封裝基板及其製造方法、以及半導體裝置：在導電體圖案埋設並保持於模制體的封裝基板中，消除導電體圖案從模制體脫落、或者產生位置偏移的不良，從而能夠簡單地進行輸送時、半導體元件的安裝時的操作。
本發明將導電體圖案1以其上下面露出的狀態埋設並保持於模制體2的封裝基板作為對象。其特徵在於，導電體圖案1由下導電層6和積層形成在下導電層6上的上導電層7構成。俯視時的下導電層6和上導電層7的外形形狀形成為任意一方比另一方大。而且，在模制體2的上 面或者下面的任意一方，形成有阻止導電體圖案1從模制體2脫落的阻隔層11。
阻隔層11形成為對從模制體2露出的導電體圖案1的下導電層6或者上導電層7的一部分進行覆蓋。
下導電層6的外形形狀形成為比上導電層7的外形形狀大，在模制體2的下面形成阻隔層11。
上導電層7的外形形狀形成為比下導電層6的外形形狀大，在模制體2的上面形成阻隔層11。
導電體圖案1由電鑄形成，用於形成下導電層6和上導電層7的下抗蝕體18以及上抗蝕體21兼作埋設並保持導電體圖案1的模制體2。
阻隔層11由光硬化型的防焊油墨層26形成。
並且，本發明是一種封裝基板的製造方法，在模制體2埋設並保持由下導電層6、和積層形成在下導電層6上的上導電層7構成的導電體圖案1，使導電體圖案1在模制體2的上下面露出，在模制體2的上面或者下面的任意一方，形成有阻止導電體圖案1從模制體2脫落的阻隔層11。其特徵在於，包括：一次電鑄步驟，在該步驟中，在平板狀的電鑄母模15的表面形成下抗蝕體18，並在未由下抗蝕體18覆蓋的電鑄母模15的表面形成下導電層6；二次電鑄步驟，在該步驟中，在下導電層6或者下導電層6與下抗蝕體18的表面形成上抗蝕體21，並在未由上抗蝕體21覆蓋的下導電層6或者下導電層6與下抗蝕體18的表面積層形成上導電層7；以及阻隔層形成步驟，在該步驟中，在埋設並保持導電體圖案1的模制體2的上面或者下面中任意一方形成阻隔層11。在阻隔層形成步驟中，在模制體2 的上面或者下面的任意一方形成光硬化型的防焊油墨層26，並通過光刻法以對從模制體2露出的下導電層6或者上導電層7的露出部的一部分進行覆蓋的方式形成阻隔層11。
在二次電鑄步驟之後進行模制步驟，形成埋設並保持導電體圖案1的模制體2。在模制步驟中，將在一次以及二次電鑄步驟中形成的下抗蝕體以及上抗蝕體18、21除去，並在除去下抗蝕體以及上抗蝕體18、21後的空間，填充軟化的模制樹脂22，使之硬化後形成模制體2。
在俯視情況下，下導電層6的外形形狀形成為比上導電層7的外形形狀大，並在模制體2的下面形成阻隔層11。在模制步驟與阻隔層形成步驟之間，包括從導電體圖案1以及模制體2剝離並除去電鑄母模15的母模除去步驟。
在俯視情況下，上導電層7的外形形狀形成為比下導電層6的外形形狀大，並在模制體2的上面形成阻隔層11。包括在阻隔層形成步驟之後，從導電體圖案1以及模制體2剝離並除去電鑄母模15的母模除去步驟。
保留在一次以及二次電鑄步驟中形成的下抗蝕體以及上抗蝕體18、21，而兩抗蝕體18、21兼作埋設並保持導電體圖案1的模制體2。
並且，本發明是一種在上述的封裝基板構裝有半導體元件S的半導體裝置。導電體圖案1具備外部電極4，在將半導體元件S所具備的電極31和外部電極4電連接後，利用密封體30密封半導體元件S。
在本發明的封裝基板中，導電體圖案1由下導電層6、和層疊形成在下導電層6上的上導電層7構成，俯視時的下導電層6和上導電 層7的外形形狀形成為任意一方比另一方大。並且，在模制體2的上面或者下面的任意一方，形成有阻止導電體圖案1從模制體2脫落的阻隔層11。這樣，若在模制體2的模制體2的上面或者下面的任意一方形成阻隔層11，則即使在當輸送時、半導體元件的構裝時封裝基板產生撓曲、扭轉等變形的情況下，也能夠利用阻隔層11阻止導電體圖案1從模制體2脫落。因此，可得到能夠消除導電體圖案1從模制體2脫落、或者產生位置偏移而能夠簡單地進行輸送時、半導體元件的安裝時的操作的封裝基板。並且，與設置阻隔層11相應地，提高相對於撓曲、扭轉等變形的抵抗力，從而能夠抑制封裝基板變形。
若阻隔層11形成為對從模制體2露出的導電體圖案1的下導電層6或者上導電層7的一部分進行覆蓋，則由阻隔層11覆蓋了的部分的下導電層6或者上導電層7被阻隔層11阻擋，而能夠限制導電體圖案1向形成有阻隔層11的一面側移動。
若下導電層6的外形形狀形成為比上導電層7的外形形狀大，並在模制體2的下面形成阻隔層11，則由阻隔層11限制導電體圖案1向下導電層6露出的下面側移動，而能夠阻止導電體圖案1從模制體2脫落。
若上導電層7的外形形狀形成為比下導電層6的外形形狀大，並在模制體2的上面形成阻隔層11，則由阻隔層11限制導電體圖案1向上導電層7露出的上面側移動，而能夠阻止導電體圖案1從模制體2脫落。
若用於形成下導電層6以及上導電層7的下抗蝕體以及上抗 蝕體18、21兼作模制體2，則能夠將兩抗蝕體18、21用作埋設並保持導電體圖案1的模制體2。因此，能夠得到不需要另外使導電體圖案1埋設並保持於模制體2而具備阻隔層11的封裝基板，從而能夠減少封裝基板的製造成本。
若阻隔層11由光硬化型的防焊油墨層26形成，則能夠利用光刻法容易地形成所希望的圖案的阻隔層11，從而能夠進一步減少具備阻隔層11的封裝基板的製造成本。並且，由於與以酚醛樹脂為基礎聚合物的通用光阻相比，防焊油墨層26的構造強度高，所以能夠抑制裂縫、缺口等阻隔層11的破損，而能夠有效地阻止導電體圖案1從模制體2脫落、或者產生位置偏移。
在本發明的製造方法中，包括一次電鑄步驟、二次電鑄步驟、以及阻隔層形成步驟，而形成封裝基板。並且，在阻隔層形成步驟中，在模制體2的上面或者下面的任意一方形成防焊油墨層26，並通過光刻法以對從模制體2露出的下導電層6或者上導電層7的露出部的一部分進行覆蓋的方式形成阻隔層11。這樣，能夠利用與一次以及二次電鑄步驟相同的設備進行曝光、顯影、乾燥等各處理，並且由於能夠容易地形成所希望的圖案的阻隔層11，所以能夠減少具備阻隔層11的封裝基板的製造成本。
在二次電鑄步驟之後的模制步驟中，將在一次以及二次電鑄步驟中形成的下抗蝕體以及上抗蝕體18、21除去，並在除去下抗蝕體18以及上抗蝕體21後的空間，填充軟化了的模制樹脂22，之後使之硬化而形成了埋設並保持導電體圖案1的模制體2。這樣，通過利用具備所希望的機械強度、材料特性的模制樹脂22來形成模制體2，能夠利用最適於封裝基 板的使用用途的模制體2來埋設並保持導電體圖案1。因此，在封裝基板需要耐熱性的情況下，通過例如在模制樹脂22使用聚對苯二甲酸丁二酯或者聚乙烯等，能夠得到耐熱性優異的封裝基板。並且，通過將模制樹脂22設為與對構裝於封裝基板的半導體元件S進行密封的密封體30與同一或者同系統的樹脂材料，能夠使模制體2與密封體30之間的固定狀態穩固，並且能夠使兩者2、30的熱膨脹率大致相同，從而能夠防止在模制體2與密封體30之間的邊界面產生剝離。
在俯視情況下，下導電層6的外形形狀形成為比上導電層7的外形形狀大，並在模制體2的下面形成有阻隔層11。並且，在模制步驟與阻隔層形成步驟之間包括從導電體圖案1以及模制體2剝離並除去電鑄母模15的母模除去步驟。這樣，由於導電體圖案1以及模制體2形成於電鑄母模15上，所以能夠使除去電鑄母模15後的下導電層6的露出面以及模制體2的下面成為平滑的一個面。因此，作為進行阻隔層形成步驟的前處理不需要進行研磨處理等，從而能夠減少封裝基板的製造成本。
在俯視情況下，上導電層7的外形形狀形成為比下導電層6的外形形狀大，並在模制體2的上面形成有阻隔層11。並且，包括在阻隔層形成步驟之後，從導電體圖案1以及模制體2剝離並除去電鑄母模15的母模除去步驟。這樣，由於在經由了阻隔層形成步驟後的最終步驟中剝離並除去電鑄母模15，所以在封裝基板的製造過程中，能夠在由電鑄母模15可靠地支承的狀態下製造導電體圖案1以及模制體2，從而能夠在穩定的狀態下製造封裝基板。
保留在一次以及二次電鑄步驟中形成的下抗蝕體18以及上 抗蝕體21，而兩抗蝕體18、21兼作埋設並保持導電體圖案1的模制體2。這樣，不需要另外形成模制體2，而能夠省略形成模制體2的步驟，從而相應地能夠進一步減少封裝基板的製造成本。
在上述的封裝基板安裝有半導體元件S的半導體裝置中，在將導電體圖案1所具備的外部電極4和半導體元件S所具備的電極31電連接之後，利用密封體30密封了半導體元件S。這樣，在外部電極4與電極31之間的連接作業、以及利用密封體30進行的密封作業時，假使封裝基板產生了撓曲、扭轉的變形，導電體圖案1也不會從模制體2脫落、或者產生位置偏移，從而能夠簡單地進行上述作業時的封裝基板的操作。並且，能夠減少半導體裝置的製造時的不良品形成率，而提高半導體裝置的生產率。
1‧‧‧導電體圖案
3‧‧‧模制體
4‧‧‧外部電極
6‧‧‧下導電層(第一電鑄層)
7‧‧‧上導電層(第二電鑄層)
11‧‧‧阻隔層
15‧‧‧電鑄母模
18‧‧‧下抗蝕體(第一抗蝕體)
21‧‧‧上抗蝕體(第二抗蝕體)
22‧‧‧模制樹脂
26‧‧‧防焊油墨層
30‧‧‧密封體
31‧‧‧電極
S‧‧‧半導體元件
W‧‧‧金屬線
圖1係本發明的第一實施方式的封裝基板的縱剖側視圖。
圖2係第一實施方式的封裝基板的局部俯視圖。
圖3係表示第一實施方式的封裝基板的製造方法中的一次電鑄步驟的說明圖。
圖4係表示第一實施方式的封裝基板的製造方法中的二次電鑄步驟的說明圖。
圖5係表示第一實施方式的封裝基板的製造方法中的模制步驟以及母模除去步驟的說明圖。
圖6係表示第一實施方式的封裝基板的製造步驟中的阻隔層形成步驟 的說明圖。
圖7係第一實施方式的半導體裝置的縱剖側視圖。
圖8係第一實施方式的半導體裝置的立體圖。
圖9係表示第一實施方式的半導體裝置的製造方法的說明圖。
圖10係用於說明第一實施方式的半導體裝置的製造方法的局部俯視圖。
圖11係本發明的第二實施方式的封裝基板的縱剖側視圖。
圖12係表示第二實施方式的封裝基板的製造方法中的母模除去步驟以及阻隔層形成步驟的說明圖。
圖13係本發明的第三實施方式的封裝基板的縱剖側視圖。
圖14係表示第三實施方式的封裝基板的製造方法中的一次電鑄步驟的說明圖。
圖15係表示第三實施方式的封裝基板的製造方法中的二次電鑄步驟的說明圖。
圖16係表示第三實施方式的封裝基板的製造方法中的模制步驟、阻隔層形成步驟以及母模除去步驟的說明圖。
圖17係本發明的第四實施方式的封裝基板的縱剖側視圖。
圖18係表示第四實施方式的封裝基板的製造方法中的阻隔層形成步驟以及母模除去的說明圖。
(第一實施方式)
圖1至圖10中表示本發明的封裝基板及其製造方法、以及半導體裝置 的第一實施方式。如圖1以及圖2所示，封裝基板的導電體圖案1埋設並保持於模制體2，導電體圖案1通過電鑄法形成，並且在模制體2的上下面露出。導電體圖案1利用供半導體元件S載置的安裝墊3、和配置於安裝墊3的兩側的六個外部電極4而作為一組單位圖案構成，在模制體2，矩陣狀地配置有多個單位圖案。
導電體圖案1由電鑄時在不銹鋼或者鋁等具有導電性的電鑄母模15上形成的第一電鑄層(下導電層)6、和在第一電鑄層6上積層形成的第二電鑄層(上導電層)7構成，第一電鑄層6的外形形狀形成為比第二電鑄層7的外形形狀大。第二電鑄層7由基層8、和試圖提升焊錫或者金屬線W的粘結性的表面層9構成。第一電鑄層6以及第二電鑄層7的基層8能夠由鎳、鎳-鈷合金或者銅形成。並且，第二電鑄層7的表面層9能夠由貴金屬形成，能夠由金或者金-鈀合金等形成。第二電鑄層7構成了安裝墊3以及外部電極4的、半導體元件S的構裝面側。
當在埋設並保持於模制體2的導電體圖案1與模制體2之間的邊界面產生剝離的情況下，導電體圖案1因第一電鑄層6被模制體2阻擋，而不會朝第二電鑄層7露出的上面側(朝向圖1看的上方)移動。但是，由於沒有限制導電體圖案1朝第一電鑄層6露出的下面側(朝向圖1看的下向)的移動的手段，所以有導電體圖案1從模制體2脫落、或者產生位置偏移的擔憂。這樣，為了阻止導電體圖案1從模制體2脫落、或者產生位置偏移，而在模制體2的下面形成了阻隔層11。
阻隔層11形成為對從模制體2露出了的第一電鑄層6的一部分進行覆蓋。具體而言，在阻隔層11開口有使第一電鑄層6露出的窗12， 窗12形成為比構成安裝墊3以及外部電極4的第一電鑄層6的外形形狀小一圈。由此，導電體圖案1因第一電鑄層6的外緣部被阻隔層11的窗12的周緣部阻擋，而朝從模制體2分離(脫落)的方向的移動受到限制。阻隔層11使用光硬化型的防焊油墨層26而以光刻法形成。在與窗12相對的第一電鑄層6的表面，形成有試圖提升焊錫或者金屬線W的粘結性的表面層13。表面層13能夠由貴金屬形成，能夠由金或者金-鈀合金等形成。
圖3至圖6中表示本實施方式的封裝基板的製造方法。封裝基板經由圖3(a)~圖3(d)所示的一次電鑄步驟、圖4(a)~圖4(d)所示的二次電鑄步驟、圖5(a)~圖5(b)所示的模制步驟、圖5(c)所示的母模除去步驟以及圖6(a)~圖6(c)所示的阻隔層形成步驟而形成。封裝基板的製造使用具有導電性的平板狀的不銹鋼製的電鑄母模15來進行。
在一次電鑄步驟中，如圖3(a)所示，在電鑄母模15的上面形成第一光阻層16，之後在該第一光阻層16的上面，載置且緊貼具有與第一電鑄層6對應的透光孔的第一圖案薄膜17。接下來，用紫外線光燈照射紫外線光來進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖3(b)所示地在電鑄母模15上形成與第一電鑄層6對應的第一抗蝕體(下抗蝕體)18。此外，第一光阻層16使用與規定的高度對照地利用熱壓將一片或多片鹼顯影、負顯的感光性抗蝕乾膜層壓而形成後的光阻層。例如，能夠使用將酚醛樹脂作為基礎聚合物的通用抗蝕劑。
接下來，如圖3(c)所示，通過利用電鑄法使作為電鑄金屬的鎳電沉積在除第一抗蝕體18以外的電鑄母模15上，來形成第一電鑄層6。在形成第一電鑄層6之後，透過對第一抗蝕體18以及第一電鑄層6的表 面進行研磨，由此如圖3(d)所示地使第一抗蝕體18以及第一電鑄層6的表面成為一個面。
在二次電鑄步驟中，如圖4(a)所示，在第一電鑄層6以及第一抗蝕體18的上面形成第二光阻層19，之後在該第二光阻層19的上面，載置且緊貼具有與第二電鑄層7對應的透光孔的第二圖案薄膜20，其中，第二電鑄層7的外形形狀比第一電鑄層6的外形形狀小。接下來，用紫外線光燈照射紫外線光來進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖4(b)所示地在第一電鑄層6以及第一抗蝕體18上形成與第二電鑄層7對應的第二抗蝕體(上抗蝕體)21。此外，第二光阻層19與第一光阻層16相同，使用與規定的高度對照地利用熱壓將一片或多片鹼顯影、負顯的感光性抗蝕乾膜層壓而形成後的光阻層。例如，能夠使用將酚醛樹脂作為基礎聚合物的通用抗蝕劑。
接下來，如圖4(c)所示，通過利用電鑄法使作為電鑄金屬的鎳電沉積在除第二抗蝕體21以外的第一電鑄層6上，來積層形成第二電鑄層7的基層8。之後，透過對第二抗蝕體21以及基層8的表面進行研磨，來如圖4(d)所示地使第二抗蝕體21以及第二電鑄層7的表面成為一個面。此外，在基層8的厚度尺寸比第二抗蝕體21的厚度尺寸小的情況下，也能夠省去研磨步驟。進行了研磨步驟後，透過使金電沉積在基層8上，來積層形成第二電鑄層7的表面層9(參照圖1)。
在模制步驟中，如圖5(a)所示，將在一次以及二次電鑄步驟中形成的第一抗蝕體18和第二抗蝕體21溶解除去，並在除去兩者18、21後的空間填充由軟化的熱塑性的環氧樹脂構成的模制樹脂22，之後使之 硬化，從而如圖5(b)所示地形成模制體2。當填充模制樹脂22時，以與電鑄母模15對置的方式配置金屬模具而將除去兩抗蝕體18、21後的空間作為空腔，之後嚮導電體圖案1間填充模制樹脂22並使之硬化，但對此未圖示。在金屬模具的與模制樹脂22接觸的接觸面粘貼有鐵氟龍薄片。由此，當拆下金屬模具時，能夠防止在金屬模具附著模制樹脂22。並且，能夠使模制體2的上面與第二電鑄層7的上面形成為一個面，另外，能夠防止模制樹脂22在第二電鑄層7的上面硬化。假使在模制樹脂22附著於第二電鑄層7的上面的情況下，在硬化後研磨而除去模制體2以及第二電鑄層7的表面即可。
在母模除去步驟中，強制性地從導電體圖案1(第一電鑄層6)以及模制體2(模制樹脂22)剝離並除去電鑄母模15。由此，得到了圖5(c)所示的導電體圖案1埋設並保持於模制體2的封裝基板。
在阻隔層形成步驟中，如圖6(a)所示，將在母模除去步驟中得到的封裝基板上下反轉，在第一電鑄層6以及模制體2的上面形成防焊油墨層26，並且在該防焊油墨層26的上面載置並緊貼第三圖案薄膜27，該第三圖案薄膜27具有與外形形狀比第一電鑄層6的外形形狀小一圈的窗12對應的透光孔。接下來，用紫外線光燈照射紫外線光而進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖6(b)所示地在第一電鑄層6以及模制體2上形成阻隔層11，在該阻隔層11形成有窗12。此外，防焊油墨層26使用了通過與規定的高度對照地利用熱壓將一片或多片鹼顯影、負顯的感光性阻焊的乾膜層壓而形成後的防焊油墨層。最後，在與窗12相對的第一電鑄層6的露出面，通過無電鍍形成有由金構成 的表面層13，之後將其上下反轉，從而得到了具備圖6(c)所示的阻隔層11的封裝基板。
圖7以及圖8中，表示在封裝基板安裝有半導體元件S的半導體裝置。如圖7所示，半導體裝置通過利用由環氧樹脂構成的密封體30對在封裝基板所具有的導電體圖案1的單位圖案上安裝的半導體元件S進行密封而成。將半導體元件S安裝於阻隔層11的相反面側的封裝基板表面，並將其粘合地固定在安裝墊3上，通過用金屬線W將形成於半導體元件S的上面的電極31和外部電極4電連接，來安裝於封裝基板。密封體30密封狀地對這些半導體元件S以及金屬線W等進行密封，半導體裝置整體形成為四邊形塊狀，從與底面側相對的窗12露出有形成於第一電鑄層6的表面的表面層13(參照圖8)。
圖9以及圖10中表示本實施方式的半導體裝置的製造方法。如圖9(a)所示，將半導體元件S粘合安裝於安裝墊3上，之後如圖9(b)所示，使用由金構成的金屬線W而利用引線接合裝置將半導體元件S上的電極31和與其對應的外部電極4之間進行連結。此時，由於用表面層9提高了金屬線W的粘結性，所以能夠減少製造步驟時的不良品形成率。此外，電極31與外部電極4之間的連接並不限定於使用金屬線W的引線接合，能夠通過使用了焊錫等的倒裝晶片接合來進行電連接。
接下來，如圖9(c)所示地用熱塑性環氧樹脂密封封裝基板上的半導體元件S的安裝部分，從而在封裝基板上形成密封體30。具體而言，將封裝基板作為母模，在封裝基板的上側安裝模制金屬模具(公模)而形成空腔，並向空腔內壓入軟化的熱塑性的環氧樹脂，並使之硬化。由 此，得到了多個半導體元件S由密封體30密封了的形態下的半導體裝置的集合體，其中，半導體元件S在封裝基板安裝有形成為矩陣狀的單位圖案。最後，通過沿如圖9(c)、圖10中一點鏈線所示的分割線進行切割，從而得到了圖7所示的半導體裝置。
如上述那樣，在本實施方式的封裝基板中，由於將阻隔層11形成為對從模制體2露出的第一電鑄層6的外緣部進行覆蓋，所以能夠利用窗12的周緣部的阻隔層11來阻擋第一電鑄層6而限制導電體圖案1的移動。
由於將第一電鑄層6的外形形狀形成為比第二電鑄層7的外形形狀大，且在模制體2的下面形成有阻隔層11，所以未由模制體2限制移動的導電體圖案1向第一電鑄層6露出的下面側的移動能夠由阻隔層11限制。因此，能夠利用阻隔層11阻止導電體圖案1從模制體2脫落。並且，在通過電鑄法形成第二電鑄層7時，亦可只使陰極側的電極的第一電鑄層6上的電鑄層增長，所以與形成具有比第一電鑄層6的外形形狀大的外形形狀的第二電鑄層7的情況相比，能夠減少形成第二電鑄層7時的陽極側的金屬電極的消耗量，並且能夠縮短電鑄時間，相應地能夠減少封裝基板的製造成本。
並且，在本實施方式的封裝基板的製造方法中，在二次電鑄步驟之後的模制步驟中，除去在一次以及二次電鑄步驟中形成的第一抗蝕體18以及第二抗蝕體21，並在除去了兩抗蝕體18、21的空間，填充軟化的模制樹脂22，之後使之硬化，從而形成了埋設並保持導電體圖案1的模制體2。根據該製造方法，通過利用具備所希望的機械強度、材料特性的模 制樹脂22來形成模制體2，能夠利用最適於封裝基板的使用用途的模制體2來埋設並保持導電體圖案1。因此，在封裝基板需要耐熱性的情況下，通過例如在模制樹脂22使用聚對苯二甲酸丁二酯或者聚乙烯等，能夠得到耐熱性優異的封裝基板。並且，通過將模制樹脂22設為與對安裝於封裝基板的半導體元件S進行密封的密封體30同一或者相同系統的樹脂材料，能夠使模制體2與密封體30之間的固定狀態穩固，並且由於能夠使兩者2、30的熱膨脹率大致相同，所以能夠防止在模制體2與密封體30之間的邊界面產生剝離。
並且，使第一電鑄層6的外形形狀形成比第二電鑄層7的外形形狀大，在模制步驟與阻隔層形成步驟之間，包括從導電體圖案1以及模制體2剝離並除去電鑄母模15的母模除去步驟。根據該製造方法，由於導電體圖案1以及模制體2形成在電鑄母模15上，所以能夠使除去電鑄母模15之後的第一電鑄層6的露出面以及模制體2的下面成為平滑的一個面。因此，作為進行阻隔層形成步驟的前處理，不需要進行研磨處理等，從而能夠減少封裝基板的製造成本。
(第二實施方式)圖11以及圖12中表示本發明的封裝基板的第二實施方式。在本實施方式中，省略了封裝基板的製造過程中的模制步驟這一點與第一實施方式不同。也就是說，如圖11所示，將用於形成第一電鑄層6以及第二電鑄層7的第一抗蝕體18和第二抗蝕體21用作埋設並保持導電體圖案1的模制體2。並且，在電鑄母模15的上面，如圖12(a)所示，為了實現後述的母模除去步驟中的剝離的容易化，預先積層有薄膜狀的鎳層15a和銅層15b。其它與第一實施方式相同，從而對相同的部件標 註相同的符號並省略其說明。
本實施方式的封裝基板經由圖12(b)所示的母模除去步驟和圖12(c)~圖12(e)所示的阻隔層形成步驟而形成於圖4(a)~圖4(d)所示的二次電鑄步驟結束後的製造過程中的封裝基板(參照圖12(a))。在母模除去步驟中，在強制性地剝離除去電鑄母模15和預先形成在電鑄母模15上的鎳層15a之後，對銅層15b進行除去(蝕刻)。由此，得到了在由第一抗蝕體18和第二抗蝕體21構成的模制體2埋設並保持有圖12(b)所示的導電體圖案1的封裝基板。這樣，最後通過除去銅層15b，能夠使母模除去步驟中的電鑄母模15的剝離變得容易，並且能夠抑制兩抗蝕體18、21的破損。
在阻隔層形成步驟中，如圖12(c)所示，將在母模除去步驟中得到的封裝基板上下反轉，在第一電鑄層6以及第一抗蝕體18的上面形成防焊油墨層26，並且在該防焊油墨層26的上面載置並緊貼第三圖案薄膜27，該第三圖案薄膜27具有與外形形狀比第一電鑄層6的外形形狀小一圈的窗12對應的透光孔。接下來，用紫外線光燈照射紫外線光而進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖12(d)所示地在第一電鑄層6以及第一抗蝕體18上形成阻隔層11，在該阻隔層11形成有窗12。最後，在與窗12相對的第一電鑄層6的表面，通過無電鍍形成由金構成的表面層13，並將其上下反轉，由此得到了具備圖12(e)所示的阻隔層11的封裝基板。在本實施方式的封裝基板安裝有半導體元件S的半導體裝置與第一實施方式相同，因此省略其說明。
如上述那樣，在本實施方式的封裝基板中，由於第一抗蝕體 18以及第二抗蝕體21兼作模制體2，所以能夠將兩抗蝕體18、21用作埋設並保持導電體圖案1的模制體2。因此，能夠得到不需要另外使導電體圖案1埋設並保持於模制體2而具備阻隔層11的封裝基板。並且，在本實施方式的封裝基板的製造方法中，保留在一次以及二次電鑄步驟中形成的第一抗蝕體18以及第二抗蝕體21，而兩抗蝕體18、21兼作埋設並保持導電體圖案1的模制體2，從而能夠省略形成模制體2的步驟，相應地能夠減少封裝基板的製造成本。
在上述的第二實施方式中，第一光阻16以及第二光阻層、19使用了負顯的感光性抗蝕乾膜，但透過使用負顯的感光性阻焊的乾膜，能夠提高由第一抗蝕體18以及第二抗蝕體21構成的模制體2的構造強度，從而能夠有效地防止模制體2破損。
在本實施方式中，由於經由研磨第二抗蝕體21以及第二電鑄層7的基層8的表面的步驟後積層形成表面層9，所以如圖11所示，表面層9以從模制體2的上面突出的狀態形成。此外，在將基層8的厚度尺寸形成為比第二抗蝕體21的厚度尺寸小而省去了研磨步驟的情況下，表面層9的上面能夠採取與模制體2的上面成為一個面、或者位於比模制體2的上面靠下側的形態。
(第三實施方式)圖13至圖16中表示本發明的封裝基板的第三實施方式。在本實施方式中，在第一電鑄層6和第二電鑄層7的外形形狀的大小關係相反形成的方面、以及相伴隨於此在成為外形形狀形成為較大的第二電鑄層7側的模制體2的上面形成有阻隔層11的方面與第一實施方式不同。構成導電體圖案1的第二電鑄層7的外形形狀形成為比第一 電鑄層6的外形形狀大，第一電鑄層6由基層8和表面層9構成。在與開口於阻隔層11的窗12相對的第二電鑄層7的表面，形成有表面層13。在本實施方式中，導電體圖案1的第一電鑄層6構成安裝墊3以及外部電極4的半導體元件S的構裝面側。其它與第一實施方式相同，從而對相同的部件標注相同的符號而省略其說明。
圖14至圖16中表示本實施方式的封裝基板的製造方法。封裝基板經由圖14(a)~圖14(d)所示的一次電鑄步驟、圖15(a)~圖15(d)所示的二次電鑄步驟、圖16(a)、圖16(b)所示的模制步驟、圖16(c)、圖16(d)所示的阻隔層形成步驟、以及圖16(e)所示的母模除去步驟而形成。在一次電鑄步驟中，如圖14(a)所示，在電鑄母模15的上面形成第一光阻16，之後在該第一光阻層16的上面載置並緊貼第一圖案薄膜17，該第一圖案薄膜17具有與第一電鑄層6對應的透光孔。接下來，用紫外線光燈照射紫外線光而進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖14(b)所示地在電鑄母模15上形成與第一電鑄層6對應的第一抗蝕體18。
接下來，如圖14(c)所示，使金電沉積在第一抗蝕體18以外的電鑄母模15上，而形成第一電鑄層6的表面層9，並且通過利用電鑄法使作為電鑄金屬的鎳電沉積在表面層9上，而積層形成基層8，從而形成第一電鑄層6(參照圖13)。在形成第一電鑄層6之後，通過研磨第一抗蝕體18以及第一電鑄層6(基層8)的表面，來如圖14(d)所示地使第一抗蝕體18以及第一電鑄層6的表面成為一個面。
在二次電鑄步驟中，如圖15(a)所示，在第一電鑄層6以 及第一抗蝕體18的上面形成第二光阻層19，之後在該第二光阻層19的上面載置並緊貼第二圖案薄膜20，該第二圖案薄膜20具有與外形形狀比第一電鑄層6的外形形狀大的第二電鑄層7對應的透光孔。接下來，用紫外線光燈照射紫外線光而進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖15(b)所示地在第一抗蝕體18上形成與第二電鑄層7對應的第二抗蝕體21。
接下來，如圖15(c)所示，通過利用電鑄法使作為電鑄金屬的鎳電沉積在第二抗蝕體21以外的第一電鑄層6以及第一抗蝕體18上，來層疊形成第二電鑄層7。在形成第二電鑄層7之後，通過研磨第二抗蝕體21以及第二電鑄層7的表面，來如圖15(d)所示地使第二抗蝕體21以及第二電鑄層7的表面成為一個面。
在模制步驟中，如圖16(a)所示，將在一次以及二次電鑄步驟中形成的第一抗蝕體18和第二抗蝕體21溶解除去，並在除去兩者18、21後的空間填充由軟化的熱塑性的環氧樹脂構成的模制樹脂22，之後使之硬化，從而如圖16(b)所示地形成模制體2。
在阻隔層形成步驟中，如圖16(c)所示，在第二電鑄層7以及模制體2的上面形成防焊油墨層26，之後在該防焊油墨層26的上面載置並緊貼第三圖案薄膜27，該第三圖案薄膜27具有與外形形狀比第二電鑄層7的外形形狀小一圈的窗12對應的透光孔。接下來，用紫外線光燈照射紫外線光而進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖16(d)所示地在第二電鑄層7以及模制體2上形成阻隔層11，在該阻隔層11形成有窗12。之後，在與窗12相對的第二電鑄層7的表面， 有透過無電鍍形成由金構成的表面層13。
在母模除去步驟中，通過從導電體圖案1(第二電鑄層7)以及模制體2(模制樹脂22)強制地剝離並除去電鑄母模15，從而得到具備圖16(e)所示的阻隔層11的封裝基板。
本實施方式的半導體裝置的製造中，使封裝基板的上下反轉，使第一電鑄層6位於上面，之後將半導體元件S安裝在安裝墊3上，並使用由金構成的金屬線W而利用引線接合裝置將電極31和與其對應的外部電極4之間連結。另外，用熱塑性環氧樹脂密封封裝基板上的半導體元件2的安裝部分，從而在封裝基板上形成密封體30。
如上述那樣，在本實施方式的封裝基板中，由於將阻隔層11形成為對從模制體2露出的第二電鑄層7的外緣部進行覆蓋，所以能夠利用窗12的周緣部的阻隔層11來阻擋第二電鑄層7而限制導電體圖案1的移動。
由於將第二電鑄層7的外形形狀形成為比第一電鑄層6的外形形狀大，且在模制體2的上面形成有阻隔層11，所以未由模制體2限制移動的導電體圖案1向第二電鑄層7露出的上面側的移動能夠由阻隔層11限制，從而能夠由阻隔層11阻止導電體圖案1從模制體2脫落。
並且，在本實施方式的封裝基板的製造方法中，包括在阻隔層形成步驟之後，從導電體圖案1以及模制體2剝離並除去電鑄母模15的母模除去步驟。根據該製造方法，由於在經由了阻隔層形成步驟後的最終步驟中剝離並除去電鑄母模15，所以在封裝基板的製造過程中，能夠在由電鑄母模15可靠地支承的狀態下製造導電體圖案1以及模制體2，從而能 夠以穩定的狀態製造封裝基板。
(第四實施方式)圖17以及圖18中表示本發明的封裝基板的第四實施方式。在本實施方式中，在省略了封裝基板的製造過程中的模制步驟的方面與第三實施方式不同。也就是說，如圖18所示，將用於形成第一電鑄層6以及第二電鑄層7的第一抗蝕體18和第二抗蝕體21用作埋設並保持導電體圖案1的模制體2。並且，製造封裝基板的製造中，與第二實施方式相同，使用在上面積層有薄膜狀的鎳層15a和銅層15b的電鑄母模15。其它與第三實施方式相同，從而對相同的部件標注相同的符號並省略其說明。
本實施方式的封裝基板在圖15(a)~圖15(d)所示的二次電鑄步驟結束之後，經由圖18(a)、圖18(b)所示的阻隔層形成步驟和圖18(c)所示的母模除去步驟而形成。在阻隔層形成步驟中，如圖18(a)所示，在第二電鑄層7以及第二抗蝕體21的上面形成防焊油墨層26，之後在該防焊油墨層26的上面載置並緊貼第三圖案薄膜27，該第三圖案薄膜27具有與外形形狀比第二電鑄層7的外形形狀小一圈的窗12對應的透光孔。接下來，用紫外線光燈照射紫外線光而進行曝光，並進行顯影、乾燥的各處理，溶解除去未曝光部分，由此如圖18(b)所示地在第二電鑄層7以及第二抗蝕體21上形成阻隔層11，在該阻隔層11形成有窗12。之後，在與窗12相對的第二電鑄層7的表面，透過無電鍍形成由金構成的表面層13。
在母模除去步驟中，在強制性地剝離除去電鑄母模15和預先形成在電鑄母模15上的鎳層15a之後，對銅層15b進行除去(蝕刻)，由此得到了具備圖18(c)所示的阻隔層11的封裝基板。
在上述的實施方式中，第一光阻層16以及第二光阻層19使用了負顯的感光性抗蝕乾膜，但與之前的第二實施方式相同，通過使用負顯的感光性阻焊的乾膜，能夠提高由第一抗蝕體18以及第二抗蝕體21構成的模制體2的構造強度，從而能夠有效地防止模制體2破損。
在本實施方式的封裝基板安裝有半導體元件S的半導體裝置與第三實施方式相同，從而省略其說明。
如上所述，在上述的各實施方式的封裝基板中，俯視時的構成導電體圖案1的第一電鑄層6和第二電鑄層7的外形形狀中一方形成為比另一方大，在模制體2的任一個外表面，形成有阻止導電體圖案1從模制體2脫落的阻隔層11，從而即使在當輸送時、半導體元件的安裝時封裝基板產生了撓曲、扭轉等變形的情況下，能夠由阻隔層11阻止導電體圖案1從模制體2脫落。因此，能夠得到如下封裝基板：消除導電體圖案1從模制體2脫落、或者產生位置偏移，而能夠簡單地進行輸送時、半導體元件的安裝時的操作。並且，與設置阻隔層11相應地，提高相對于撓曲、扭轉等變形的抵抗力，從而能夠抑制封裝基板變形。
由於由光硬化型的防焊油膜層26形成阻隔層11，所以能夠通過光刻法容易地形成所希望的圖案的阻隔層11，從而能夠進一步減少具備阻隔層11的封裝基板的製造成本。並且，由於與以酚醛樹脂作為基礎聚合物的通用光阻劑相比，防焊油墨層26的構造強度高，所以能夠抑制裂縫、缺口等阻隔層11的破損，而能夠有效地阻止導電體圖案1從模制體2脫落、或者產生位置偏移。
並且，在上述的各實施方式的封裝基板的製造方法中，包括 一次電鑄步驟、二次電鑄步驟以及阻隔層形成步驟，而形成具備阻隔層11的封裝基板。並且，在阻隔層形成步驟中，在模制體2的任一個外表面形成防焊油墨層26，並通過光刻法形成規定圖案的阻隔層11。根據該製造方法，能夠利用與一次以及二次電鑄阻隔相同的設備進行曝光、顯影、乾燥等各處理，並且能夠容易地形成規定圖案的阻隔層11，從而能夠減少具備阻隔層11的封裝基板的製造成本。
並且，在上述的各實施方式的封裝基板安裝有半導體元件S的半導體裝置中，在用金屬線W連接導電體圖案1所具備的外部電極4和半導體元件S所具備的電極31之後，由密封體30密封了半導體元件S以及金屬線W。根據該半導體裝置，在利用金屬線W進行的外部電極4與電極31的連接作業、以及利用密封體30進行的密封作業時，假使封裝基板產生了撓曲、扭轉的變形，導電體圖案1也不會從模制體2脫落、或者產生位置偏移，從而能夠簡單地進行上述作業時的封裝基板的操作。並且，能夠減少半導體裝置的製造時的不良品形成率，而能夠提高半導體裝置的生產率。
在上述的第一以及第三實施方式中，與第二以及第四實施方式相同，能夠使用積層形成有薄膜狀的鎳層15a和銅層15b的電鑄母模15來製造封裝基板。此時，能夠提高母模除去步驟時的電鑄母模15的剝離性。並且，在第二以及第四實施方式中，與第一以及第三實施方式相同，能夠使用不具備鎳層15a以及銅層15b的電鑄母模15來製造封裝基板。
在上述的各實施方式中，導電體圖案1通過電鑄而形成，但能夠通過蝕刻而形成。第一電鑄層6以及第二電鑄層7的外形形狀分別作 為一個平板狀的層而形成，但較小形成的一側的電鑄層的外形形狀也可以是四邊框狀、圓框狀、””形狀、局部圓環狀、或者分割為多個，總之，若不以較大型成的一側的外形形狀突出，則能夠採用任意的形狀。導電體圖案1也可以在具備安裝墊3以及外部電極4以外，還具備片狀引線(tab lead)、引線腳(lead pin)等。構成第一電鑄層6和第二電鑄層7的金屬材料、構成模制樹脂22和密封體30的樹脂材料、構成第一光阻層16和第二光阻層19、以及防焊油墨層26的基礎聚合物的樹脂材料等不限定於上述實施方式中舉出的材料。並且，模制體2也可以使用防焊油墨，並且，除樹脂材料以外能夠由陶瓷等具有介電性的材料形成。窗12的開口形狀不限定於上述實施方式中舉出的形狀，能夠阻止導電體圖案1的脫落即可。半導體元件S也能夠構裝在封裝基板的形成有阻隔層11的一面側。
1‧‧‧導電體圖案
2‧‧‧模制體
3‧‧‧安裝墊
4‧‧‧外部電極
6‧‧‧下導電層
7‧‧‧上導電層
8‧‧‧基層
9‧‧‧表面層
11‧‧‧阻隔層
12‧‧‧窗

Claims (12)

  1. 一種封裝基板，導電體圖案(1)以其上下面露出的狀態埋設並保持於模制體(2)的封裝基板；其特徵在於：導電體圖案(1)由下導電層(6)和積層形成在下導電層(6)上的上導電層(7)構成；俯視時的下導電層(6)和上導電層(7)的外形形狀形成為任意一方比另一方大；在模制體(2)的上面或者下面的任意一方，形成有阻止導電體圖案(1)從模制體(2)脫落的阻隔層(11)。
  2. 如申請專利範圍第1項所記載之封裝基板，其中，阻隔層(11)形成為對從模制體(2)露出的導電體圖案(1)的下導電層(6)或者上導電層(7)的一部分進行覆蓋。
  3. 如申請專利範圍第1或2項所記載之封裝基板，其中，下導電層(6)的外形形狀形成為比上導電層(7)的外形形狀大，在模制體(2)的下面形成有阻隔層(11)。
  4. 如申請專利範圍第1或2項所記載之封裝基板，其中，上導電層(7)的外形形狀形成為比下導電層(6)的外形形狀大，在模制體(2)的上面形成有阻隔層(11)。
  5. 如申請專利範圍第1至4項中任一項所記載之封裝基板，其特徵在，導電體圖案(1)由電鑄形成，用於形成下導電層(6)和上導電層(7)的下抗蝕體(18)以及上抗蝕體(21)兼作埋設並保持導電體圖案(1)的 模制體(2)。
  6. 如申請專利範圍第1至5項中任一項所記載之封裝基板，其特徵在於，阻隔層(11)由光硬化型的防焊油墨層(26)形成。
  7. 一種封裝基板的製造方法，在模制體(2)埋設並保持由下導電層(6)和積層形成在下導電層(6)上的上導電層(7)構成的導電體圖案(1)，使導電體圖案(1)在模制體(2)的上下面露出，在模制體(2)的上面或者下面的任意一方，形成有阻止導電體圖案(1)從模制體(2)脫落的阻隔層(11)，上述封裝基板的製造方法，其特徵在於，包括：一次電鑄步驟，在該步驟中，在平板狀的電鑄母模(15)的表面形成下抗蝕體(18)，並在未由下抗蝕體(18)覆蓋的電鑄母模(15)的表面形成下導電層(6)；以及二次電鑄步驟，在該步驟中，在下導電層(6)或者下導電層(6)與下抗蝕體(18)的表面形成上抗蝕體(21)，並在未由上抗蝕體(21)覆蓋的下導電層(6)或者下導電層(6)與下抗蝕體(18)的表面積層形成上導電層(7)；以及阻隔層形成步驟，在該步驟中，在埋設並保持導電體圖案(1)的模制體(2)的上面或者下面的任意一方，形成阻隔層(11)，在阻隔層形成步驟中，在模制體(2)的上面或者下面的任意一方形成光硬化型的防焊油墨層(26)，並通過光刻法以對從模制體(2)露出的下 導電層(6)或者上導電層(7)的露出部的一部分進行覆蓋的方式形成阻隔層(11)。
  8. 如申請專利範圍第7項所記載之封裝基板之製造方法，其中，在二次電鑄步驟之後進行模制步驟，形成埋設並保持導電體圖案(1)的模制體(2)，在模制步驟中，將在一次以及二次電鑄步驟中形成的下抗蝕體以及上抗蝕體(18、21)除去，並在除去下抗蝕體以及上抗蝕體(18、21)後的空間，填充軟化的模制樹脂(22)，之後使之硬化後形成模制體(2)。
  9. 如申請專利範圍第8項所記載之封裝基板之製造方法，其中，在俯視情況下，下導電層(6)的外形形狀形成為比上導電層(7)的外形形狀大，並在模制體(2)的下面形成有阻隔層(11)，在模制步驟與阻隔層形成步驟之間，包括從導電體圖案(1)以及模制體(2)剝離並除去電鑄母模(15)的母模除去步驟。
  10. 如申請專利範圍第7或8項所記載之封裝基板之製造方法，其中，在俯視情況下，上導電層(7)的外形形狀形成為比下導電層(6)的外形形狀大，並在模制體(2)的上面形成有阻隔層(11)，包括在阻隔層形成步驟之後，從導電體圖案(1)以及模制體(2)剝離並除去電鑄母模(15)的母模除去步驟。
  11. 如申請專利範圍第7項所記載之封裝基板之製造方法，其中，保留在一次以及二次電鑄步驟中形成的下抗蝕體以及上抗蝕體(18、21)，而兩抗蝕體(18、21)兼作埋設並保持導電體圖案(1)的模制體(2)。
  12. 一種半導體裝置，如申請專利範圍第1至6項中任一項所記載之封 裝基板構裝有半導體元件(S)，上述半導體裝置，其特徵在於，導電體圖案(1)具備外部電極(4)，在將半導體元件(S)所具備的電極(31)和外部電極(4)電連接後，利用密封體(30)密封半導體元件(S)。
TW104123491A 2014-11-28 2015-07-21 封裝基板及其製造方法以及半導體裝置 TWI684250B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2014-242397 2014-11-28
JP2014242397A JP6552811B2 (ja) 2014-11-28 2014-11-28 パッケージ基板とその製造方法、および半導体装置

Publications (2)

Publication Number Publication Date
TW201620084A true TW201620084A (zh) 2016-06-01
TWI684250B TWI684250B (zh) 2020-02-01

Family

ID=56089661

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123491A TWI684250B (zh) 2014-11-28 2015-07-21 封裝基板及其製造方法以及半導體裝置

Country Status (3)

Country Link
JP (1) JP6552811B2 (zh)
CN (1) CN105655300B (zh)
TW (1) TWI684250B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6552811B2 (ja) * 2014-11-28 2019-07-31 マクセルホールディングス株式会社 パッケージ基板とその製造方法、および半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
JP2005244033A (ja) * 2004-02-27 2005-09-08 Torex Semiconductor Ltd 電極パッケージ及び半導体装置
JP4558413B2 (ja) * 2004-08-25 2010-10-06 新光電気工業株式会社 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5174494B2 (ja) * 2008-03-10 2013-04-03 日東電工株式会社 配線回路基板およびその製造方法
US7851856B2 (en) * 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
JP2012195430A (ja) * 2011-03-16 2012-10-11 Sanken Electric Co Ltd 発光ダイオード及びその製造方法
JP6552811B2 (ja) * 2014-11-28 2019-07-31 マクセルホールディングス株式会社 パッケージ基板とその製造方法、および半導体装置

Also Published As

Publication number Publication date
TWI684250B (zh) 2020-02-01
CN105655300A (zh) 2016-06-08
JP6552811B2 (ja) 2019-07-31
JP2016103608A (ja) 2016-06-02
CN105655300B (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
TWI466245B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法
JP5690466B2 (ja) 半導体チップパッケージの製造方法
TW383475B (en) Grid array assembly and method of making
JP5810957B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
TWI529824B (zh) 半導體裝置之製造方法及電子組合件之製造方法
CN1482658A (zh) 半导体封装件的制造方法
KR101544844B1 (ko) 와이어드 러버 컨택트 및 그 제조방법
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
US9455159B2 (en) Fabrication method of packaging substrate
JP2022120854A (ja) 半導体装置用基板および半導体装置
TWI684250B (zh) 封裝基板及其製造方法以及半導體裝置
US9905504B1 (en) Carrier base material-added wiring substrate
KR100632553B1 (ko) 임프린트법을 이용한 인쇄회로기판의 제조방법
JP2012182207A (ja) Ｌｅｄ素子用リードフレームおよびその製造方法
TW201822325A (zh) 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
KR20050013936A (ko) 반도체 장치 및 그 제조 방법
TWI625799B (zh) 導線架結構的製作方法
JP2019161242A (ja) パッケージ基板とその製造方法、および半導体装置
JP2019135775A (ja) パッケージ基板とその製造方法、および半導体装置
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP6913993B2 (ja) 半導体装置用基板、半導体装置の製造方法
JP2012235172A (ja) 半導体装置用基板及び半導体装置
JP2012182210A (ja) Ｌｅｄ素子用リードフレーム基板の製造方法
KR20100027330A (ko) 반도체 패키지 및 그의 제조방법
JP6889531B2 (ja) 半導体装置用基板およびその製造方法、半導体装置の製造方法