TW201822325A - 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法 - Google Patents

用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法 Download PDF

Info

Publication number
TW201822325A
TW201822325A TW105140342A TW105140342A TW201822325A TW 201822325 A TW201822325 A TW 201822325A TW 105140342 A TW105140342 A TW 105140342A TW 105140342 A TW105140342 A TW 105140342A TW 201822325 A TW201822325 A TW 201822325A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor package
substrate
carrier
conductive layer
Prior art date
Application number
TW105140342A
Other languages
English (en)
Other versions
TWI622151B (zh
Inventor
陳嘉成
邱士超
范植文
米軒皞
林俊賢
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW105140342A priority Critical patent/TWI622151B/zh
Priority to CN201710058635.0A priority patent/CN108172561B/zh
Application granted granted Critical
Publication of TWI622151B publication Critical patent/TWI622151B/zh
Publication of TW201822325A publication Critical patent/TW201822325A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種用於半導體封裝的承載基板，包含一承載片、一基體，及一強化層。該基體設置於該承載片上，並包括一線路區，及一位於該線路區的外側的非線路區。該強化層設置於該非線路區上，其中，該強化層反向該承載片的一頂面高於該線路區反向該承載片的一表面。本發明還提供一種具有前述的承載基板的半導體封裝結構，及一種半導體封裝元件的製作方法。

Description

用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
本發明是有關於一種半導體封裝基板及其製作方法，特別是指一種用於半導體封裝的承載基板、半導體封裝結構，及半導體封裝元件的製作方法。
現有的電子產品逐漸趨於多功能、高性能，及微小化的發展，為了滿足高積層密度與微型化的封裝，用於封裝過程中的一承載基板的結構逐漸由雙層基板演變成多層基板，以在有限的空間下擴大可利用的面積；或進一步發展出的電路增層技術，將多層介電層或線路層交互堆疊，以提高佈線精密度；又或，將晶片立體堆疊整合成三維結構的晶片堆疊封裝等相關封裝技術皆日趨重要。
於前述封裝製程來說，常需在暫時的一承載基板上形成一具有一線路層與一防焊層的基體，再於該基體上設置一晶片，及一封裝該晶片的封裝膠，隨後，會藉由剝除暫時的該承載基板，以將具有該晶片的該基體進行後續的電連接等製程，然而，在剝除該承載基板時，常會因該基體外側周緣厚度較薄(約40um)，而容易隨著該承載基板一起被剝除，但是一般該基體外側周緣常被用來作為後續製程的夾具夾設或是固定的位置，因此，該基體外側周緣若隨著該承載基板一起被剝除容易造成後續進行晶片的植球、切單等製程，因沒有夾持區而產生後流程傳送問題。
因此，本發明的目的，即在提供一種具有強化結構且用於半導體封裝的承載基板。
於是，本發明用於半導體封裝的承載基板，包含一承載片、一基體，及一強化層。
該基體設置於該承載片上，並包括一線路區，及一位於該線路區的外側的非線路區。該強化層設置於該非線路區上。在本發明中，該強化層反向該承載片的一頂面高於該線路區反向該承載片的一表面。
此外，本發明之另一目的，即在提供一種半導體封裝結構。
於是，該半導體封裝結構包含一上述的用於半導體封裝的承載基板、至少一晶片，及一封裝膠。該至少一晶片電連接於該線路區。該封裝膠覆蓋部分該線路區並包覆該晶片。
本發明之又一目的，即在於提供一種半導體封裝元件的製作方法。
於是，該半導體封裝元件的製作方法包含一準備步驟、一轉移步驟、一強化層形成步驟，及一導電層移除步驟。
該準備步驟準備一承載單元，該承載單元包括一第一承載片、一位於該第一承載片上的導電層，及一位於該導電層上的基體，該基體包括一線路區，及一位於該線路區的外側的非線路區。
該轉移步驟將該基體反向該第一承載片的一表面連接至一第二承載片上，並移除該第一承載片，使該導電層露出。
該強化層形成步驟在該非線路區的該導電層上形成一強化層，使該強化層反向該第二承載片的一頂面高於該基體反向該第二承載片的一表面。
該導電層移除步驟移除未形成有該強化層於其上的部分該導電層，使該線路區的該表面露出。
本發明的功效在於，藉由在非線路區設置具有厚度且高於該線路區的強化層，以增強該基體之該非線路區的結構強度，使該基體於剝離該承載片時，能讓該基體的該非線路區有足夠的結構強度抵抗，而不會隨該承載片被剝除。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明用於半導體封裝的承載基板2的一第一實施例，包含一承載片21、一設置於該承載片21上的基體22、一設置於該基體22上的強化層23，及一位於該基體22與該強化層23之間的導電層24。
具體地說，該基體22包括一防焊層221及一線路層222，該防焊層221具有一界定出一線路空間220的內防焊部223，及一位於該內防焊部223外側的外防焊部224，該線路層222形成於該線路空間220，該內防焊部223與該線路層222共同構成一線路區A，該外防焊部224構成一非線路區B；其中，該線路區A主要是用於後續供外部晶片電連接與封裝的區域，而該非線路區B則是用以輔助該承載基板2進行該承載片21轉移、剝離時的作業區域。
該導電層24形成於該外防焊部224上，該強化層23設置於該導電層24上而位於該非線路區B，且該強化層23的一頂面231是高於該內防焊部223之反向該承載片21的一表面225。由於一般該基體22的厚度極薄(僅約40~50um)，因此，本發明藉由在該非線路區B上設置該強化層23，利用該強化層23增加該非線路區B的整體厚度，從而增強該非線路區B的結構強度，因此，當於後續製程，需將該基體22剝離該承載片21時，即可藉由該強化層23令位於該非線路區B的該外防焊部224具有足夠的結構強度抵抗，而不會隨該承載片21被剝除。較佳地，於該實施例中，該強化層23的高度大於20μm，且寬度不小25μm，且適用於本實施例的該強化層23與該導電層24的構成可為如銅等金屬材料，因此，可透過電鍍方式於該導電層24上形成該強化層23，其相關製作流程容後說明。
參閱圖2，本發明用於半導體封裝的承載基板2的一第二實施例，大致是相同於該第一實施例，其不同處在於，本實施例該外防焊部224具有一凹陷結構，而於該凹陷結構中形成一導體層25，該導體層25具有一與該外防焊部224的一表面226齊平的頂面251，從而能讓該強化層23直接形成於該導體層25上，其相關製作流程容後說明。
參閱圖3，本發明用於半導體封裝的承載基板2的一第三實施例，大致是相同於該第一實施例，其不同處在於，該強化層23選用非金屬材料，並直接形成於該外防焊部224上。詳細地說，於本實施例中，該強化層23的構成材料為絕緣高分子等模壓材料，而能以模壓方式取代電鍍製程直接於該外焊部224上形成該強化層23，圖3所示之該強化層23為獨立形成於該外防焊部224上，然，實際製作時該強化層23可為與後續用於封裝晶片之封裝層一體形成，相關製作流程容後說明。
本發明前述該承載基板2是可用於半導體晶片封裝，而得到一半導體封裝結構，茲再以下列實施例說明利用前述該第一~三實施例之該承載基板2進行半導體晶片封裝後得到的半導體封裝結構。
參閱圖4，本發明半導體封裝結構3的一第一實施例，包含前述該第一實施例的該承載基板2、一形成於該線路區A上而電連接於該線路層222的晶片31，及一覆蓋部分該線路區A並包覆該晶片31且高度大於該強化層23的封裝膠32，並讓該封裝膠32與該強化層23彼此相間隔而具有一間距D，使後續要沿該封裝膠32周緣切除外側的該基體22部份結構時能便於執行。要說明的是，適用於本實施例的晶片31與封裝膠32的材料選用為本發明所屬技術領域人員所周知，且非本發明之重點，於此不加以贅述。
參閱圖5，本發明半導體封裝結構3的一第二實施例，大致是相同於該第一實施例，其不同處在於，本實施例的半導體封裝結構3是使用前述該第二實施例的該承載基板2，即，該導體層25是形成於該外防焊部224的凹陷結構，使該導體層25與該外防焊部224的該表面226等高。
參閱圖6，本發明半導體封裝結構3的一第三實施例，大致是相同於該第一實施例，其不同處在於，本實施例的半導體封裝結構3是使用前述該第三實施例的該承載基板2，且該封裝膠32與該強化層23是相同材質並以一體成形方式彼此相連接，而完整的覆蓋於該基體22上。
為了更清楚地呈現出該等實施例的結構，以下進一步地分別說明半導體封裝結構的該等實施例的一製作流程。
參閱圖7與圖8，本發明半導體封裝結構的該第一實施例的製作方法是包含一準備步驟401、一轉移步驟402、一強化層形成步驟403、一導電層移除步驟404、一晶片設置步驟405、一封裝步驟406，及一承載片移除步驟407。
該準備步驟401是準備一承載單元41，具體地說，該承載單元41的製作是先提供一在其中一表面具有該導電層24的一第一承載片411，其中，該第一承載片411可以是一般的金屬印刷電路板(MCPCB)、銅箔基板(CCL)，或玻璃纖維基板(FR4)，該導電層24則可以是前述該基板上的銅箔。要說明的是，該第一承載片411的兩相反表面也可以同時具有該導電層24，而可以相同製程形成雙面電連接線路，而於後續製程使用，於本實施例是以該導電層24形成於其中一表面為例做說明。接著，於該導電層24上形成光阻，再以曝光顯影方式移除部分光阻而讓部分的該導電層24露出，並在露出的該導電層24上以電鍍方式形於該線路層222，最後再以光阻遮住部份的該線路層222，使得前述的光阻構成該防焊層221，並讓該線路層222與該防焊層221共同構成該基體22，而在該基體22上定義出該線路區A，及位在該該線路區A外側的該非線路區B。
該轉移步驟402是將該基體22反向該第一承載片411的一表面連接至一第二承載片412上，並移除該第一承載片411，使該導電層24完整的露出。
該強化層形成步驟403是在對應該非線路區B的該導電層24上電鍍形成厚銅結構，而得到該強化層23。
該導電層移除步驟404是移除未形成有該強化層23於其上的部分該導電層24，使該線路區A的該表面225露出，以得到如圖1所示的該承載基板2。
接著執行該晶片設置步驟405，將該晶片31電連接於該承載基板2的該線路區222上。
該封裝步驟406是以絕緣高分子材料覆蓋部分該線路區A以包覆該晶片31，以得到如圖4的該半導體封裝結構3。
最後，進一步執行該承載片移除步驟407，將連接在該基體22上的該第二承載片412剝離，使反向該晶片31之部分的該線路層222露出，並同時在此露出的該線路層222上形成例如導電凸塊或導電柱等能對外電連接的導電部413，以得到一半導體封裝元件4。
在得到該半導體封裝元件4後，可進一步沿該封裝膠32的周緣將該基體22位於該非線路區B的部分切除(圖未示)，視需求的進行後續製程或應用。
由於本發明在該非線路區B設置了具有厚度強化的該強化層23，因而增強了該基體22周緣的結構強度，使剝離該第二承載片412時，能讓該基體22的該非線路區B不會隨該第二承載片412的剝離而被移除，而能易於繼續後續製程之進行。
參閱圖9與圖10，本發明半導體封裝結構的該第二實施例的製作方法大致是相同半導體封裝結構的該第一實施例的製作方法，其不同處在於，該準備步驟401，及本實施例是先執行該導電層移除步驟404，再執行該強化層形成步驟403。詳細地說，於本實施例中，該準備步驟401以曝光顯影移除部分光阻而讓部分該導電層24露出時，一併讓位於該第一承載片411外側周緣的該導電層24露出，從而在露出的該導電層24上電鍍形於該線路層222的同時，一併於外側周緣形成高度與該線路層222相同的該導體層25；隨後完成該轉移步驟402後，即先執行該導電層移除步驟404以將露出的該導電層24移除，而保留外側周緣之位於該非線路區B(見圖8)的該導體層25，接著，於該強化層形成步驟403即能於該非線路區B的該導體層25上直接電鍍形成該強化層23，因此，後續於經過該晶片設置步驟405、該封裝步驟406及該承載片移除步驟407之後，即可得到該半導體封裝元件4。
參閱圖11與圖12，本發明半導體封裝結構的該第三實施例的製作方法大致是相同半導體封裝結構的該第一實施例的製作方法，其不同處在於，本實施例是將該強化層形成步驟403整合於該封裝步驟406中，也就是說，該第三實施例於執行該轉移步驟402後即接著進行該導電層移除步驟404及該晶片設置步驟405，並在設置完該晶片31於執行該封裝步驟406時，以絕緣高分子材料一體成形的方式在包覆該晶片31的同時，一併將此絕緣高分子材料延伸至周緣而覆蓋該基體22的表面，而於該非線路區B(見圖8)處形成材質與該封裝膠32相同的該強化層23，換句話說，於本實施例中，以模壓材料取代金屬材料形成該強化層23，而非使用鍍銅製程形成該強化層23。
綜上所述，本發明用於半導體封裝的承載基板2藉由在非線路區B設置具有厚度且高於該線路區A的該強化層23，以增強該基體22的該非線路區B的結構強度，能在該基體22剝離該承載片21時，讓該基體22的該非線路區B具有足夠的結構強度抵抗，使該非線路區B不會隨該承載片21的剝離而被移除，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
2‧‧‧半導體封裝基板
32‧‧‧封裝膠
21‧‧‧承載片
4‧‧‧半導體封裝元件
22‧‧‧基體
41‧‧‧承載單元
220‧‧‧線路空間
401‧‧‧準備步驟
221‧‧‧防焊層
402‧‧‧轉移步驟
222‧‧‧線路層
403‧‧‧強化層形成步驟
223‧‧‧內防焊部
404‧‧‧導電層移除步驟
224‧‧‧外防焊部
405‧‧‧晶片設置步驟
225‧‧‧表面
406‧‧‧封裝步驟
226‧‧‧表面
407‧‧‧承載片移除步驟
23‧‧‧強化層
411‧‧‧第一承載片
231‧‧‧頂面
412‧‧‧第二承載片
24‧‧‧導電層
413‧‧‧導電部
25‧‧‧導體層
A‧‧‧線路區
251‧‧‧頂面
B‧‧‧非線路區
3‧‧‧半導體封裝結構
D‧‧‧間距
31‧‧‧晶片
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一局部剖面示意圖，說明本發明用於半導體封裝的承載基板的一第一實施例； 圖2是一局部剖面示意圖，說明本發明用於半導體封裝的承載基板的一第二實施例； 圖3是一局部剖面示意圖，說明本發明用於半導體封裝的承載基板的一第三實施例； 圖4是一局部剖面示意圖，說明本發明半導體封裝結構的一第一實施例； 圖5是一局部剖面示意圖，說明本發明半導體封裝結構的一第二實施例； 圖6是一局部剖面示意圖，說明本發明半導體封裝結構的一第三實施例； 圖7是一流程示意圖，說明本發明半導體封裝結構的該第一實施例的製作方法及一承載片移除步驟； 圖8是一製作流程示意圖，說明製作本發明半導體封裝結構的該第一實施例的製作流程； 圖9是一流程示意圖，說明本發明半導體封裝結構的該第二實施例的製作方法及該承載片移除步驟； 圖10是一製作流程示意圖，說明製作本發明半導體封裝結構的該第二實施例的製作流程； 圖11是一流程示意圖，說明本發明半導體封裝結構的該第三實施例的製作方法及該承載片移除步驟；及 圖12是一製作流程示意圖，說明製作本發明半導體封裝結構的該第三實施例的製作流程。

Claims (14)

  1. 一種用於半導體封裝的承載基板，包含： 一承載片； 一基體，設置於該承載片上，並包括一線路區，及一位於該線路區的外側的非線路區；及 一強化層，設置於該非線路區上； 其中，該強化層反向該承載片的一頂面高於該線路區反向該承載片的一表面。
  2. 如請求項1所述的用於半導體封裝的承載基板，其中，該基體包括一防焊層，及一線路層，該防焊層具有一界定出一線路空間的內防焊部，及一外防焊部，該線路層形成於該線路空間，該內防焊部與該線路層共同構成該線路區，且該外防焊部構成該非線路區。
  3. 如請求項2所述的用於半導體封裝的承載基板，還包含一設置於該外防焊部上的導電層，該強化層設置於該導電層上。
  4. 如請求項3所述的用於半導體封裝的承載基板，其中，該外防焊部反向該承載片的一表面與該線路層反向該承載片的一表面等高。
  5. 如請求項3所述的用於半導體封裝的承載基板，其中，該導電層反向該承載片的一表面與該線路層反向該承載片的一表面等高。
  6. 如請求項3所述的用於半導體封裝的承載基板，其中，該強化層與該導電層的構成材料為金屬。
  7. 如請求項2所述的用於半導體封裝的承載基板，其中，該強化層設置於該外防焊部上，且該強化層的構成材料為絕緣高分子材料。
  8. 一種半導體封裝結構，包含： 一如請求項1至7中任一項所述的用於半導體封裝的承載基板； 至少一晶片，電連接於該線路區；及 一封裝膠，覆蓋部分該線路區並包覆該晶片。
  9. 如請求項8所述的半導體封裝結構，其中，該強化層與該封裝膠彼此相間隔。
  10. 如請求項8所述的半導體封裝結構，其中，該強化層與該封裝膠彼此相連接。
  11. 一種半導體封裝元件的製作方法，包含： 一準備步驟，準備一承載單元，該承載單元包括一第一承載片、一位於該第一承載片上的導電層，及一位於該導電層上的基體，該基體包括一線路區，及一位於該線路區的外側的非線路區； 一轉移步驟，將該基體反向該第一承載片的一表面連接至一第二承載片上，並移除該第一承載片，使該導電層露出； 一強化層形成步驟，在該非線路區的該導電層上形成一強化層，使該強化層反向該第二承載片的一頂面高於該基體反向該第二承載片的一表面；及 一導電層移除步驟，移除未形成有該強化層於其上的部分該導電層，使該線路區的該表面露出。
  12. 如請求項11所述的半導體封裝元件的製作方法，還包含一實施於該導電層移除步驟之後的晶片設置步驟，將至少一晶片電連接於該線路區上。
  13. 如請求項12所述的半導體封裝元件的製作方法，還包含一實施於該晶片設置步驟之後的封裝步驟，以一絕緣高分子材料覆蓋部分該線路區並包覆該晶片。
  14. 如請求項13所述的半導體封裝元件的製作方法，還包含一實施於該封裝步驟後的承載片移除步驟，移除連接在該基體上的該第二承載片。
TW105140342A 2016-12-07 2016-12-07 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法 TWI622151B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105140342A TWI622151B (zh) 2016-12-07 2016-12-07 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
CN201710058635.0A CN108172561B (zh) 2016-12-07 2017-01-23 承载基板与其封装结构，及半导体封装元件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105140342A TWI622151B (zh) 2016-12-07 2016-12-07 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法

Publications (2)

Publication Number Publication Date
TWI622151B TWI622151B (zh) 2018-04-21
TW201822325A true TW201822325A (zh) 2018-06-16

Family

ID=62527175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140342A TWI622151B (zh) 2016-12-07 2016-12-07 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法

Country Status (2)

Country Link
CN (1) CN108172561B (zh)
TW (1) TWI622151B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771712B (zh) * 2020-03-19 2022-07-21 日月光半導體製造股份有限公司 封裝基板及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312665B (zh) * 2018-12-12 2022-02-22 欣兴电子股份有限公司 封装结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658919A (zh) * 2010-09-01 2015-05-27 群成科技股份有限公司 四边扁平无接脚封装方法
TWI437932B (zh) * 2011-12-27 2014-05-11 Ind Tech Res Inst 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法
TWI480989B (zh) * 2012-10-02 2015-04-11 矽品精密工業股份有限公司 半導體封裝件及其製法
WO2014129976A1 (en) * 2013-02-21 2014-08-28 Advanpack Solutions Pte Ltd Semiconductor structure and method of fabricating the same
TW201445644A (zh) * 2013-05-24 2014-12-01 矽品精密工業股份有限公司 半導體封裝件之製法
CN105990303A (zh) * 2015-02-12 2016-10-05 宏启胜精密电子(秦皇岛)有限公司 复合式电路板及其制作方法，以及半导体封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771712B (zh) * 2020-03-19 2022-07-21 日月光半導體製造股份有限公司 封裝基板及其製造方法
US11482480B2 (en) 2020-03-19 2022-10-25 Advanced Semiconductor Engineering, Inc. Package substrate including an optically-cured dielecetric layer and method for manufacturing the package substrate

Also Published As

Publication number Publication date
TWI622151B (zh) 2018-04-21
CN108172561A (zh) 2018-06-15
CN108172561B (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
TWI611538B (zh) 封裝載板及其製作方法
JP2015070263A (ja) パッケージキャリアおよびその製造方法
JP5945563B2 (ja) パッケージキャリアおよびその製造方法
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
TWI781735B (zh) 半導體封裝及其製造方法
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
US20130215579A1 (en) Packaging techniques and configurations
TW201320276A (zh) 封裝基板及其製法
TWI622151B (zh) 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
TWI579990B (zh) 晶片封裝基板、晶片封裝結構及製作方法
US9685376B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20160001827A (ko) 인쇄회로기판 제조방법
TW201914382A (zh) 電路板及其製作方法
TWI462660B (zh) 電路板及其製作方法
TW201630136A (zh) 複合式電路板及其製作方法，以及半導體封裝結構
TW201701419A (zh) 封裝結構及其製法
TWI573502B (zh) 基板結構及其製作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
TWI607681B (zh) 線路基板的製作方法
US9974166B2 (en) Circuit board and manufacturing method thereof
TWI625799B (zh) 導線架結構的製作方法
TWI684250B (zh) 封裝基板及其製造方法以及半導體裝置
KR20170034157A (ko) 패키지 기판 및 그 제조방법
US10049935B2 (en) Integrated circuit package having pin up interconnect
US20180160533A1 (en) Multilayer printed circuit board