JP2016103608A - パッケージ基板とその製造方法、および半導体装置 - Google Patents
パッケージ基板とその製造方法、および半導体装置 Download PDFInfo
- Publication number
- JP2016103608A JP2016103608A JP2014242397A JP2014242397A JP2016103608A JP 2016103608 A JP2016103608 A JP 2016103608A JP 2014242397 A JP2014242397 A JP 2014242397A JP 2014242397 A JP2014242397 A JP 2014242397A JP 2016103608 A JP2016103608 A JP 2016103608A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- mold body
- package substrate
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
Description
2 モールド体
4 外部電極
6 下導電層(第1電鋳層)
7 上導電層(第2電鋳層)
11 ブロック層
15 電鋳母型
18 下レジスト体(第1レジスト体)
21 上レジスト体(第2レジスト体)
22 モールド樹脂
26 ソルダーレジスト層
30 封止体
31 電極
S 半導体素子
W 金属ワイヤ
Claims (12)
- 導電体パターン(1)が、その上下面が露出する状態でモールド体(2)に埋設保持されているパッケージ基板であって、
導電体パターン(1)は、下導電層(6)と、下導電層(6)上に積層形成される上導電層(7)とで構成されており、
平面視における下導電層(6)と上導電層(7)の外形形状は、いずれか一方が他方よりも大きく形成されており、
モールド体(2)の上面または下面のいずれか一方に、導電体パターン(1)がモールド体(2)から脱落するのを阻止するブロック層(11)が形成されていることを特徴とするパッケージ基板。 - ブロック層(11)が、モールド体(2)から露出している導電体パターン(1)の下導電層(6)または上導電層(7)の一部を覆うように形成されている請求項1に記載のパッケージ基板。
- 下導電層(6)の外形形状が、上導電層(7)の外形形状よりも大きく形成されており、
モールド体(2)の下面にブロック層(11)が形成されている請求項1または2に記載のパッケージ基板。 - 上導電層(7)の外形形状が、下導電層(6)の外形形状よりも大きく形成されており、
モールド体(2)の上面にブロック層(11)が形成されている請求項1または2に記載のパッケージ基板。 - 導電体パターン(1)は電鋳により形成されており、下導電層(6)と上導電層(7)を形成するための下レジスト体(18)および上レジスト体(21)が、導電体パターン(1)を埋設保持するモールド体(2)を兼ねている請求項1から4のいずれかひとつに記載のパッケージ基板。
- ブロック層(11)が、光硬化型のソルダーレジスト層(26)で形成されている請求項1から5のいずれかひとつに記載のパッケージ基板。
- 下導電層(6)と、下導電層(6)上に積層形成される上導電層(7)とで構成された導電体パターン(1)がモールド体(2)に埋設保持されて、導電体パターン(1)がモールド体(2)の上下面で露出させてあり、
モールド体(2)の上面または下面のいずれか一方に、導電体パターン(1)がモールド体(2)から脱落するのを阻止するブロック層(11)が形成されているパッケージ基板の製造方法であって、
平板状の電鋳母型(15)の表面に下レジスト体(18)を形成し、下レジスト体(18)で覆われていない電鋳母型(15)の表面に、下導電層(6)を形成する1次電鋳工程と、
下導電層(6)または下導電層(6)と下レジスト体(18)の表面に上レジスト体(21)を形成し、上レジスト体(21)で覆われていない下導電層(6)または下導電層(6)と下レジスト体(18)の表面に、上導電層(7)を積層形成する2次電鋳工程と、
導電体パターン(1)を埋設保持するモールド体(2)の上面または下面のいずれか一方に、ブロック層(11)を形成するブロック層形成工程を含み、
ブロック層形成工程において、モールド体(2)の上面または下面のいずれか一方に光硬化型のソルダーレジスト層(26)を形成し、フォトリソグラフィ法でモールド体(2)から露出する下導電層(6)または上導電層(7)の露出部の一部を覆うようにブロック層(11)を形成することを特徴とするパッケージ基板の製造方法。 - 2次電鋳工程ののちモールド工程を行って、導電体パターン(1)を埋設保持するモールド体(2)を形成しており、
モールド工程において、1次および2次電鋳工程で形成した下および上レジスト体(18・21)を除去し、下および上レジスト体(18・21)を除去した空間に、軟化させたモールド樹脂(22)を充填したのち硬化させてモールド体(2)を形成する請求項7に記載のパッケージ基板の製造方法。 - 平面視において、下導電層(6)の外形形状が、上導電層(7)の外形形状よりも大きく形成されて、モールド体(2)の下面にブロック層(11)が形成されており、
モールド工程とブロック層形成工程との間に、導電体パターン(1)およびモールド体(2)から電鋳母型(15)を剥離して除去する母型除去工程を含む請求項8に記載のパッケージ基板の製造方法。 - 平面視において、上導電層(7)の外形形状が、下導電層(6)の外形形状よりも大きく形成されて、モールド体(2)の上面にブロック層(11)が形成されており、
ブロック層形成工程ののちに、導電体パターン(1)およびモールド体(2)から電鋳母型(15)を剥離して除去する母型除去工程を含む請求項7または8に記載のパッケージ基板の製造方法。 - 1次および2次電鋳工程で形成した下および上レジスト体(18・21)を残して、両レジスト体(18・21)が導電体パターン(1)を埋設保持するモールド体(2)を兼ねるようにした請求項7に記載のパッケージ基板の製造方法。
- 請求項1から6のいずれかひとつに記載のパッケージ基板に半導体素子(S)を実装した半導体装置であって、
導電体パターン(1)は外部電極(4)を備え、半導体素子(S)が備える電極(31)と外部電極(4)とを電気的に接続したのち、半導体素子(S)が封止体(30)により封止されている半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242397A JP6552811B2 (ja) | 2014-11-28 | 2014-11-28 | パッケージ基板とその製造方法、および半導体装置 |
TW104123491A TWI684250B (zh) | 2014-11-28 | 2015-07-21 | 封裝基板及其製造方法以及半導體裝置 |
CN201510512781.7A CN105655300B (zh) | 2014-11-28 | 2015-08-19 | 封装基板及其制造方法、以及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014242397A JP6552811B2 (ja) | 2014-11-28 | 2014-11-28 | パッケージ基板とその製造方法、および半導体装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019059794A Division JP2019135775A (ja) | 2019-03-27 | 2019-03-27 | パッケージ基板とその製造方法、および半導体装置 |
JP2019122627A Division JP2019161242A (ja) | 2019-07-01 | 2019-07-01 | パッケージ基板とその製造方法、および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016103608A true JP2016103608A (ja) | 2016-06-02 |
JP6552811B2 JP6552811B2 (ja) | 2019-07-31 |
Family
ID=56089661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014242397A Active JP6552811B2 (ja) | 2014-11-28 | 2014-11-28 | パッケージ基板とその製造方法、および半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6552811B2 (ja) |
CN (1) | CN105655300B (ja) |
TW (1) | TWI684250B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6552811B2 (ja) * | 2014-11-28 | 2019-07-31 | マクセルホールディングス株式会社 | パッケージ基板とその製造方法、および半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
JP2006066517A (ja) * | 2004-08-25 | 2006-03-09 | Shinko Electric Ind Co Ltd | 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001044589A (ja) * | 1999-07-30 | 2001-02-16 | Nitto Denko Corp | 回路基板 |
JP4431123B2 (ja) * | 2006-05-22 | 2010-03-10 | 日立電線株式会社 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
JP5174494B2 (ja) * | 2008-03-10 | 2013-04-03 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US7851856B2 (en) * | 2008-12-29 | 2010-12-14 | Alpha & Omega Semiconductor, Ltd | True CSP power MOSFET based on bottom-source LDMOS |
JP2012195430A (ja) * | 2011-03-16 | 2012-10-11 | Sanken Electric Co Ltd | 発光ダイオード及びその製造方法 |
JP6552811B2 (ja) * | 2014-11-28 | 2019-07-31 | マクセルホールディングス株式会社 | パッケージ基板とその製造方法、および半導体装置 |
-
2014
- 2014-11-28 JP JP2014242397A patent/JP6552811B2/ja active Active
-
2015
- 2015-07-21 TW TW104123491A patent/TWI684250B/zh active
- 2015-08-19 CN CN201510512781.7A patent/CN105655300B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
JP2006066517A (ja) * | 2004-08-25 | 2006-03-09 | Shinko Electric Ind Co Ltd | 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105655300A (zh) | 2016-06-08 |
TWI684250B (zh) | 2020-02-01 |
JP6552811B2 (ja) | 2019-07-31 |
CN105655300B (zh) | 2019-12-27 |
TW201620084A (zh) | 2016-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW310370B (ja) | ||
JP5690466B2 (ja) | 半導体チップパッケージの製造方法 | |
KR101953396B1 (ko) | 반도체 패키지 및 그 제작 방법 | |
JP2022120854A (ja) | 半導体装置用基板および半導体装置 | |
EP2927919A1 (en) | Production method for coil element, coil element assembly, and coil component | |
US8846422B2 (en) | Method for manufacturing LED package struture and method for manufacturing LEDs using the LED packange struture | |
JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
JP6552811B2 (ja) | パッケージ基板とその製造方法、および半導体装置 | |
JP2019161242A (ja) | パッケージ基板とその製造方法、および半導体装置 | |
JP2019135775A (ja) | パッケージ基板とその製造方法、および半導体装置 | |
TWI622151B (zh) | 用於半導體封裝的承載基板與其封裝結構,及半導體封裝元件的製作方法 | |
JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP2007227503A (ja) | 板状体およびそれを用いた回路装置の製造方法 | |
JP2012182207A (ja) | Led素子用リードフレームおよびその製造方法 | |
CN104409365A (zh) | 一种bga基板的制作方法 | |
JP3993218B2 (ja) | 半導体装置の製造方法 | |
KR101987333B1 (ko) | 윈도우 프레임을 적용한 초박형 인쇄회로기판 및 그 제조 방법 | |
JP6913993B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
TWI625799B (zh) | 導線架結構的製作方法 | |
JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
JP7132298B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP6889531B2 (ja) | 半導体装置用基板およびその製造方法、半導体装置の製造方法 | |
KR20060127499A (ko) | 금속 칩 스케일 반도체 패키지의 제조방법과 그 방법에의한 금속 칩 스케일 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6552811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |