TW201349442A - 倂入玻璃中介層的三維積體電路及該三維積體電路之製造方法 - Google Patents

倂入玻璃中介層的三維積體電路及該三維積體電路之製造方法 Download PDF

Info

Publication number
TW201349442A
TW201349442A TW102107644A TW102107644A TW201349442A TW 201349442 A TW201349442 A TW 201349442A TW 102107644 A TW102107644 A TW 102107644A TW 102107644 A TW102107644 A TW 102107644A TW 201349442 A TW201349442 A TW 201349442A
Authority
TW
Taiwan
Prior art keywords
glass interposer
glass
integrated circuit
dimensional integrated
interposer
Prior art date
Application number
TW102107644A
Other languages
English (en)
Inventor
Yi-An Chen
Yung-Jean Lu
Windsor Pipes Thomas Iii
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW201349442A publication Critical patent/TW201349442A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文描述一種併入玻璃中介層之三維積體電路(3D-IC)及製造具有玻璃中介層之三維積體電路(3D-IC)之方法。在一個實施例中，3D-IC併入玻璃中介層，該玻璃中介層具有形成於該玻璃中介層內之穿孔，該等穿孔未填充有導體，該等穿孔允許在再分配層之間的精確金屬至金屬互連(例如)。在另一實施例中，3D-IC併入玻璃中介層，該玻璃中介層具有穿孔且具有不同於矽之熱膨脹係數(coefficient of thermal expansion；CTE)的CTE，矽之CTE為3.2ppm/℃。

Description

併入玻璃中介層的三維積體電路及該三維積體電路之製 造方法 【相關申請案之交叉引用】
本申請案根據專利法主張於2012年3月5日提出申請之美國臨時申請案第61/606,683號之優先權權益，本文依賴該申請案之內容且該申請案之內容以引用之方式全部併入本文中。
本發明係關於一種併入玻璃中介層之三維積體電路及一種製造具有玻璃中介層之三維積體電路之方法。
莫耳定律可能為與半導體積體電路有關之大量技術中的眾所周知趨勢中之一個趨勢。莫耳定律描述計算硬體之趨勢，其中可低成本地置放於積體電路上之電晶體之數量大約每兩年翻一番。此趨勢已持續半個多世紀且預計該趨勢在至少今後幾年內繼續。莫耳定律已很好地服務工業且甚至已併入國際半導體技術藍圖達數十年以指導研發之長期計 劃及設定目標，該國際半導體技術藍圖在全世界稱為ITRS。
在自i-Line至KrF至ArF及現在至最近新興的超紫外線(extreme ultraviolet；EUV)光微影技術之過渡期間，於半導體積體電路上製造越來越小的臨界尺寸(節點)之成本在過去幾年裏一直在顯著增加。鑒於此，一些工業專家曾爭論，沒有更進一步的半導體工業可在如莫耳定律所規定之相同時間訊框內成本有效地縮減半導體積體電路上之臨界尺寸之大小。
然而，存在可用來改良與積體電路之封裝有關之效能的另一機制。一旦積體電路之晶圓經完成及分割，就需要將積體電路封裝而使用。第1圖(先前技術)為圖示積體電路之封裝多年以來如何由導線束縛102、倒裝晶片(chip)104、堆疊晶粒(die)106、封裝疊加108演變至新興的三維積體電路110(3D IC 110)的圖解。半導體工業已開始進行漸增地積極方法來發展、適應及實施新興的3D IC封裝技術。
三維積體電路110(3D IC 110)為半導體電路，在該半導體電路中將有效電子元件之兩個或兩個以上層垂直且水平地整合至單個電路內。3D IC封裝不應該與3D封裝相混淆，3D封裝已使用多年且藉由將單獨晶片堆疊在單個封裝內而節約空間。亦稱為系統級封裝(System in Package；SiP)之3D封裝不將晶片整合至單個電路內。詳言之，SiP內之晶片就好象將該等晶片安裝在正常電路板上之單獨封裝內地與晶片外控制連通。
相比之下，3D IC 110充當單個晶片，其中在不 同層上之所有元件與晶片上控制垂直或水平地連通。基本上，當與藉由其他封裝技術製造之IC相比時，藉由將積體電路或晶粒堆疊於彼此之頂部上的新3D IC封裝技術產生具有增加的速度、降低的功率及降低的成本的3D IC 110。事實上，與3D IC封裝相關聯之優勢可幫助延伸莫耳定律之效能且可能地延伸甚至超過莫耳定律所預測之效能。
3D IC封裝技術可用來製造許多不同類型之三維積體電路，該等類型例如自記憶體堆疊至現場可程式化閘陣列(Field Programmable Gate Array；FPGA)。參看第2圖(先前技術)，存在併入矽中介層202之Xilinx 3D IC FPGA 200之照片，該Xilinx 3D IC FPGA 200由臺灣半導體製造公司製造。Xilinx 3D IC FPGA 200包含FPGA薄片204，該FPGA薄片204包括再分配層205，該等再分配層205具有形成於該等再分配層205上之微型凸塊206，其中FPGA薄片204緊靠於矽中介層202之一個側而定位。矽中介層202之另一側緊靠於具有再分配層207之佈線板208而定位，該等再分配層207具有定位在該等再分配層207上之C4凸塊210。矽中介層202具有填充有銅214之穿孔212(稱為直通矽穿孔(through silicon via；TSV)212)以在微型凸塊206與C4凸塊210之間提供精確互連。佈線板208在該佈線板208之另一側上具有再分配層209，該等再分配層209用來連接C4凸塊210至球狀柵格陣列211(ball grid array 211；BGA 211)，該等球狀柵格陣列211附接至主機板215。Xilinx 3D IC FPGA 200之架構通常稱為「2.5D IC」，因為與多個IC之垂直堆疊不同，在 中介層上存在多個IC。
在此特定實例中，矽中介層202為FPGA薄片204及佈線板208提供精確互連(填充有銅214之穿孔212)，同時亦起作用以在FPGA薄片204與BGA 211之間提供電分離(電絕緣)。通常，矽中介層202具有穿孔212(TSV 212)，該等穿孔212使用幹反應離子蝕刻製程(Dry Reactive Ion Etch process；DRIE)以相對良好之品質來形成，該DRIE在行業中亦稱為「波希製程(Bosch process)」。然而，DRIE製程係不理想的。舉例而言，DRIE製程成本在與更習知的導線接合製程相比時顯著更大，其中晶粒連接沿著晶粒之周邊直接製造至封裝基板。導線接合製程不用於製造3D IC 110，然而幫助說明與DRIE製程相關聯之顯著成本。
參看第3圖(先前技術)，存在圖示利用300 mm外直徑的矽晶圓執行導線接合製程300及DRIE製程302之不同步驟及關聯之相對成本的圖解。在此實例中之DRIE製程302圖示在10 μm/min 302a、20 μm/min 302b、30 μm/min 302c、40 μm/min 302d及50 μm/min 302e下於300 mm外直徑的矽晶圓中形成穿孔212(TSV 212)之步驟及關聯成本。在導線接合製程300及DRIE製程302中之不同步驟根據下列圖例表示：‧微影術步驟304
‧蝕刻步驟306
‧剝離/清洗步驟308
‧介電質襯裏步驟310
‧阻障及晶種步驟312
‧微影術步驟314
‧Cu電鍍及焊接步驟316
‧剝離步驟318
‧濕蝕刻阻障及晶種步驟320
‧背面研磨及拋光步驟322
‧晶粒附接膜步驟324
‧穿孔曝光步驟及穿孔介電質開口步驟326
‧分割(鋸開)步驟328
‧拾取及置放及晶粒附接步驟330
‧導線接合步驟332
如第3圖中之圖解圖示，藉由DRIE製程製得之具有銅填充穿孔212及銅填充穿孔214之矽中介層202具有相對高製造成本。因此，存在解決此缺點及與傳統矽中介層相關聯之其他缺點的需要。此需要及其他需要藉由本發明滿足。
在本申請案之獨立項中描述三維積體電路及製造三維積體電路之方法。在附屬項中描述三維積體電路及製造三維積體電路之方法的有利實施例。
在一個態樣中，本發明提供一種三維積體電路，該三維積體電路包含：(a)第一電路元件；(b)一或更多個第一再分配層，其中第一再分配層中之一個第一再分配層具有自該第一再分配層延伸之複數個第一導電柱；(c)具有主體之玻 璃中介層，該主體包括大體上平行於彼此之第一表面及第二表面，且其中該主體具有自第一表面至第二表面延伸穿過主體之複數個穿孔；(d)一或更多個第二再分配層，其中第二再分配層中之一個第二再分配層具有自該第二再分配層延伸之複數個第二導電柱；(e)第二電路元件；(f)一或更多個第一再分配層定位在第一電路元件與玻璃中介層之第一表面之間；(g)一或更多個第二再分配層定位在第二電路元件與玻璃中介層之第二表面之間；及(h)玻璃中介層定位在一個第一分配層與一個第二分配層之間，以使得第一導電柱中之每一第一導電柱接觸第二導電柱中之對應第二導電柱，且其中每一對的第一導電柱及第二導電柱在位於玻璃中介層中之穿孔中之一個穿孔內彼此接觸。
在另一態樣中，本發明提供一種製造三維積體電路之方法。方法包含以下步驟：(a)提供第一電路元件；(b)提供一或更多個第一再分配層，其中第一再分配層中之一個第一再分配層具有自該第一再分配層延伸之複數個第一導電柱；(c)提供具有主體之玻璃中介層，該主體包括大體上平行於彼此之第一表面及第二表面，且其中該主體具有自第一表面至第二表面延伸穿過主體之複數個穿孔；(d)提供一或更多個第二再分配層，其中第二再分配層中之一個第二再分配層具有自該第二再分配層延伸之複數個第二導電柱；(e)提供第二電路元件；(f)將一或更多個第一再分配層定位在第一電路元件與玻璃中介層之第一表面之間；(g)將一或更多個第二再分配層定位在第二電路元件與玻璃中介層之第二表面之間； 及(h)將玻璃中介層定位在一個第一分配層與一個第二分配層之間，以使得第一導電柱中之每一第一導電柱接觸第二導電柱中之對應第二導電柱，且其中每一對的第一導電柱及第二導電柱在位於玻璃中介層中之穿孔中之一個穿孔內彼此接觸。
在又一態樣中，本發明提供一種三維積體電路，該三維積體電路包含：(a)第一電路元件；(b)一或更多個第一再分配層；(c)具有主體之玻璃中介層，該主體包括大體上平行於彼此之第一表面及第二表面，其中該主體具有自第一表面至第二表面延伸穿過該主體之複數個穿孔，且其中該主體具有不同於矽之熱膨脹係數(coefficient of thermal expansion；CTE)的CTE，矽之CTE為約3.2 ppm/℃；(d)一或更多個第二再分配層；(e)第二電路元件；(f)一或更多個第一再分配層定位在玻璃中介層與第一電路元件之間；(g)一或更多個第二再分配層定位在玻璃中介層與第二電路元件之間；及(h)玻璃中介層定位在第一分配層中之一個第一分配層與第二分配層中之一個第二分配層之間。
本發明之額外態樣將部分地闡述於詳細描述、圖式及隨後的任何請求項中，且部分將源自於詳細描述或可藉由實踐本發明而獲知。應理解，前文一般描述及下列詳細描述兩者皆僅為示例性及說明性的且不限制如所揭示之本發明。
102‧‧‧導線束縛
104‧‧‧倒裝晶片
106‧‧‧堆疊晶粒
108‧‧‧封裝疊加
110‧‧‧三維積體電路
200‧‧‧Xilinx 3D IC FPGA
202‧‧‧矽中介層
204‧‧‧FPGA薄片
205‧‧‧再分配層
206‧‧‧微型凸塊
207‧‧‧再分配層
208‧‧‧佈線板
209‧‧‧再分配層
210‧‧‧C4凸塊
211‧‧‧球狀柵格陣列
212,214‧‧‧穿孔
215‧‧‧主機板
300‧‧‧導線接合製程
302a‧‧‧DRIE製程
302b‧‧‧DRIE製程
302c‧‧‧DRIE製程
302d‧‧‧DRIE製程
302e‧‧‧DRIE製程
304‧‧‧微影術步驟
306‧‧‧蝕刻步驟
308‧‧‧剝離/清洗步驟
310‧‧‧介電質襯裏步驟
312‧‧‧阻障及晶種步驟
314‧‧‧微影術步驟
316‧‧‧Cu電鍍及焊接步驟
318‧‧‧剝離步驟
320‧‧‧濕蝕刻阻障及晶種步驟
322‧‧‧背面研磨及拋光步驟
324‧‧‧晶粒附接膜步驟
326‧‧‧穿孔曝光步驟及穿孔介電質開口步驟
328‧‧‧分割(鋸開)步驟
330‧‧‧拾取及置放及晶粒附接步驟
332‧‧‧導線接合步驟
400‧‧‧三維積體電路
402‧‧‧第一電路元件/晶粒/主機板
404a‧‧‧第一再分配層
404b‧‧‧第一再分配層
404c‧‧‧第一再分配層
406‧‧‧玻璃中介層
408a‧‧‧第二再分配層
408b‧‧‧第二再分配層
408c‧‧‧第二再分配層
409‧‧‧第二電路元件/晶粒/主機板
410a‧‧‧第一導電柱
410b‧‧‧第一導電柱
410p‧‧‧第一導電柱
412a‧‧‧第二導電柱
412b‧‧‧第二導電柱
412c‧‧‧第二導電柱
412p‧‧‧第二導電柱
414‧‧‧主體
416‧‧‧第一表面
418‧‧‧第二表面
420a‧‧‧穿孔
420b‧‧‧穿孔
420c‧‧‧穿孔
420p‧‧‧穿孔
500‧‧‧玻璃片
502‧‧‧穿孔
600‧‧‧三維積體電路
602‧‧‧第一電路元件/晶粒/主機板
604a‧‧‧第一再分配層
604b‧‧‧第一再分配層
604c‧‧‧第一再分配層
606‧‧‧玻璃中介層
608a‧‧‧第二再分配層
608b‧‧‧第二再分配層
608c‧‧‧第二再分配層
609‧‧‧第二電路元件/晶粒/主機板
610a‧‧‧第一導電凸塊
610b‧‧‧第一導電凸塊
610p‧‧‧第一導電凸塊
612a‧‧‧第二導電凸塊
612b‧‧‧第二導電凸塊
612p‧‧‧第二導電凸塊
614‧‧‧主體
616‧‧‧第一表面
618‧‧‧第二表面
620a‧‧‧穿孔
620b‧‧‧穿孔
620p‧‧‧穿孔
623a‧‧‧導電材料
623b‧‧‧導電材料
623p‧‧‧導電材料
702a‧‧‧圖解
702b‧‧‧圖解
702c‧‧‧圖解
702d‧‧‧圖解
704‧‧‧線
706‧‧‧線
708‧‧‧線
800‧‧‧玻璃製造系統
802‧‧‧非拋光玻璃片
810‧‧‧熔化容器
812‧‧‧箭頭
813‧‧‧耐火管
815‧‧‧澄清容器/澄清器管
820‧‧‧混合容器/攪拌腔室
822‧‧‧連接管
825‧‧‧輸送容器/碗狀室
826‧‧‧熔化玻璃
827‧‧‧連接管
829‧‧‧下導管
830‧‧‧隔離管/形成設備
832‧‧‧入口
835‧‧‧拉引輥組件
836‧‧‧入口
837‧‧‧槽
838'‧‧‧側壁
838"‧‧‧側壁
839‧‧‧根部
840‧‧‧行進砧機器
902‧‧‧給水管
904'‧‧‧側壁
904"‧‧‧側壁
906‧‧‧底部表面
908‧‧‧末端
910‧‧‧楔形/楔狀主體
912'‧‧‧頂部表面
912"‧‧‧頂部表面
1002‧‧‧最高厚度(Tmax)高程
1004‧‧‧最低厚度(Tmin)高程
1006‧‧‧表面
1102‧‧‧最大距離
1104‧‧‧最大距離
1106‧‧‧最高點
1108‧‧‧最小平方焦平面
1110‧‧‧最低點
本發明之更完整理解可藉由結合隨附圖式參考 下列詳細描述而獲得，在該等隨附圖式中：第1圖(先前技術)為圖示積體電路之封裝多年以來如何由導線束縛、倒裝晶片、堆疊晶粒、封裝疊加演變至3D IC的圖解；第2圖(先前技術)為圖示併入矽中介層之3D IC FPGA之橫截面側視圖的照片；第3圖(先前技術)為圖示利用300 mm外直徑的矽晶圓執行導線接合製程及DRIE製程之不同步驟及關聯之相對成本的圖解；第4A圖至第4B圖分別圖示根據本發明之實施例設置之三維積體電路之局部分解側視圖及裝配側視圖；第5A圖至第5C圖為分別圖示100 μm厚的玻璃片之頂視圖、局部頂部穿孔及局部橫截面側視圖的照片，該玻璃片具有形成於該玻璃片內之直徑為40 μm的一系列穿孔，該一系列穿孔具有200 μm之間距；第6A圖至第6B圖分別圖示根據本發明之另一實施例設置之三維積體電路之局部分解側視圖及裝配側視圖；第7圖(先前技術)圖示四個圖解，該四個圖解說明矽中介層之厚度隨著溫度變化對於積體電路之接合堆疊之翹曲效能的顯著影響；第8圖為根據本發明之實施例的示例性玻璃製造系統之示意圖，該示例性玻璃製造系統使用熔融製程及隔離管(isopipe)製造非拋光玻璃片，該非拋光玻璃片可經切割及進 一步處理以形成玻璃中介層；第9圖為更詳細圖示第8圖中圖示之隔離管的透視圖；第10圖為用來解釋總體厚度變化(total thickness variation；TTV)之示例性玻璃中介層之示意圖，將該TTV定義為在未夾緊(自由狀態)之玻璃中介層之整體表面上的最高厚度(Tmax)高程與最低厚度(Tmin)高程之間的差異；及第11圖為用來解釋翹曲之示例性玻璃中介層之示意圖，該翹曲定義為最大距離之絕對值的和，該等最大距離在應用至玻璃中介層之形狀的最高點及最小平方焦平面(虛線)與最低點及最小平方焦平面(虛線)之間量測得到。
參看第4A圖至第4B圖，第4A圖至第4B圖分別圖示根據本發明之實施例設置之三維積體電路400的局部分解側視圖及裝配側視圖。三維積體電路400包括第一電路元件402(例如，晶粒402、主機板402)、一或更多個第一再分配層404a、404b及404c(圖示三個層)、玻璃中介層406、一或更多個第二再分配層408a、408b及408c(圖示三個層)及第二電路元件409(例如，晶粒409、主機板409)。第一再分配層404c具有(例如)自第一再分配層404c延伸之複數個第一導電柱410a、410b...410p。同樣地，第二再分配層408c具有(例如)自第二再分配層408c延伸之複數個第二導電柱412a、412b...412p。玻璃中介層406具有主體414，該主體414包括大體上平行於彼此之第一表面416及第二表 面418。主體414具有(例如)形成於該主體414內之複數個穿孔420a、420b...420p，該複數個穿孔420a、420b...420p自第一表面416至第二表面418延伸穿過主體414。穿孔420a、420b...420p(直通玻璃穿孔(through glass via；TGV)420a、420b...420p)不具有金屬電鍍且未填充有導電材料，該導電材料諸如銅、錫、鎳、金或銀。三維積體電路400可包括在此領域中眾所周知之額外元件，但為清晰起見，在本文中僅描述需要解釋且賦能本發明之彼等元件。
製造三維積體電路400，以使得將一或更多個第一再分配層404a、404b及404c定位在第一電路元件402與玻璃中介層406之第一表面416之間。同樣地，將一或更多個第二再分配層408a、408b及408c定位在第二電路元件409與玻璃中介層406之第二表面418之間。將玻璃中介層406定位在第一再分配層404c與第二再分配層408c之間，以使得第一導電柱410a、410b...410p中之每一第一導電柱接觸第二導電柱412a、412b...412p中之對應第二導電柱。第一導電柱410a、410b...410p及對應第二導電柱412a、412b...412p在位於玻璃中介層406之穿孔420a、420b......420p中之一者內彼此接觸(見第4B圖)。因此，玻璃中介層406具有形成於玻璃中介層406內的未金屬化之穿孔420a、420b...420p，該等穿孔420a、420b...420p允許以位於玻璃中介層406之每一側上的第一導電柱410a、410b...410p及第二導電柱412a、412b及412c之形式的精確金屬至金屬互連，第一導電柱410a、410b...410p及第二導電柱412a、412b及412c在精確穿孔 420a、420b...420p之中間會合以建立電連接性，而經由玻璃中介層406在介於第一電路元件402及第二電路元件409以及任何其他鄰近的電連接之間的其他處保持理想的絕緣(或大體上理想的絕緣)。接著，提供關於可如何製造玻璃中介層406之詳細論述以及關於玻璃中介層406之各種特徵及若干示例性組成之論述。
玻璃中介層406：製造
玻璃中介層406可由玻璃製造系統製得，該玻璃製造系統使用熔融製程製造玻璃片，可將該等玻璃片切割成為所要形狀之玻璃中介層406。玻璃中介層406可具有任何所要形狀，諸如300 mm直徑的圓形(例如)。使用熔融製程之玻璃製造系統之優勢為可將所得玻璃中介層406製得為具有大約25 um至200 um之均勻厚度，而無須拋光或另外修整第一表面416或第二表面418。另外，非拋光玻璃中介層406可具有極高品質表面特徵，諸如小於1.0 um之總體厚度變化(TTV)、小於30 um之翹曲及經量測在約0.35 nm Ra之範圍內之表面粗糙度(關於總體厚度變化及翹曲之論述見第10圖至第11圖)。下文根據第8圖至第9圖詳細論述使用熔融製程之示例性玻璃製造系統，該示例性玻璃製造系統可製造玻璃中介層406。或者，玻璃中介層406可藉由任何玻璃製造系統製造且隨後玻璃中介層406可經拋光或蝕刻以具有大約25 um至200 um之所要均勻厚度、小於1.0 um之所要總體厚度變化、小於30 um之所要翹曲及經量測在約1.0 nm Ra之範圍內之所要表面粗糙度。實際上，玻璃中介層406可能可經製得 或拋光以具有小於25 um之厚度。
玻璃中介層406：CTE
玻璃中介層406可具有大範圍組成中之任何一者，從而具有選擇玻璃中介層之熱膨脹係數(CTE)的能力，因此玻璃中介層406可匹配或更接近地匹配鄰近材料，該鄰近材料諸如三維積體電路(3D IC)400中之第一再分配層404c及第二再分配層408c。例如，玻璃中介層406可具有組成，以使得玻璃中介層406具有在約3.0 ppm/℃至3.5 ppm/℃之範圍內的CTE，該CTE類似於矽之CTE。導致玻璃中介層406具有在約3.0 ppm/℃至3.5 ppm/℃範圍內之CTE的示例性組成基於氧化物以莫耳百分比計為：SiO2，64.0-71.01；Al2O3，9.0-12.0；B2O3，7.0-12.0；MgO，1.0-3.0；CaO，6.0-11.5；SrO，0-2.0；BaO，0-0.1，其中：(a)1.00≦Σ[RO]/[Al2O3]≦1.25，其中[Al2O3]為Al2O3之莫耳百分比，且Σ[RO]等於MgO、CaO、SrO及BaO之莫耳百分比之和；及(b)玻璃具有下列組成特性中之至少一個特性：(i)基於氧化物，玻璃包含至多0.05莫耳百分比之Sb2O3；及(ii)基於氧化物，玻璃包含至少0.01莫耳百分比之SnO2。或者，玻璃中介層406可具有一組成，以使得玻璃中介層406具有在約6.0 ppm/℃至12.0 ppm/℃之範圍內的CTE。導致玻璃中介層406具有在約6.0 ppm/℃之範圍內之CTE的示例性標稱組成為69.2莫耳%之SiO2、8.5莫耳%之Al2O3、13.9莫耳%之Na2O、1.2莫耳%之K2O、6.5莫耳%之MgO、0.5莫耳%之CaO及0.2莫耳%之SnO2。而且，導致玻璃中介層406具有在約10.0 ppm/℃之範 圍內之CTE的示例性標稱組成為無鹼玻璃，該無鹼玻璃基於氧化物以莫耳百分比計包含：SiO2 64.0-72.0；Al2O3 9.0-16.0；B2O3 1.0-5.0；MgO+La2O3 1.0-7.5；CaO 2.0-7.5；SrO 0.0-4.5；BaO 1.0-7.0，其中Σ(MgO+CaO+SrO+BaO+3La2O3)/(Al2O3)≧1.15，其中Al2O3、MgO、CaO、SrO、BaO及La2O3表示各個氧化物組分之莫耳百分比。事實上，玻璃中介層406可具有任何所要CTE，該CTE係在約3.0 ppm/℃至12.0 ppm/℃之範圍內。
玻璃中介層406：穿孔形成
玻璃中介層406具有(例如)形成於玻璃中介層406內之複數個穿孔420a、420b...420p，該複數個穿孔420a、420b...420p自第一表面416至第二表面418延伸穿過玻璃中介層406。舉例而言，形成於主體414內之穿孔420a、420b...420p可具有在約5 um至約100 μm之範圍內的直徑及約10 um至200 μm之每晶粒圖案最小間距。第5A圖至第5C圖分別為圖示100 μm厚的玻璃片500之頂視圖、局部頂部穿孔及局部橫截面側視圖之照片，該100 μm厚的玻璃片500具有下文根據表1至表2所論述之組成，該玻璃片500具有形成於該玻璃片500內之直徑為40 μm之一系列穿孔502，該一系列穿孔502具有200 μm之間距。間距為介於穿孔502之間的距離且可具有X軸分量及Y軸分量。可用來(例如)在玻璃中介層406中形成穿孔420a、420b...420p之示例性製程論述於標題為「Methods of Forming High-Density Arrays of Holes in Glass」且申請於2012年11月30日之共同受讓之PCT 專利申請案第PCT/US11/62520號中，該專利申請案主張於2010年11月30日提出申請之美國專利申請案第61/418,152號之優先權(該等文件之內容以引用之方式併入本文中)。此示例性製程包括下列步驟：(a)提供具有前表面之玻璃塊；(b)用紫外線(UV)雷射束照射玻璃塊之前表面，光束由在玻璃塊之前表面之+/-100 um內的透鏡聚焦，該透鏡具有在0.1至1.5之範圍內的數值孔徑，以便產生自玻璃塊之前表面延伸至玻璃塊內的開孔，該等孔具有在5 μm至100 μm範圍內之直徑及至少20：1之長寬比。
成本有效地形成具有組成可撓性(例如，CTE可撓性)之玻璃片的獨特組合已賦能先前不可用於市場之全新的架構，該玻璃片可經切割成為所要玻璃中介層406，該所要玻璃中介層406具有大約50 um至100 um之所要厚度、小於1.0 um之所要總體厚度變化、小於30 um之所要翹曲及約0.35 nm Ra(未拋光)及約1.0 nm(已拋光)之所要表面粗糙度以及(例如)精確形成的穿孔420a、420b...420p。此賦能之架構產生具有(例如)精確穿孔420a、420b...420p之薄玻璃主體414，該等精確穿孔420a、420b...420p不是諸如傳統中介層中之金屬化穿孔，而是(例如)通過穿孔420a、420b...420p，該等通過穿孔420a、420b...420p在玻璃中介層406之每一側上賦能在第一導電柱410a、410b...410p與第二導電柱412a、412b...412p之間的互連(見第4B圖)。第一導電柱410a、410b...410p及第二導電柱412a、412b...412p之精確互連會合於(例如)精確穿孔420a、420b...420p之中間以建立電連接 性，而經由玻璃主體414在介於晶粒以及其他鄰近電連接之間的其它處保持理想的絕緣(或大體上理想的絕緣)。
再次參看第4A圖至第4B圖，設置玻璃中介層406，以使得不將(例如)穿孔420a、420b...420p如對於傳統中介層所進行般金屬化，且如此賦能在第一導電柱410a、410b...410p與第二導電柱412a、412b...412p之間的精確接合得以形成於精確穿孔420a、420b...420p內。導電材料填充步驟製程(見第3圖中之步驟316)之消除提供主要優勢且可能僅針對玻璃中介層406。另外，可使用微影術製程將第一導電柱410a、410b...410p及第二導電柱412a、412b...412p分別沉積於第一再分配層404c及第二再分配層408c上。因此，第一導電柱410a、410b...410p及第二導電柱412a、412b...412p由於微影術製程的原因將具有高度與直徑的2：1之長寬比。因此，20 um高導電柱例如僅能夠製得為最小10 um直徑，且此意味著通常將使用一對導電柱410a及412a且該對導電柱410a及412a將必須界接在玻璃中介層406內而不使用具有橫穿玻璃中介層406之寬度來接觸另一再分配層上之「凸塊」的一個長導電柱410a之一個再分配層。此外，在第一導電柱410a、410b...410p與第二導電柱412a、412b...412p之間的精確接合僅在玻璃中介層406內切實可行，該玻璃中介層406提供理想的電絕緣(或大體上理想的電絕緣)。
併入上述玻璃中介層406之三維積體電路400具有許多優勢，下文論述該等優勢中之一些優勢：
1.可選擇玻璃中介層406之組成，以使得玻璃中介層406 具有與第一電路元件402、第一再分配層404a、第一再分配層404b及第一再分配層404c(包括第一導電柱410a、410b...410p)、第二再分配層408a、第二再分配層408b及第二再分配層408c(包括第二導電柱412a、412b...412p)及第二電路元件409之組合結構匹配之CTE。如此極大地改良在熱瞬態及一般循環期間之可靠性。
2.在不需要執行任何拋光或修整步驟之情況下，使用熔融製程製造玻璃中介層406之成本有效性(亦見第8圖至第9圖)。舉例而言，如此消除第3圖中之步驟322之成本。
3.玻璃中介層406為極好的絕緣體且為比矽中介層更好的絕緣體。另外，三維積體電路400之架構將不可能具有矽中介層，因為導電柱410a、410b...410p及導電柱412a、412b...412p將不能觸碰矽中介層中之穿孔的側面，因為矽中介層為半導體。舉例而言，如此消除第3圖中步驟310之成本。
4.玻璃中介層406具有穿孔420a、420b...420p，該等穿孔420a、420b...420p不具有金屬電鍍且未填充有導電材料，該導電材料諸如銅、錫、鎳、金或銀。因此，不需要執行高成本金屬電鍍及焊接步驟316(見第3圖)。
5.在具有矽中介層之傳統三維積體電路中之嚴重故障機制為矽中介層具有不同的CTE，且當銅以高於周圍材料之速率膨脹時，矽中介層接著「活塞化」向外按壓至凸塊及再分配層內。然而，對於具有匹配CTE之三維積體電路400之架構，玻璃中介層406存在徑向自由來膨脹且鬆馳軸向應力， 因此完全地消除此故障模式。
6.與製造三維積體電路400相關聯之降低的成本。一些該等降低的成本如下：
A.熔融製程可用來製造玻璃中介層406以具有50 μm至200 μm之最終要求厚度，此製程之成本大概比製造矽中介層之成本低兩個數量級。
B.可在無須執行製得矽中介層所需要之微影術步驟304、蝕刻步驟306、介電質襯裏步驟310、阻障及晶種步驟312及金屬電鍍及焊接步驟316的情況下製造玻璃中介層406(見第3圖)。
C.玻璃中介層406不需要以導電材料填充穿孔420a、420b...420p意謂穿過玻璃之孔所需之品質可低得多。此係因為穿孔420a、420b...420p之形狀並非如此關鍵，當與製得具有填充有導電材料之穿孔的矽中介層相比時，壁面粗糙度變得無關緊要，且不再要求精密形成之穿孔的準確複製。另外，當與製得具有填充有導電材料之穿孔的矽中介層相比時，可增加玻璃中介層406之製造速率，且可使用較便宜的雷射及光學器件同時製得多個穿孔。
參看第6A圖至第6B圖，第6A圖至第6B圖分別圖示根據本發明之另一實施例設置之三維積體電路600之局部分解側視圖及裝配側視圖。三維積體電路600包括第一電路元件602(例如，晶粒602、主機板602)、一或更多個第一再分配層604a、604b及604c(圖示三個層)、玻璃中介層606、一或更多個第二再分配層608a、608b及608c(圖示 三個層)及第二電路元件609(例如，晶粒609、主機板609)。第一再分配層604c具有複數個第一導電凸塊610a、610b...610p(例如)。同樣地，第二再分配層608c具有複數個第二導電凸塊612a、612b...612p(例如)。玻璃中介層606具有主體614，該主體614包括大體上平行於彼此之第一表面616及第二表面618。主體614具有形成於主體614內之複數個穿孔620a、620b...620p(例如)，該複數個穿孔620a、620b...620p自第一表面616至第二表面618延伸穿過主體614。穿孔620a、620b...620p(直通玻璃穿孔(TGV)620a、620b...620p)具有金屬電鍍且填充有導電材料623a、623b...623p(例如)，該導電材料諸如銅、錫、鎳、金或銀。三維積體電路600可包括在此領域中眾所周知之額外元件，但為清晰起見，在本文中僅描述需要解釋且賦能本發明之彼等元件。
製造三維積體電路600，以使得將一或更多個第一再分配層604a、604b及604c定位在第一電路元件602與玻璃中介層606之第一表面616之間。同樣地，將一或更多個第二再分配層608a、608b及608c定位在第二電路元件609與玻璃中介層606之第二表面618之間。將玻璃中介層606定位在第一再分配層604c與第二再分配層608c之間，以使得第一導電凸塊610a、610b...610p中之每一第一導電凸塊接觸對應穿孔之導電材料623a、623b...623p之一個側且第二導電凸塊612a、612b...612p中之每一第二導電凸塊接觸對應穿孔之導電材料623a、623b...623p之另一側。接著，提供關於 可如何製造玻璃中介層606之詳細論述以及關於玻璃中介層606之各種特徵及若干示例性組成之論述。
玻璃中介層606：製造
玻璃中介層606可由玻璃製造系統製得，該玻璃製造系統使用熔融製程製造玻璃片，可將該等玻璃片切割成為所要形狀之玻璃中介層606。玻璃中介層606可具有任何所要形狀，諸如300 mm直徑的圓形(例如)。使用熔融製程之玻璃製造系統之優勢為可將所得玻璃中介層606製得為具有大約25 um至200 um之均勻厚度，而無須拋光或另外修整第一表面616或第二表面618。另外，非拋光玻璃中介層606可具有極高品質表面特徵，諸如小於1.0 um之總體厚度變化、小於30 um之翹曲及經量測在約0.35 nm Ra之範圍內之表面粗糙度(關於總體厚度變化及翹曲之論述見第10圖至第11圖)。下文根據第8圖至第9圖詳細論述使用熔融製程之示例性玻璃製造系統，該示例性玻璃製造系統可製造玻璃中介層606。或者，玻璃中介層606可由任何玻璃製造系統製造且玻璃中介層606隨後可經拋光或蝕刻以具有大約25 um至200 um之所要均勻厚度、小於1.0 um之所要總體厚度變化、小於30 um之所要翹曲及經量測在約1.0 nm Ra之範圍內之所要表面粗糙度。實際上，玻璃中介層606可能可經製得或拋光以具有小於25 um之厚度。
玻璃中介層606：CTE
玻璃中介層606可具有大範圍組成中之任何一者，從而導致調整熱膨脹係數(CTE)的能力，因此玻璃中介層 606可匹配或更接近地匹配鄰近材料，該鄰近材料諸如三維積體電路(3D IC)600中之第一再分配層604c及第二再分配層608c。此為理想之特徵，如在論述與併入矽中介層之傳統三維積體電路相關聯之問題之後將變得顯而易見。
再次參看第2圖(先前技術)，併入矽中介層202之Xilinx 3D IC FPGA 200在矽中介層202之任一側上具有互連材料(具有金屬「凸塊」之再分配層)，該互連材料不是矽但該互連材料具有遠大於矽的3.2 ppm/℃之CTE的CTE。若矽中介層202比如厚約700 um，則該等再分配層及金屬「凸塊」對組合結構之CTE具有最小作用。然而，若矽中介層202為如所要求地一樣薄，則再分配層及金屬「凸塊」起到重要作用且增加組合結構之CTE，如在下文將論述。參看第7圖(先前技術)，第7圖有四個圖解702a、702b、702c及702d，已提供該四個圖解702a、702b、702c及702d來說明具有積體電路之矽中介層之厚度隨著溫度變化對於層之接合堆疊之翹曲效能的顯著影響。圖解702a、圖解702b、圖解702c及圖解702d具有下列特徵：(a)x軸為距離(mm)；(b)y軸為偏轉(um)；(c)線704表示室溫25℃；(d)線706表示200℃；及(e)線708表示在室溫25℃與200℃之間的差。
‧圖解702a：具有CTE為3.2ppm之0.7 mm厚的玻璃；0.06 mm之黏著劑；0.7 mm之Si；最大弓形=-80 μm；及總Δ弓形=115 μm。
‧圖解702b：具有CTE為3.2ppm之0.7 mm厚的玻璃；0.06 mm之黏著劑；0.072 mm之Si；最大弓形=40 μm；及總 Δ弓形=-50 μm。
‧圖解702c：具有CTE為3.2ppm之0.7 mm厚的玻璃；0.06 mm之黏著劑；0.05 mm之Si；最大弓形=-45 μm；及總Δ弓形=10 μm。
‧圖解702d：具有CTE為3.2ppm之0.7 mm厚的玻璃；0.06 mm之黏著劑；0.02 mm之Si；最大弓形=40 μm；及總Δ弓形=35 μm。
如可見，併入具有填充有導電材料之穿孔的矽中介層之傳統三維積體電路具有問題化的弓形。相比之下，具有玻璃中介層606之三維積體電路600將不具有問題化的弓形，該玻璃中介層606具有填充有導電材料623a、623b...623p(例如)之穿孔620a、620b...620p(例如)。作為替代，可製造三維積體電路600以併入玻璃中介層606，該玻璃中介層606具有不同於矽之CTE的CTE，矽之CTE為3.2 ppm/℃。詳言之，玻璃中介層606可取決於特定應用由不同玻璃組成製得以具有不同的CTE。例如，玻璃中介層606可具有組成，以使得玻璃中介層606具有在約3.3 ppm/℃至12.0 ppm/℃之範圍內的CTE。產生具有在約6.0 ppm/℃之範圍內之CTE的玻璃中介層406之示例性標稱組成為69.2莫耳%之SiO2、8.5莫耳%之Al2O3、13.9莫耳%之Na2O、1.2莫耳%之K2O、6.5莫耳%之MgO、0.5莫耳%之CaO及0.2莫耳%之SnO2。而且，產生具有在約10.0 ppm/℃之範圍內之CTE的玻璃中介層406之示例性標稱組成為無鹼玻璃，該無鹼玻璃基於氧化物以莫耳百分比為單位包含：SiO2 64.0-72.0；Al2O3 9.0-16.0；B2O3 1.0-5.0；MgO+La2O3 1.0-7.5；CaO 2.0-7.5；SrO 0.0-4.5；BaO 1.0-7.0，其中Σ(MgO+CaO+SrO+BaO+3La2O3)/(Al2O3)≧1.15，其中Al2O3、MgO、CaO、SrO、BaO及La2O3表示各個氧化物組分之莫耳百分比。
玻璃中介層606：穿孔形成
玻璃中介層606具有填充有導電材料623a、623b...623p(例如)之穿孔620a、620b...620p(例如)。穿孔620a、620b...620p可具有在約5 μm至約100 μm之範圍內的直徑及約10 μm至200 μm之每晶粒圖案最小間距。用來形成穿孔620a、620b...620p之製程可能需要比上文根據玻璃中介層406描述之製程更詳細，該玻璃中介層406具有未填充有導電材料之穿孔420a、420b...420p。如此係因為，當穿孔620a、620b...620p填充有導電材料623a、623b...623p時，穿孔620a、620b...620p之形狀、壁面粗糙度及複製比穿孔620a、620b...620p未填充有導電材料623a、623b...623p之情況要更加關鍵。
熟習此項技術者應瞭解，上述三維積體電路400及三維積體電路600可具有不同於使用僅一個第一電路元件402及第一電路元件602及僅一個第二電路元件409及第二電路元件609的設置。例如，在無理論限制僅為實際限制之情況下，三維積體電路400及三維積體電路600可具有以交替結構用m個玻璃中介層406及606堆疊之n個電路晶粒，諸如3個、4個、5個、6個等電路晶粒及2個、3個、4個、5個等玻璃中介層406及606之堆疊。問題在於，三維積體電 路400及三維積體電路600可在玻璃中介層406及玻璃中介層606之頂部上具有多於僅一個電路元件，且在玻璃中介層406及玻璃中介層606下方具有多於一個電路元件。另外，可將玻璃中介層406及玻璃中介層606利用於稱為「2.5D IC」之結構中，諸如第2圖中所圖示，其中可將玻璃中介層406及玻璃中介層606直接定位在晶粒與佈線板之間。
下文為關於可製造玻璃片之示例性玻璃製造系統之論述，該等玻璃片經切割成為所要形狀且經處理(穿孔形成)以形成多個玻璃中介層406及玻璃中介層606，該多個玻璃中介層406及玻璃中介層606具有非拋光第一表面416及非拋光第一表面616與非拋光第二表面418及非拋光第二表面618以及上述的實體屬性及組成屬性。示例性玻璃製造系統利用稱為熔融製程的玻璃形成製程，其中玻璃片之兩個表面形成在空氣中，因此不要求拋光兩個表面。下文根據第8圖至第9圖描述一個示例性玻璃製造系統，該示例性玻璃製造系統使用熔融製程製得玻璃片，該玻璃片可經切割以製造玻璃中介層406及玻璃中介層606。
參看第8圖，第8圖為根據本發明之實施例的示例性玻璃製造系統800之示意圖，該示例性玻璃製造系統800使用熔融下拉製程製造非拋光玻璃片802，該非拋光玻璃片802可經切割且進一步處理以形成玻璃中介層406及玻璃中介層606。示例性玻璃製造系統800包括熔化容器810、澄清容器815、混合容器820(例如，攪拌腔室820)、輸送容器825(例如，碗狀室825)、隔離管830(例如，形成設備830)、 拉引輥組件835及行進砧機器840。熔化容器810為其中將玻璃批料如藉由箭頭812所示引入且熔化以形成熔化玻璃826之處。澄清容器815(亦即，澄清器管815)具有高溫處理區，該高溫處理區經由耐火管813自熔化容器810接收熔化玻璃826(此處未圖示)且在該高溫處理區中自熔化玻璃826移除氣泡。澄清容器815藉由澄清器至攪拌腔室連接管822連接至混合容器820(亦即，攪拌腔室820)。混合容器820藉由攪拌腔室至碗狀室的連接管827而連接至輸送容器825。輸送容器825經由下導管829輸送熔化玻璃826至入口832且進入隔離管830。隔離管830包括入口836，該入口836接收熔化玻璃826，該熔化玻璃826流動進入槽837且隨後在於稱為根部839之處熔融在一起之前溢出且沿著兩側838'及838"向下流動(見第9圖)。根部839為其中兩側838'及838"會合且其中熔化玻璃826之兩個溢流壁面在於拉引輥組件830之兩個輥之間向下抽拉以形成玻璃片802之前再聚合(亦即，再熔融)之處。行進砧機器840隨後切割玻璃片802成為不同的玻璃片802，該等不同的玻璃片802稍後經切割成為用於玻璃中介層406及玻璃中介層606之所要形狀。接著，根據第9圖提供關於隔離管830之示例性設置之更詳細論述。
參看第9圖，第9圖為可用來形成玻璃片802之示例性隔離管830之透視圖。隔離管830包括給水管902，該給水管902經由入口836提供熔化玻璃826至槽837。槽837由內部側壁904'及內部側壁904"定界，該等內部側壁904'及內部側壁904"經圖示為具有與底部表面906之大體上垂直的 關係，但亦可具有任何類型的關係。在此實例中，隔離管830具有底部表面906，該底部表面906在離入口836最遠的末端908附近具有急劇遞減之等高線。若需要，隔離管830可具有底部表面906，該底部表面906在離入口836最遠的末端808附近具有定位於該底部表面906上之嵌入物體(嵌入犁)。
示例性隔離管830具有楔形/楔狀主體910，該楔形/楔狀主體910具有相對安置之收斂側壁838'及收斂側壁838"。具有底部表面906及可能嵌入物體(未圖示)之槽837縱向地位於楔狀主體910之上表面。底部表面906及嵌入物體(若使用)兩者皆已精確地描述了在末端908處變淺之圖案，該末端908為離入口836最遠的末端。如圖所示，在槽837之底部表面906與頂部表面912'及頂部表面912"之間的高度隨著人遠離入口836朝著末端908移動而降低。然而，應瞭解，高度可在底部表面906與頂部表面912'及頂部表面912"之間以任何方式變化。亦應瞭解，楔形/楔狀主體910可藉由裝置樞轉地調整以提供圖示為θ之所要傾角，該裝置諸如可調整滾軸、楔狀物、凸輪或其他裝置(未圖示)，θ為自平行頂部表面912'及平行頂部表面912"之水平面的角度變化。
在操作中，熔化玻璃826經由給水管902及入口836進入槽837。熔化玻璃826湧出槽837之平行頂部表面912'及平行頂部表面912"、分開且沿著楔狀主體910之相對安置的收斂側壁838'及收斂側壁838"向下流動。在楔狀物部分之底部或根部839，經分開之熔化玻璃826再聚合以形成玻璃片 802，該玻璃片802具有極平坦且平滑之非拋光表面。玻璃片802之高表面品質來源於熔化玻璃826之自由表面及在不與隔離管830之外部接觸的情況下形成玻璃片802之外表面，熔化玻璃826分開且沿著相對安置之收斂側壁838'及收斂側壁838"向下流動。
玻璃片802可藉由使用各種玻璃組成(批料)中之任何一者而獲得。舉例而言，所選取之玻璃組成可為大範圍之矽酸鹽玻璃組成、硼矽酸鹽玻璃組成、鋁矽酸鹽玻璃組成或硼鋁矽酸鹽玻璃組成中之任何玻璃組成，所選取之玻璃組成視情況可包含一或更多種鹼及/或鹼土改質劑。藉由說明之方式，一種此玻璃組成包括以下成分：58莫耳百分比(莫耳%)至72莫耳百分比之SiO2；9莫耳%至17莫耳%之Al2O3；2莫耳%至12莫耳%之B2O3；8莫耳%至16莫耳%之Na2O；及0莫耳%至4莫耳%之K2O，其中比值 modifier：改質劑；mol%：莫耳%，其中改 質劑包含鹼金屬氧化物。另一玻璃組成包括以下成分：61莫耳%至75莫耳%之SiO2；7莫耳%至15莫耳%之Al2O3；0莫耳%至12莫耳%之B2O3；9莫耳%至21莫耳%之Na2O；0莫耳%至4莫耳%之K2O；0莫耳%至7莫耳%之MgO；及0莫耳%至3莫耳%之CaO。又一說明性玻璃組成包括以下成分：60莫耳%至70莫耳%之SiO2；6莫耳%至14莫耳%之Al2O3；0莫耳%至15莫耳%之B2O3；0莫耳%至15莫耳%之Li2O；0莫耳%至20莫耳%之Na2O；0莫耳%至10莫耳%之K2O；0 莫耳%至8莫耳%之MgO；0莫耳%至10莫耳%之CaO；0莫耳%至5莫耳%之ZrO2；0莫耳%至1莫耳%之SnO2；0莫耳%至1莫耳%之CeO2；小於百萬分之(parts per million；ppm)50之As2O3；及小於50 ppm之Sb2O3；其中12莫耳%≦Li2O+Na2O+K2O≦20莫耳%且0莫耳%≦MgO+CaO≦10莫耳%。另一說明性玻璃組成包括以下成分：55莫耳%至75莫耳%之SiO2；8莫耳%至15莫耳%之Al2O3；10莫耳%至20莫耳%之B2O3；0莫耳%至8莫耳%之MgO；0莫耳%至8莫耳%之CaO；0莫耳%至8莫耳%之SrO；及0莫耳%至8莫耳%之BaO。另外，可視情況將基板退火及/或強化(例如，藉由熱回火、化學離子交換或類似製程)。
參看第10圖，第10圖為用來解釋總體厚度變化(TTV)之示例性玻璃中介層406及玻璃中介層606之示意圖，該TTV經定義為在未夾緊(自由狀態)之玻璃中介層406及玻璃中介層606之整體表面1006上的最高厚度(Tmax)高程1002與最低厚度(Tmin)高程1004之間的差異。此示意圖並未按比例且未圖示玻璃中介層之穿孔420a、420b...420c及穿孔620a、620b...620p，因此人們可容易理解可如何計算TTV。
參看第11圖，第11圖為用來解釋翹曲之示例性玻璃中介層406及玻璃中介層606之示意圖，翹曲經定義為最大距離1102及最大距離1104之絕對值的和，該等最大距離1102及最大距離1104係分別在最高點1106及應用至玻璃中介層406及玻璃中介層606之形狀的最小平方焦平面1108(虛線)與最低點1110及最小平方焦平面1108(虛線)之間 量測得到。最高點1106及最低點1110兩者皆相對於玻璃中介層406及玻璃中介層606之相同表面。將最小平方焦平面1108應用至未夾緊(自由狀態)之玻璃中介層406及玻璃中介層606之形狀。最小平方焦平面1108由下列方法決定。平面由方程式z=A+Bx-Cy決定。隨後，最小平方平面擬合經由實際資料與平面之偏差之平方和的矩陣最小化而決定。此方法得到最小平方值A、B及C。矩陣經決定如下：
藉由求解對於A、B及C之此方程式，完成最小平方擬合。此示意圖並未按比例且未圖示玻璃中介層之穿孔420a、420b...420c及穿孔620a、620b...620p，因此人們可容易地理解可如何計算翹曲。
儘管本發明之若干實施例已圖示於隨附圖式中且描述於前述【實施方式】中，但應理解，本發明不局限於所揭示之實施例，且在不脫離如藉由下列申請專利範圍所闡述及定義之本發明之情況下，本發明能夠有大量重新排列、修改及替換。
400‧‧‧三維積體電路
402‧‧‧第一電路元件/晶粒/主機板
404a‧‧‧第一再分配層
404b‧‧‧第一再分配層
404c‧‧‧第一再分配層
406‧‧‧玻璃中介層
408a‧‧‧第二再分配層
408b‧‧‧第二再分配層
408c‧‧‧第二再分配層
409‧‧‧第二電路元件/晶粒/主機板
410a‧‧‧第一導電柱
410b‧‧‧第一導電柱
410p‧‧‧第一導電柱
412a‧‧‧第二導電柱
412b‧‧‧第二導電柱
412c‧‧‧第二導電柱
412p‧‧‧第二導電柱
414‧‧‧主體
416‧‧‧第一表面
418‧‧‧第二表面
420a‧‧‧穿孔
420b‧‧‧穿孔
420c‧‧‧穿孔
420p‧‧‧穿孔

Claims (23)

  1. 一種三維積體電路，該三維積體電路包含：一第一電路元件；一或更多個第一再分配層，其中該等第一再分配層中之一個第一再分配層具有自該第一再分配層延伸之複數個第一導電柱；具有一主體之一玻璃中介層，該主體包括大體上平行於彼此之一第一表面及一第二表面，且其中該主體具有自該第一表面至該第二表面延伸穿過該主體之複數個穿孔；一或更多個第二再分配層，其中該等第二再分配層中之一個第二再分配層具有自該第二再分配層延伸之複數個第二導電柱；一第二電路元件；該一或更多個第一再分配層定位在該第一電路元件與該玻璃中介層之該第一表面之間；該一或更多個第二再分配層定位在該第二電路元件與該玻璃中介層之該第二表面之間；及該玻璃中介層定位在該一個第一分配層與該一個第二分配層之間，以使得該等第一導電柱中之每一第一導電柱接觸該等第二導電柱中之一對應第二導電柱，且其中每一對該等第一導電柱及第二導電柱在位於該玻璃中介層中之該等穿孔中之一個穿孔內彼此接觸。
  2. 如請求項1所述之三維積體電路，其中該等穿孔不具有金屬電鍍。
  3. 如請求項1所述之三維積體電路，其中該等穿孔具有在約5 um至約100 μm之一範圍內的一直徑。
  4. 如請求項1所述之三維積體電路，其中該玻璃中介層為具有約0.35 nm Ra之一表面粗糙度的一非拋光玻璃中介層。
  5. 如請求項1所述之三維積體電路，其中該玻璃中介層為具有約1.0 nm Ra之一表面粗糙度的一拋光玻璃中介層。
  6. 如請求項1所述之三維積體電路，其中該玻璃中介層具有在約3.0 ppm/℃至3.5 ppm/℃之一範圍內的一熱膨脹係數(coefficient of thermal expansion；CTE)。
  7. 如請求項1所述之三維積體電路，其中該玻璃中介層具有在約6.0 ppm/℃至12.0 ppm/℃之一範圍內的一熱膨脹係數(CTE)。
  8. 如請求項1所述之三維積體電路，其中該玻璃中介層具有在約25 μm至200 μm之一範圍內的一厚度。
  9. 如請求項1所述之三維積體電路，其中該玻璃中介層具有小於約1.0 μm之一總體厚度變化，及小於約30 μm之一翹曲，及約0.35 nm Ra(未拋光)及約1.0 nm(已拋光)之一表面粗糙度。
  10. 如請求項1所述之三維積體電路，其中該玻璃中介層基於氧化物以莫耳百分比計包含：SiO2：64.0-71.0 Al2O3：9.0-12.0 B2O3：7.0-12.0 MgO：1.0-3.0 CaO：6.0-11.5 SrO：0-2.0 BaO：0-0.1其中：(a)1.00≦Σ[RO]/[Al2O3]≦1.25，其中[Al2O3]為Al2O3之該莫耳百分比且Σ[RO]等於MgO、CaO、SrO及BaO之該等莫耳百分比之和；及(b)該玻璃具有下列組成特性中之至少一個特性：(i)基於氧化物，該玻璃包含至多0.05莫耳百分比之Sb2O3；(ii)基於氧化物，該玻璃包含至少0.01莫耳百分比之SnO2。
  11. 如請求項1所述之三維積體電路，其中該玻璃中介層包含69.2莫耳%之SiO2、8.5莫耳%之Al2O3、13.9莫耳%之Na2O、1.2莫耳%之K2O、6.5莫耳%之MgO、0.5莫耳%之CaO及0.2莫耳%之SnO2之一標稱組成。
  12. 如請求項1所述之三維積體電路，其中該玻璃中介層基於氧化物以莫耳百分比計包含：SiO2 64.0-72.0；Al2O3 9.0-16.0；B2O3 1.0-5.0；MgO+La2O3 1.0-7.5；CaO 2.0-7.5；SrO 0.0-4.5；BaO 1.0-7.0，其中Σ(MgO+CaO+SrO+BaO+3La2O3)/(Al2O3)≧1.15，其中Al2O3、MgO、CaO、SrO、BaO及La2O3表示該等各個氧化物組分之該等莫耳百分比。
  13. 一種製造一三維積體電路之方法，該方法包含以下步驟：提供一第一電路元件；提供一或更多個第一再分配層，其中該等第一再分配層中之一個第一再分配層具有自該第一再分配層延伸之複數個第一導電柱；提供具有一主體之一玻璃中介層，該主體包括大體上平行於彼此之一第一表面及一第二表面，且其中該主體具有自該第一表面至該第二表面延伸穿過該主體之複數個穿孔；提供一或更多個第二再分配層，其中該等第二再分配層中之一個第二再分配層具有自該第二再分配層延伸之複數個第二導電柱； 提供一第二電路元件；將該一或更多個第一再分配層定位在該第一電路元件與該玻璃中介層之該第一表面之間；將該一或更多個第二再分配層定位在該第二電路元件與該玻璃中介層之該第二表面之間；及將該玻璃中介層定位在該一個第一分配層與該一個第二分配層之間，以使得該等第一導電柱中之每一第一導電柱接觸該等第二導電柱中之一對應第二導電柱，且其中每一對該等第一導電柱及第二導電柱在位於該玻璃中介層中之該等穿孔中之一個穿孔內彼此接觸。
  14. 一種三維積體電路，該三維積體電路包含：一第一電路元件；一或更多個第一再分配層；具有一主體之一玻璃中介層，該主體包括大體上平行於彼此之一第一表面及一第二表面，其中該主體具有自該第一表面至該第二表面延伸穿過該主體之複數個穿孔，且其中該主體具有不同於矽之一熱膨脹係數(coefficient of thermal expansion；CTE)的該CTE，矽之該CTE為3.2 ppm/℃；一或更多個第二再分配層；一第二電路元件；該一或更多個第一再分配層定位在該玻璃中介層與該第一電路元件之間； 該一或更多個第二再分配層定位在該玻璃中介層與該第二電路元件之間；及該玻璃中介層定位在該等第一分配層中之一個第一分配層與該等第二分配層中之一個第二分配層之間。
  15. 如請求項14所述之三維積體電路，其中該等穿孔填充有一導體。
  16. 如請求項14所述之三維積體電路，其中該等穿孔未填充有一導體。
  17. 如請求項14所述之三維積體電路，其中該玻璃中介層為具有約0.35 nm Ra之一表面粗糙度的一非拋光玻璃中介層。
  18. 如請求項14所述之三維積體電路，其中該玻璃中介層為具有約1.0 nm Ra之一表面粗糙度的一拋光玻璃中介層。
  19. 如請求項14所述之三維積體電路，其中該玻璃中介層具有在約3.3 ppm/℃至12.0 ppm/℃之一範圍內的一熱膨脹係數(CTE)。
  20. 如請求項14所述之三維積體電路，其中該玻璃中介層具有在約25 μm至200 μm之一範圍內的一厚度。
  21. 如請求項14所述之三維積體電路，其中該玻璃中介層具有小於約1.0 μm之一總體厚度變化及小於約30 μm之一翹曲。
  22. 如請求項14所述之三維積體電路，其中該玻璃中介層包含69.2莫耳%之SiO2、8.5莫耳%之Al2O3、13.9莫耳%之Na2O、1.2莫耳%之K2O、6.5莫耳%之MgO、0.5莫耳%之CaO及0.2莫耳%之SnO2之一標稱組成。
  23. 如請求項14所述之三維積體電路，其中該玻璃中介層基於氧化物以莫耳百分比計包含：SiO2 64.0-72.0；Al2O3 9.0-16.0；B2O3 1.0-5.0；MgO+La2O3 1.0-7.5；CaO 2.0-7.5；SrO 0.0-4.5；BaO 1.0-7.0，其中Σ(MgO+CaO+SrO+BaO+3La2O3)/(Al2O3)≧1.15，其中Al2O3、MgO、CaO、SrO、BaO及La2O3表示該各個氧化物組分之該等莫耳百分比。
TW102107644A 2012-03-05 2013-03-05 倂入玻璃中介層的三維積體電路及該三維積體電路之製造方法 TW201349442A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201261606683P 2012-03-05 2012-03-05

Publications (1)

Publication Number Publication Date
TW201349442A true TW201349442A (zh) 2013-12-01

Family

ID=47989363

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107644A TW201349442A (zh) 2012-03-05 2013-03-05 倂入玻璃中介層的三維積體電路及該三維積體電路之製造方法

Country Status (7)

Country Link
US (1) US9082764B2 (zh)
EP (1) EP2823508A1 (zh)
JP (1) JP2015513804A (zh)
KR (1) KR20150011797A (zh)
CN (1) CN104620378A (zh)
TW (1) TW201349442A (zh)
WO (1) WO2013134237A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI729203B (zh) * 2016-09-08 2021-06-01 美商康寧公司 具有具形貌特性的孔的製品及其製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014079478A1 (en) 2012-11-20 2014-05-30 Light In Light Srl High speed laser processing of transparent materials
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
US9263370B2 (en) * 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9214421B2 (en) * 2013-09-30 2015-12-15 United Microelectronics Corp. Semiconductor device with fine conductive pillar and method of manufacturing the same
US9676167B2 (en) 2013-12-17 2017-06-13 Corning Incorporated Laser processing of sapphire substrate and related applications
US20150165560A1 (en) 2013-12-17 2015-06-18 Corning Incorporated Laser processing of slots and holes
US10442719B2 (en) 2013-12-17 2019-10-15 Corning Incorporated Edge chamfering methods
US9815730B2 (en) 2013-12-17 2017-11-14 Corning Incorporated Processing 3D shaped transparent brittle substrate
US9701563B2 (en) 2013-12-17 2017-07-11 Corning Incorporated Laser cut composite glass article and method of cutting
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9850160B2 (en) 2013-12-17 2017-12-26 Corning Incorporated Laser cutting of display glass compositions
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー
EP3166895B1 (en) 2014-07-08 2021-11-24 Corning Incorporated Methods and apparatuses for laser processing materials
WO2016010943A2 (en) 2014-07-14 2016-01-21 Corning Incorporated Method and system for arresting crack propagation
KR20170028943A (ko) * 2014-07-14 2017-03-14 코닝 인코포레이티드 조정가능한 레이저 빔 촛점 라인을 사용하여 투명한 재료를 처리하는 방법 및 시스템
JP6788571B2 (ja) 2014-07-14 2020-11-25 コーニング インコーポレイテッド 界面ブロック、そのような界面ブロックを使用する、ある波長範囲内で透過する基板を切断するためのシステムおよび方法
EP3169635B1 (en) 2014-07-14 2022-11-23 Corning Incorporated Method and system for forming perforations
TWI488244B (zh) * 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法
SG11201702158SA (en) * 2014-09-25 2017-04-27 Nippon Electric Glass Co Supporting glass substrate and laminate using same
US10047001B2 (en) 2014-12-04 2018-08-14 Corning Incorporated Glass cutting systems and methods using non-diffracting laser beams
WO2016115017A1 (en) 2015-01-12 2016-07-21 Corning Incorporated Laser cutting of thermally tempered substrates using the multi photon absorption method
CN118125713A (zh) * 2015-03-10 2024-06-04 日本电气硝子株式会社 半导体用支承玻璃基板及使用其的层叠基板
EP3274306B1 (en) 2015-03-24 2021-04-14 Corning Incorporated Laser cutting and processing of display glass compositions
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
WO2016160391A1 (en) 2015-03-27 2016-10-06 Corning Incorporated Gas permeable window and method of fabricating the same
US9601472B2 (en) 2015-04-24 2017-03-21 Qualcomm Incorporated Package on package (POP) device comprising solder connections between integrated circuit device packages
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US11186060B2 (en) * 2015-07-10 2021-11-30 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
US10177114B2 (en) 2015-11-25 2019-01-08 Invensas Corporation Hybrid 3D/2.5D interposer
MY194570A (en) 2016-05-06 2022-12-02 Corning Inc Laser cutting and removal of contoured shapes from transparent substrates
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
JP7090594B2 (ja) 2016-07-29 2022-06-24 コーニング インコーポレイテッド レーザ加工するための装置および方法
JP2018024571A (ja) * 2016-08-05 2018-02-15 旭硝子株式会社 孔を有するガラス基板の製造方法
EP3507057A1 (en) 2016-08-30 2019-07-10 Corning Incorporated Laser processing of transparent materials
KR102078294B1 (ko) 2016-09-30 2020-02-17 코닝 인코포레이티드 비-축대칭 빔 스폿을 이용하여 투명 워크피스를 레이저 가공하기 위한 기기 및 방법
WO2018081031A1 (en) 2016-10-24 2018-05-03 Corning Incorporated Substrate processing station for laser-based machining of sheet-like glass substrates
US10752534B2 (en) 2016-11-01 2020-08-25 Corning Incorporated Apparatuses and methods for laser processing laminate workpiece stacks
DE102017102035A1 (de) * 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
US10688599B2 (en) 2017-02-09 2020-06-23 Corning Incorporated Apparatus and methods for laser processing transparent workpieces using phase shifted focal lines
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US10626040B2 (en) 2017-06-15 2020-04-21 Corning Incorporated Articles capable of individual singulation
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
JP7492969B2 (ja) 2019-02-21 2024-05-30 コーニング インコーポレイテッド 銅金属化貫通孔を有するガラスまたはガラスセラミック物品およびその製造方法
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
CN110854111A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
CN114929639B (zh) * 2020-01-06 2024-06-25 康宁股份有限公司 对玻璃制品进行金属化的方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4547093B2 (ja) * 1998-11-30 2010-09-22 コーニング インコーポレイテッド フラットパネルディスプレイ用ガラス
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
JP4797391B2 (ja) 2005-02-10 2011-10-19 東京エレクトロン株式会社 インターポーザの製造方法
US7297574B2 (en) * 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP5175003B2 (ja) 2005-09-07 2013-04-03 光正 小柳 三次元積層構造を持つ集積回路装置の製造方法
WO2008119080A1 (en) 2007-03-28 2008-10-02 Life Bioscience Inc. Compositions and methods to fabricate a photoactive substrate suitable for shaped glass structures
KR20080094147A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 반도체 장치, 반도체 패키지, 및 메모리 적층 방법
TWI335059B (en) 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TW200921815A (en) 2007-11-15 2009-05-16 Powertech Technology Inc Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
KR100919080B1 (ko) 2008-01-18 2009-09-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US7919851B2 (en) 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
US7951647B2 (en) 2008-06-17 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Performing die-to-wafer stacking by filling gaps between dies
KR101054565B1 (ko) 2008-09-02 2011-08-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조방법
TWI407540B (zh) 2008-10-02 2013-09-01 矽品精密工業股份有限公司 具矽通道之多晶片堆疊結構及其製法
JP5357510B2 (ja) 2008-10-31 2013-12-04 株式会社日立製作所 半導体集積回路装置
US8053902B2 (en) 2008-12-02 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for protecting dielectric layers from degradation
US8264066B2 (en) 2009-07-08 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Liner formation in 3DIC structures
KR101300587B1 (ko) 2009-12-09 2013-08-28 한국전자통신연구원 반도체 소자의 제조 방법
US8372692B2 (en) * 2010-01-27 2013-02-12 Marvell World Trade Ltd. Method of stacking flip-chip on wire-bonded chip
US20110217657A1 (en) 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
CN102947931A (zh) 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
US8222139B2 (en) 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
JP5466096B2 (ja) * 2010-06-21 2014-04-09 新光電気工業株式会社 半導体装置及びその製造方法
JP5532137B2 (ja) * 2010-08-18 2014-06-25 株式会社村田製作所 Ｅｓｄ保護デバイス
US8584354B2 (en) 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
US9167694B2 (en) 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
KR20120096754A (ko) 2011-02-23 2012-08-31 삼성전자주식회사 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JP5808586B2 (ja) 2011-06-21 2015-11-10 新光電気工業株式会社 インターポーザの製造方法
JP2012023409A (ja) * 2011-10-31 2012-02-02 Sanyo Electric Co Ltd 回路装置およびその製造方法
US8766460B2 (en) * 2012-02-02 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package with interposer frame and method of making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI729203B (zh) * 2016-09-08 2021-06-01 美商康寧公司 具有具形貌特性的孔的製品及其製造方法

Also Published As

Publication number Publication date
US20130228918A1 (en) 2013-09-05
EP2823508A1 (en) 2015-01-14
JP2015513804A (ja) 2015-05-14
US9082764B2 (en) 2015-07-14
KR20150011797A (ko) 2015-02-02
CN104620378A (zh) 2015-05-13
WO2013134237A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
TW201349442A (zh) 倂入玻璃中介層的三維積體電路及該三維積體電路之製造方法
KR101921777B1 (ko) 비-연마 유리 웨이퍼, 박형화 시스템 및 반도체 웨이퍼를 박형화하기 위한 비-연마 유리 웨이퍼를 이용한 방법
TWI653713B (zh) 用於提供互連半導體之中介層的方法與設備
US11171075B2 (en) Stacked microfluidic cooled 3D electronic-photonic integrated circuit
CN108074896B (zh) 半导体器件和方法
KR101615990B1 (ko) 반도체장치의 제조방법
TWI721659B (zh) 包括二維移位之ｔｓｖ半導體裝置
CN103178044A (zh) 具有一体化金属芯的多层电子支撑结构
CN109564902A (zh) 基于玻璃的电子件封装及其形成方法
TWI770609B (zh) 半導體結構及其形成方法
KR20230098770A (ko) 반도체 디바이스 및 그 형성 방법
CN111863751A (zh) 布线结构
US10991676B2 (en) Systems and methods for flash stacking
JPS60178695A (ja) 電気的相互接続パツケ−ジ
TWI830951B (zh) 製作半導體裝置的方法
Flemming et al. Cost Effective Production of Glass Interposers for 3D ICs Using APEX (TM) Glass Ceramic
TW202234639A (zh) 多高度互連結構及相關系統及方法
Sundaram et al. Interposer Technology
TW201327723A (zh) 半導體之貫孔內連接線的製造方法