TW201327723A - 半導體之貫孔內連接線的製造方法 - Google Patents

Abstract

一種半導體之貫孔內連接線的製造方法，包含以下步驟：首先，提供一具有一容槽及一連接表面的模板，該容槽與該連接表面位於該模板的同一側；接著於該容槽內填入一導電材料；將一具有至少一貫孔的基板與該連接表面相接，使該貫孔與該容槽連通；然後加熱該導電材料至一工作溫度，使部分該導電材料形成液態，並由該容槽往該貫孔流入；以及冷卻該導電材料，使該導電材料於該貫孔形成一內連接線。據此，本發明藉由加熱成形的方法製造該內連接線，不僅步驟簡單，節省製程時間，進而可提高製程上的良率及效率且降低製作成本。

Description

半導體之貫孔內連接線的製造方法

本發明為有關一種半導體的製程方法，尤指一種半導體之貫孔內連接線的製造方法。

在半導體製程中，積體電路之密集度的發展，一路遵循著摩爾定律(Moore’s law)，不過隨著製程線寬由65奈米邁入40奈米，甚至是28奈米，系統的複雜度、設備的成本及物性上的限制，使得摩爾定律的延續受到了嚴峻的考驗，因此，現代的半導體製程封裝技術，為了達到有限空間的最大利用，已邁入三維空間的高密度堆疊佈線技術。

其中，尤以直通矽晶穿孔(Through-Silicon Via，TSV)為邁入三維空間之高密堆疊佈線的關鍵性技術，其是透過以垂直導通來整合晶圓堆疊的方式，以達到晶片間的電氣互連，而能夠以更低的成本有效提高系統的整合度與效能，以較小尺寸來製造高效能晶片。

如美國發明專利公開第20030092256號的「Method of manufacturing semiconductor device and its device」，揭露一種製造半導體裝置之方法，包含下列步驟：形成未穿透支持側矽晶圓之孔；形成底絕緣膜；經由將銅進給至第一孔而形成主連結插塞；經由中間絕緣膜形成半導體薄膜於支持側矽晶圓之正面該側上；形成元件於半導體薄膜上；經由研磨支持側矽晶圓之另一面而暴露主連結插塞之底面；形成第二孔由半導體薄膜之元件形成面延伸至主連結插塞；以及經由將銅進給第二孔形成輔助連結插塞，該插塞係用以使用主連結插塞電連結該等元件。

然而，習知的直通矽晶穿孔包含了許多光罩製作、微影蝕刻、濺鍍、電鍍等等的製程步驟，不僅製程步驟多而複雜，製程時間需耗費多時，且使得製程不穩定因素增加，提高生產的成本。

本發明的主要目的，在於解決習知直通矽晶穿孔的製作，不僅製程複雜，更有耗費多時及生產成本高的問題。

為達上述目的，本發明提供一種半導體之貫孔內連接線的製造方法，包含以下步驟：

步驟S1：提供一具有一容槽及一連接表面的模板，該容槽與該連接表面位於該模板的同一側；

步驟S2：於該容槽內填入一導電材料；

步驟S3：將一具有至少一貫孔的基板與該連接表面相接，使該貫孔與該容槽連通；

步驟S4：加熱該導電材料至一工作溫度，使部分該導電材料形成液態，並由該容槽往該貫孔流入；以及

步驟S5：冷卻該導電材料，使該導電材料於該貫孔形成一內連接線。

如此一來，本發明藉由加熱成形的方法製造該內連接線，相較習知技術，不僅步驟簡單，節省製程時間，更降度低因難度，進而可提高製程上的良率及效率且降低製作成本。

有關本發明的詳細說明及技術內容，現就配合圖式說明如下：

請參閱『圖1』及『圖2A』至『圖2D』所示，『圖1』為本發明第一實施例的步驟流程示意圖，『圖2A』至『圖2D』為本發明第一實施例的製程流程示意圖，本發明提供一種半導體之貫孔內連接線的製造方法，包含以下步驟：

步驟S1：請參閱『圖2A』，首先提供一模板10，該模板10具有一容槽11及一連接表面12，該容槽11與該連接表面12位於該模板10的同一側，在此實施例中，該容槽11可由雷射加工、化學加工、或機械加工而形成，該模板10的材質為矽，但不以此為限制。

步驟S2：請參閱『圖2B』，於該容槽11內填入一導電材料20，該導電材料20為包含一金屬材料及一高分子載體的一導電膠，例如為銀膠、金膠、錫膏等，在此實施例中，以錫膏為舉例說明。

步驟S3：請參閱『圖2C』，將一具有至少一貫孔31的基板30與該連接表面12相接，使該貫孔31與該容槽11連通，在此實施例中，該基板30為一矽基板，該貫孔31為一個，可由雷射加工、化學加工、或機械加工而形成，該基板30與該模板10之間以該基板30自身之重量與該模板10對準接合。

步驟S4：請參閱『圖2D』，加熱該導電材料20至一工作溫度，使部分該導電材料20形成液態，並由該容槽11往該貫孔31流入，在此實施例中，該導電材料20為該錫膏，因此該工作溫度約介於120°C至250°C之間，使該錫膏逐漸產生熔化，該錫膏即逐漸流入該貫孔31之中。

步驟S5：冷卻該導電材料20，該導電材料20即於該貫孔31形成一內連接線21，在此以常溫冷卻的方式對該導電材料20進行冷卻，但不以此為限，只需使熔化的該導電材料20因溫度的下降而固化於該貫孔31中，而形成該內連接線21即可。

請參閱『圖3』及『圖4A』至『圖4F』所示，『圖3』為本發明第二實施例的步驟流程示意圖，『圖4A』至『圖4F』為本發明第二實施例的製程流程示意圖，詳細說明如下：

請參閱『圖4A』至『圖4C』，在此實施例，於步驟S1中，同樣的先提供具有一容槽11及一連接表面12的一模板10，接著於步驟S2中，將一導電材料20填入該容槽11中，由於填入的該導電材料20其部分高於該連接表面12，在步驟S2a中，可以一刮板，將高於該連接表面12的部分該導電材料20刮除，使該導電材料20位於該容槽11中而不高於該連接表面12。

請參閱『圖4D』，接著於步驟S3中，將一基板30與該連接表面12連接，特別的是，該基板30在此實施例中具有二個貫孔31，該貫孔31位置與該容槽11對準而與該容槽11連通，且在此該基板30為一矽基板30，並先經過一絕緣處理(Silicon-on-insulator，SOI)，即於該矽基板的表面形成一二氧化矽(SiO2)的絕緣膜35。再者，該基板30還具有一第一表面32、一導電線路34及一第二表面33，該第一表面32位於該基板30遠離該模板10的一側，該導電線路34設置於該第一表面32上，且該導電線路34的位置緊鄰該貫孔31的邊緣，而該第二表面33位於該基板30朝向該模板10的一側。

請參閱『圖4E』及『圖4F』，接著於步驟S4中，加熱該導電材料20至一工作溫度，使該導電材料20逐漸熔化，而往該貫孔31流入，而在步驟S4a中，當該導電材料20流入該貫孔31中，持續加熱該導電材料20，使該導電材料20中，有一部分由該貫孔31內流至該貫孔31外，並凸出該第一表面32，於該貫孔31外沿該貫孔31的一徑向擴張，而形成一第一導電墊211，在此實施例中，該第一導電墊211與該導電線路34接觸，要補充說明的是，若該基板30不具有該導電線路34於該貫孔31邊緣，該第一導電墊211則與該第一表面32接觸，接著於步驟S4b中，停止加熱該導電材料20，使該導電材料20中的一部分，仍停留於該貫孔31外而未移動至該貫孔31內，並凸出該第二表面33，形成一第二導電墊212而與該第二表面33接觸。最後，於該步驟S5中，對該導電材料20進行冷卻，使該導電材料20因溫度的下降而固化，於該貫孔31形成一具有該第一導電墊211及該第二導電墊212的內連接線21。

另外，要補充說明的是，於步驟S4與該步驟S5之間，還可選擇只進行步驟S4a或只進行步驟S4b，依使用需求使該內連接線21僅具該第一導電墊211或該第二導電墊212。

綜上所述，由於本發明藉由加熱成形的方法製造該內連接線，相較習知技術，不僅步驟簡單，節省製程時間，更降度低因難度，進而可提高製程上的良率及效率且降低製作成本，進一步的，本發明藉由控制加熱時間，使該內連接線可選擇形成該第一導電墊及該第二導電墊，而可與該導電線路電性連接或再與一另外疊置的基板進行垂直的電性導通，因此本發明極具進步性及符合申請發明專利的要件，爰依法提出申請，祈 鈞局早日賜准專利，實感德便。

以上已將本發明做一詳細說明，惟以上所述者，僅爲本發明的一較佳實施例而已，當不能限定本發明實施的範圍。即凡依本發明申請範圍所作的均等變化與修飾等，皆應仍屬本發明的專利涵蓋範圍內。

10．．．模板

11．．．容槽

12．．．連接表面

20．．．導電材料

21．．．內連接線

211．．．第一導電墊

212．．．第二導電墊

30．．．基板

31．．．貫孔

32．．．第一表面

33．．．第二表面

34．．．導電線路

35．．．絕緣膜

S1、S2、S2a、S3、S4、S4a、S4b、S5．．．步驟

圖1，為本發明第一實施例的步驟流程示意圖。

圖2A-圖2D，為本發明第一實施例的製程流程示意圖。

圖3，為本發明第二實施例的步驟流程示意圖。

圖4A-圖4F，為本發明第二實施例的製程流程示意圖。

S1-S5．．．步驟

Claims (11)

1. 一種半導體之貫孔內連接線的製造方法，包含以下步驟：
   步驟S1：提供一具有一容槽及一連接表面的模板，該容槽與該連接表面位於該模板的同一側；
   步驟S2：於該容槽內填入一導電材料；
   步驟S3：將一具有至少一貫孔的基板與該連接表面相接，使該貫孔與該容槽連通；
   步驟S4：加熱該導電材料至一工作溫度，使部分該導電材料形成液態，並由該容槽往該貫孔流入；以及
   步驟S5：冷卻該導電材料，使該導電材料於該貫孔形成一內連接線。
2. 如申請專利範圍第1項所述的半導體之通孔內連接線的製造方法，其中於該步驟S2之後更包含一步驟S2a：刮除該導電材料高於該模板表面的部分。
3. 如申請專利範圍第1項所述的半導體之通孔內連接線的製造方法，其中該基板具有一遠離該模板的第一表面，該步驟S4之後包含一步驟S4a：持續加熱該導電材料，使部分該導電材料由該貫孔內流至該貫孔外，並凸出該第一表面，形成一第一導電墊。
4. 如申請專利範圍第3項所述的半導體之通孔內連接線的製造方法，其中該第一導電墊與該第一表面接觸。
5. 如申請專利範圍第3項所述的半導體之通孔內連接線的製造方法，其中該基板具有一朝向該模板的第二表面，該步驟S4a之後包含一步驟S4b：停止加熱該導電材料，使部分該導電材料殘留於該貫孔外，並凸出該第二表面，形成一第二導電墊。
6. 如申請專利範圍第5項所述的半導體之通孔內連接線的製造方法，其中該第二導電墊與該第二表面接觸。
7. 如申請專利範圍第1項所述的半導體之通孔內連接線的製造方法，其中該基板具有一朝向該模板的第二表面，該步驟S4之後包含一步驟S4b：停止加熱該導電材料，使部分該導電材料殘留於該貫孔外，並凸出該第二表面，形成一第二導電墊。
8. 如申請專利範圍第7項所述的半導體之通孔內連接線的製造方法，其中該第二導電墊與該第二表面接觸。
9. 如申請專利範圍第1項所述的半導體之通孔內連接線的製造方法，其中該基板具有一遠離該模板的第一表面及一位於該第一表面的導電線路，該內連接線與該導電線路形成電性連接。
10. 如申請專利範圍第1項所述的半導體之通孔內連接線的製造方法，其中該導電材料包含一金屬材料及一高分子載體。
11. 如申請專利範圍第10項所述的半導體之通孔內連接線的製造方法，其中該金屬材料為錫，該工作溫度介於120°C至250°C之間。