JPH0531252U - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0531252U
JPH0531252U JP079287U JP7928791U JPH0531252U JP H0531252 U JPH0531252 U JP H0531252U JP 079287 U JP079287 U JP 079287U JP 7928791 U JP7928791 U JP 7928791U JP H0531252 U JPH0531252 U JP H0531252U
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
chip
circuit device
molded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP079287U
Other languages
English (en)
Inventor
徹 三浦
裕司 露口
Original Assignee
テイアツク株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テイアツク株式会社 filed Critical テイアツク株式会社
Priority to JP079287U priority Critical patent/JPH0531252U/ja
Publication of JPH0531252U publication Critical patent/JPH0531252U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本考案は樹脂モールドにより形成される半導
体集積回路装置に関し、ＩＣチップと、周辺部品と、電
気的外部接続部とを樹脂モールドして一体化することに
より、プリント基板を必要とせずに、外部電気回路と接
続可能にすることを目的とする。 【構成】 ＩＣチップ、周辺部品を搭載し、リード端子
２が配設されたベース１を樹脂モールドしてモールド部
３を形成する。またモールド部側部より突出したリード
端子２に蓋部６を装着して外部からのケーブルと電気的
に接続可能な外部接続部５を構成する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は樹脂モールドにより形成される半導体集積回路装置に関する。
【０００２】
【従来の技術】
近年、ＩＣ（集積回路）の高集積化、１チップ化が進み、簡単な電気回路の大 部分が１つのＩＣに集積されるようになっている。したがって電気回路の構成は 、プリント基板上に１つのＬＳＩ（大規模集積回路）と、複数のコネクタと、小 型の抵抗やコンデンサ等の周辺部品が搭載されているだけの簡単なものとなって いる。
【０００３】 ここで、従来樹脂モールドされる半導体集積回路装置は、リードフレームを使 用する場合には、リードフレームのダイスステージ上にＩＣチップを搭載し、こ のＩＣチップとインナリードとをワイヤによりボンディングを行うものである。
【０００４】
【考案が解決しようとする課題】
しかし、半導体集積回路装置を小型化することにより、電気回路が小型化して も、電気回路部品を搭載するプリント基板上には半導体集積回路装置のリード部 を半田付けする部分、或は、そのプリント基板を他の電気回路に接続するための コネクタを配置する部分が必要であり、プリント基板を含めた電気回路全体の大 きさをより小型にできないという問題がある。
【０００５】 そこで、本考案は上記課題に鑑みてなされたもので、プリント基板を必要とし ない小型の半導体集積回路装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題は、リード端子が配設されたベース上にＩＣチップ、及び、適宜周辺 部品を搭載し、これらと前記リード端子との間をボンディングして樹脂モールド によりパッケージングした半導体集積回路装置において、前記リード端子と外部 回路とが電気的に接続可能な外部接続部を、モールド部の側部に一体的に所定数 設けることにより解決される。
【０００７】
【作用】
上述のように、ＩＣチップ、周辺部品、外部接続部が一体化されて樹脂モール ドされているため、ぞれぞれ単独でパッケージングされたＩＣチップ、周辺部品 及び外部接続部を配線、固定するためのプリント基板が必要なくなる。
【０００８】 したがって電気回路全体が小型化され、部品点数が減少することとなる。
【０００９】
【実施例】
図１は本考案の第１実施例の外観斜視図である。本図において、モールド部３ の内部にはＩＣチップと周辺部品が搭載され、リード端子２が配設されたベース １がモールドされている。
【００１０】 そして前記ベース１に配設された前記リード端子２の一部が前記モールド部３ の側部より突出し、この突出部に蓋部６を装着することによって外部接続部５が 一体的に形成されている。
【００１１】 図２は図１におけるモールド部内部の構成を平面的に表した図である。
【００１２】 図２において、正方形の３方が所定の長さ延長されたエポキシ樹脂製薄板状の ベース１の中央部には、ＩＣチップ７と周辺部品（コンデンサ９、ジャンパー１ ０等）が搭載され、その周囲の前記ベース１の延長部には、所定数のリード端子 ２が配設されている。また、前記ＩＣチップ７、周辺部品、リード端子２は所定 の電気回路を構成するように互いにボンディングワイヤ８によって配線されてい る。
【００１３】 そして前記ベース１は、図２に示したリード端子２の中央部を横断して前記ベ ース１上に描かれた一点鎖線の外側部分を残して樹脂モールドされ、図１のモー ルド部３が形成されている。
【００１４】 ここで、図１における蓋部６はＺＩＦ（ゼロインサーションフォース）タイプ のコネクタの役割をなし、突出した前記ベース部１上のリード端子２に外部回路 からの電気配線用ケーブル群、例えばＦＰＣ（フレキシブルプリントサーキット ）ケーブルが接続可能なように、前記リード端子２を覆うような状態で、前記モ ールド部３の側部に装着され、外部接続部５を形成している。
【００１５】 また、前記外部接続部５が形成されていない側部にはＵ字状の切欠部４が設け られており、電気機器等の電装部にねじ止めできるようになっている。
【００１６】 したがって、前述の第１実施例は、プリント基板上に組み込むことなく外部に 取付けることができるとともに、電気配線用ケーブルが簡単に接続できるように なっている。
【００１７】 本実施例は、例えばＦＤＤ（フロッピーディスクドライブ）ユニットのスピン ドルモータ駆動制御装置用の電気回路としてプリント基板を使用しない状態で利 用可能であるが、ＩＣを含む他の電気回路にも応用可能である。
【００１８】 次に、本考案の第２実施例について図３と共に説明する。図３は第２実施例の 外部接続部について断面で示したもので、この部分以外は第１実施例の構造と同 じなので対応した部分には同一の符号を付す。
【００１９】 本実施例は図１により示した前述の第１実施例においてリード端子２の代わり に、図３（Ａ）のごとく片側を折り曲げて弾性を持たせたピン端子１１をベース １上に配設し樹脂モールドしたものである。この樹脂モールド部の側部には所定 深さの溝部１２が形成され、前記ピン端子１１の折り曲げられた部分が前記溝部 １２の壁面より露出し、その先端部が前記溝部１２の反対側の壁面に当接してい る。
【００２０】 前記溝部１２に例えばＦＰＣケーブルのような平面状の電気配線ケーブルを挿 入することにより、前記ピン端子１１の端部と前記ケーブルは電気的に接続され ることとなる。
【００２１】 第２実施例におけるピン端子１１は、図３（Ｂ）に示したように「コ」の字状 をしたコネクタピン１４とすることもできる。
【００２２】 次に、本考案の第３実施例について、図４と共に説明する。図４は、第３実施 例の外部接続部について断面で示したもので、この部分以外は前述の第１実施例 と構造が同じなので対応した部分には同一の符号を付す。
【００２３】 本実施例は前述の第１実施例においてリード端子２の代わりに電気配線用ケー ブル群としてのＦＰＣケーブル１５の端部がベース１上に配設され、ＩＣチップ ７等とボンディングされた状態で前記ＦＰＣケーブル１５の一部がモールド部の 外部に延出するように、前記ベース１が樹脂モールドされたものである。
【００２４】 本実施例はプリント基板を必要とせず、前記ＦＰＣケーブル１５により他の電 気回路に接続可能となっている。必要に応じて、前記ＦＰＣケーブル１５のモー ルド部から延出している部分には電気接続用のコネクタを取付けてもよい。
【００２５】
【考案の効果】
以上のように本考案によれば、ＩＣチップと、周辺部品と、外部接続部とを一 体化することによりプリント基板を必要としない小型の半導体集積回路装置を製 造でき、電気回路部の部品点数の低減及び製造工程の簡略化を図ることができる 。
【図面の簡単な説明】
【図１】本考案の第１実施例の外観斜視図である。
【図２】図１のモールド部内部の構成を平面的に表した
図である。
【図３】本考案の第２実施例を説明するための図であ
る。
【図４】本考案の第３実施例を説明するための図であ
る。
【符号の説明】
１ ベース ２ リード端子 ３ モールド部 ５ 外部接続部 ６ 蓋部 ７ ＩＣチップ １１ ピン端子 １４ コネクタピン １５ ＦＰＣケーブル

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 リード端子が配設されたベース上にＩＣ
    チップ、及び、適宜周辺部品を搭載し、これらと前記リ
    ード端子との間をボンディングして樹脂モールドにより
    パッケージングした半導体集積回路装置において、 前記リード端子と外部回路とが電気的に接続可能な外部
    接続部を、モールド部の側部に一体的に所定数設けたこ
    とを特徴とする半導体集積回路装置。
  2. 【請求項２】 ベース上にＩＣチップ、及び、適宜周辺
    部品を搭載し、樹脂モールドによりパッケージングした
    半導体集積回路装置において、 モールド部内で電気配線用ケーブル群の一端が前記ＩＣ
    チップ、周辺部品にボンディングされ、他端がモールド
    部表面から外部に延出していることを特徴とする半導体
    集積回路装置。
JP079287U 1991-09-30 1991-09-30 半導体集積回路装置 Pending JPH0531252U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP079287U JPH0531252U (ja) 1991-09-30 1991-09-30 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP079287U JPH0531252U (ja) 1991-09-30 1991-09-30 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0531252U true JPH0531252U (ja) 1993-04-23

Family

ID=13685653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP079287U Pending JPH0531252U (ja) 1991-09-30 1991-09-30 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0531252U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154785A (ja) * 2013-02-12 2014-08-25 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321566A (en) * 1976-08-11 1978-02-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit packaging structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321566A (en) * 1976-08-11 1978-02-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit packaging structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154785A (ja) * 2013-02-12 2014-08-25 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
EP0746967B1 (en) Electronic assembly for connecting to an electronic system and method of manufacture thereof
US5313368A (en) Electrical connections between printed circuit boards and integrated circuits surface mounted thereon
JP3772304B2 (ja) プリント基板の相互間接続構造
JPH0531252U (ja) 半導体集積回路装置
JP2780424B2 (ja) 混成集積回路
JPH0582948A (ja) プリント基板
JPH05275838A (ja) 電子装置用モジュール
JPH0587869U (ja) 電子部品
JPH069520Y2 (ja) 半導体装置
WO1996030943A1 (en) Thin profile integrated circuit package
JP3931145B2 (ja) 電子制御装置
JPH0749802Y2 (ja) 半導体装置
JP3960071B2 (ja) 電子装置
JPS62179794A (ja) 電気回路配線板
JPH03274021A (ja) 液晶表示装置及びその製造方法
JPH0271551A (ja) 半導体装置
JP2551463Y2 (ja) 電子制御装置
JPH0727647Y2 (ja) 制御装置
JPS59163842A (ja) 集積回路ソケツト積重ね実装構造
JP3028540U (ja) ピンジャックモジュール
CN114447643A (zh) 功率模块与电子设备
JPH0632396B2 (ja) 電子回路
JPH0567014U (ja) 半導体装置
JP2001332683A (ja) 積層型半導体装置及びその製造方法
US20050077620A1 (en) Miniaturized small memory card structure