JPH0749802Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0749802Y2 JPH0749802Y2 JP1990097377U JP9737790U JPH0749802Y2 JP H0749802 Y2 JPH0749802 Y2 JP H0749802Y2 JP 1990097377 U JP1990097377 U JP 1990097377U JP 9737790 U JP9737790 U JP 9737790U JP H0749802 Y2 JPH0749802 Y2 JP H0749802Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal piece
- lead wire
- terminal
- external
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Multi-Conductor Connections (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、混成集積回路，トランジスタモジュールなど
を対象とした半導体装置、特にその外部導出端子構造に
関する。
を対象とした半導体装置、特にその外部導出端子構造に
関する。
まず、本考案の実施対象となる半導体装置の従来構造を
第６図，第７図に示す。図において、１は半導体素子、
２は半導体素子１をマウントした絶縁基板、３は絶縁基
板２の回路パターン2a上に半田付けして引出した外部導
出用端子、４は放熱板、５は放熱板４と組合わせてなる
樹脂ケース、６はゲル状のシリコーン樹脂層、７はエポ
キシ樹脂層である。
第６図，第７図に示す。図において、１は半導体素子、
２は半導体素子１をマウントした絶縁基板、３は絶縁基
板２の回路パターン2a上に半田付けして引出した外部導
出用端子、４は放熱板、５は放熱板４と組合わせてなる
樹脂ケース、６はゲル状のシリコーン樹脂層、７はエポ
キシ樹脂層である。
ここで、外部導出用端子３は、その下端にＬ字形に屈曲
した半田付け脚部3a,中間部位には熱応力を逃がす湾曲
状のダンパ部3bが形成され、その上端部が樹脂ケース５
の蓋部5aを貫通して外部へ引き出すように組み込まれて
いる。
した半田付け脚部3a,中間部位には熱応力を逃がす湾曲
状のダンパ部3bが形成され、その上端部が樹脂ケース５
の蓋部5aを貫通して外部へ引き出すように組み込まれて
いる。
かかる半導体装置は次記のようにして組立てられる。ま
ず別な工程で半導体素子１を絶縁基板２にダイボンディ
ングし、さらに絶縁基板２の下面側に放熱板４を接合し
ておく。次に、絶縁基板２の上に樹脂ケース５の蓋部5a
に装着した外部導出用端子３を載せ、この状態でリフロ
ー半田付け法により端子３の脚部3aと基板２の回路パタ
ーン2aとの間を接合する。なお、図示では端子３が１個
のみ描かれているが、実際の半導体装置では脚片を面一
に揃えて複数本の外部導出用端子が樹脂ケースの蓋部に
装着されており、これら複数本の端子で基板２の上に自
立する。リフロー半田付けが済むと、次に放熱板４の上
に樹脂ケース５の周囲枠5bを固着した上で、樹脂ケース
５の内部空間にシリコーン樹脂を充填し、さらにその上
層側の残余空間にエポキシ樹脂を注入，硬化させて樹脂
封止する。
ず別な工程で半導体素子１を絶縁基板２にダイボンディ
ングし、さらに絶縁基板２の下面側に放熱板４を接合し
ておく。次に、絶縁基板２の上に樹脂ケース５の蓋部5a
に装着した外部導出用端子３を載せ、この状態でリフロ
ー半田付け法により端子３の脚部3aと基板２の回路パタ
ーン2aとの間を接合する。なお、図示では端子３が１個
のみ描かれているが、実際の半導体装置では脚片を面一
に揃えて複数本の外部導出用端子が樹脂ケースの蓋部に
装着されており、これら複数本の端子で基板２の上に自
立する。リフロー半田付けが済むと、次に放熱板４の上
に樹脂ケース５の周囲枠5bを固着した上で、樹脂ケース
５の内部空間にシリコーン樹脂を充填し、さらにその上
層側の残余空間にエポキシ樹脂を注入，硬化させて樹脂
封止する。
ところで、前記した従来の半導体装置、特にその外部導
出用端子構造では、組立精度，部品の取扱いなどの面で
次記のような問題点がある。
出用端子構造では、組立精度，部品の取扱いなどの面で
次記のような問題点がある。
すなわち、外部導出用端子３は薄い金属板をプレス加工
して作られたものであり、保管，取扱いの際に加わる外
力で簡単に変形してしまう。一方、端子が僅かでも変形
していると、前記した組立の半田付けでは端子脚部3aの
平坦度，位置精度が出し難く、このことが絶縁基板２と
の間で半田付け不良を引き起こす大きな原因となる。ま
た、絶縁基板２の回路パターン上に設定した端子３の半
田付け位置と樹脂ケース５の蓋部5a上に配列した端子引
出し位置とが平面上で離れている半導体装置では、その
回路パターンに合わせて個別に設計した多種な寸法，形
状の異なる外部導出用端子が必要となる。
して作られたものであり、保管，取扱いの際に加わる外
力で簡単に変形してしまう。一方、端子が僅かでも変形
していると、前記した組立の半田付けでは端子脚部3aの
平坦度，位置精度が出し難く、このことが絶縁基板２と
の間で半田付け不良を引き起こす大きな原因となる。ま
た、絶縁基板２の回路パターン上に設定した端子３の半
田付け位置と樹脂ケース５の蓋部5a上に配列した端子引
出し位置とが平面上で離れている半導体装置では、その
回路パターンに合わせて個別に設計した多種な寸法，形
状の異なる外部導出用端子が必要となる。
このように従来の端子構造のままでは、回路パターンの
異なる半導体装置に対して、端子部品の形状，寸法を標
準化することが困難であるのみならず、組立時の寸法精
度が出し難く、このことがコストアップの大きな原因と
なっている。
異なる半導体装置に対して、端子部品の形状，寸法を標
準化することが困難であるのみならず、組立時の寸法精
度が出し難く、このことがコストアップの大きな原因と
なっている。
本考案は上記の点にかんがみなされたものであり、標準
化した形状，寸法の端子板を採用して各種回路パターン
にも対応でき、しかも高い組立精度が確保できるように
した半導体装置、特にその外部導出用端子構造を提供す
ることを目的とする。
化した形状，寸法の端子板を採用して各種回路パターン
にも対応でき、しかも高い組立精度が確保できるように
した半導体装置、特にその外部導出用端子構造を提供す
ることを目的とする。
上記課題を解決するために、本考案の半導体装置におい
ては、外部導出用端子を絶縁基板上に起立姿勢で半田付
けたした内部端子片と、樹脂ケースの蓋部に貫通装着し
た外部端子片とに分割し、かつ内部端子片の上端を前記
蓋部の内面側に形成した端子片支持座へ差し込み式に保
持するとともに、内部端子片と外部端子片との間を可撓
リード線で相互接続するものとする。
ては、外部導出用端子を絶縁基板上に起立姿勢で半田付
けたした内部端子片と、樹脂ケースの蓋部に貫通装着し
た外部端子片とに分割し、かつ内部端子片の上端を前記
蓋部の内面側に形成した端子片支持座へ差し込み式に保
持するとともに、内部端子片と外部端子片との間を可撓
リード線で相互接続するものとする。
また、前記の可撓リード線を所定の配線経路に沿って安
定よく保持させるためには、前記構成に加えて可撓リー
ド線の途中箇所を前記蓋部の内面側に形成したリード線
支持座に保持するのがよい。
定よく保持させるためには、前記構成に加えて可撓リー
ド線の途中箇所を前記蓋部の内面側に形成したリード線
支持座に保持するのがよい。
また、前記の構成において、可撓リード線に絶縁被覆電
線を使用することができる。
線を使用することができる。
なお、当該半導体装置は、半導体素子が少なくともダイ
オード，サイリスタ，トランジスタのいずれかである装
置に実施するものとする。
オード，サイリスタ，トランジスタのいずれかである装
置に実施するものとする。
上記の構成において、内部端子片，外部端子片はいずれ
も小形寸法，単純な形状の標準化された部品であって、
その寸法，形状，平坦度などが部品の保管，取扱い中に
変形するおそれは殆どない。また、内部端子片は外部端
子片と分離して基板側の回路パターンと対向する直上位
置に装着したので、基板との間で高い位置精度が確保で
きる。
も小形寸法，単純な形状の標準化された部品であって、
その寸法，形状，平坦度などが部品の保管，取扱い中に
変形するおそれは殆どない。また、内部端子片は外部端
子片と分離して基板側の回路パターンと対向する直上位
置に装着したので、基板との間で高い位置精度が確保で
きる。
しかも、内部端子片と外部端子片の間を可撓リード線で
相互接続するようにしたので、基板の回路パターン上に
設定した半田付け位置と樹脂ケース蓋からの端子の引出
し位置とが相対的に平面上で離れていても何等の支障は
ない。
相互接続するようにしたので、基板の回路パターン上に
設定した半田付け位置と樹脂ケース蓋からの端子の引出
し位置とが相対的に平面上で離れていても何等の支障は
ない。
さらに、可撓リード線の途中箇所を樹脂ケースの蓋部に
保持させることで、樹脂ケース内に樹脂を充填した際で
も、リード線が不測に撓んで配線位置がずれて他のリー
ド線，端子，回路部品などに近接，接触するといった干
渉トラブルが防げる。
保持させることで、樹脂ケース内に樹脂を充填した際で
も、リード線が不測に撓んで配線位置がずれて他のリー
ド線，端子，回路部品などに近接，接触するといった干
渉トラブルが防げる。
以下本考案の実施例を図面に基づいて説明する。なお、
図中で第６図，第７図に対応する同一部品には同じ符号
が付してある。
図中で第６図，第７図に対応する同一部品には同じ符号
が付してある。
実施例1: 第１図ないし第３図は本考案の請求項１に対応する実施
例を示すものである。すなわち、半導体装置の基本構造
は第６図と同様であるが、外部導出用端子については、
端子が各独立部品として作られた平板状の内部端子片８
と外部端子片９とに分割されている。ここで、内部端子
片８は樹脂ケース５の蓋部5aの内面側に突出形成した端
子片支持座１へ後述のように嵌め込み式に保持されてお
り、端子片の下部先端に屈曲形成した脚部8aが絶縁基板
２の回路パターン2aとの間で半田付けされる。一方、外
部端子片９は樹脂ケース５の蓋部5aを貫通して装着され
ている。そして、前記の内部端子片８と外部端子片９と
の間が可撓リード線11（絶縁被覆電線）を介して相互接
続されている。
例を示すものである。すなわち、半導体装置の基本構造
は第６図と同様であるが、外部導出用端子については、
端子が各独立部品として作られた平板状の内部端子片８
と外部端子片９とに分割されている。ここで、内部端子
片８は樹脂ケース５の蓋部5aの内面側に突出形成した端
子片支持座１へ後述のように嵌め込み式に保持されてお
り、端子片の下部先端に屈曲形成した脚部8aが絶縁基板
２の回路パターン2aとの間で半田付けされる。一方、外
部端子片９は樹脂ケース５の蓋部5aを貫通して装着され
ている。そして、前記の内部端子片８と外部端子片９と
の間が可撓リード線11（絶縁被覆電線）を介して相互接
続されている。
次に前記した内部端子片８の具体的な取付け構造例を第
２図、第３図に示す。第２図では端子片８の上部板面に
突起状の係止部8bが膨出形成されており、さらに中間部
位には可撓リード線11の芯線を差し込んでかしめるクラ
ンプ部8cが形成してある。これに対して、樹脂ケース蓋
部5aから内方へ突出形成した端子片支持座10には下面に
開放したスリットが形成してあり、このスリットへ端子
片８の上端部を圧入して固定保持する。一方、第３図の
構造では、第２図における係止部8b,リード線のクラン
プ部8cが端子片８を局部的に切り起こして形成されてい
る。これらによると、端子片８を圧入して固定保持した
際に、端子片支持座10のスリット上方と端子片８の上端
部とには隙間が形成されており、かつ圧入での端子片保
持のため、端子片の熱膨張による応力の緩和効果も期待
できる。
２図、第３図に示す。第２図では端子片８の上部板面に
突起状の係止部8bが膨出形成されており、さらに中間部
位には可撓リード線11の芯線を差し込んでかしめるクラ
ンプ部8cが形成してある。これに対して、樹脂ケース蓋
部5aから内方へ突出形成した端子片支持座10には下面に
開放したスリットが形成してあり、このスリットへ端子
片８の上端部を圧入して固定保持する。一方、第３図の
構造では、第２図における係止部8b,リード線のクラン
プ部8cが端子片８を局部的に切り起こして形成されてい
る。これらによると、端子片８を圧入して固定保持した
際に、端子片支持座10のスリット上方と端子片８の上端
部とには隙間が形成されており、かつ圧入での端子片保
持のため、端子片の熱膨張による応力の緩和効果も期待
できる。
かかる外部導出用端子は次のようにして半導体装置に組
み込まれる。まず、樹脂成形品として作られた樹脂ケー
ス５のケース蓋5aには、あらかじめ外部端子片９を装着
する取付穴，および絶縁基板２の回路パターン2aに合わ
せて端子の半田付け箇所に対応した位置に端子支持座10
が形成されており、前記のように内部端子片８を端子支
持座10に、また外部端子片９を取付穴へ圧入して装着す
る。続いて内部端子片８と外部端子片９との間に可撓リ
ード線11を配線して半田付けする。このようにして組立
てられたものを、別な組立工程で半導体素子1,放熱板４
と組み合わせた絶縁基板２の上に載せ、この状態で内部
端子片８の先端脚部8aとの基板側の回路パターン2aとの
間をリフロー半田付ける。それ以降の組立工程は第６図
で述べたと同様である。
み込まれる。まず、樹脂成形品として作られた樹脂ケー
ス５のケース蓋5aには、あらかじめ外部端子片９を装着
する取付穴，および絶縁基板２の回路パターン2aに合わ
せて端子の半田付け箇所に対応した位置に端子支持座10
が形成されており、前記のように内部端子片８を端子支
持座10に、また外部端子片９を取付穴へ圧入して装着す
る。続いて内部端子片８と外部端子片９との間に可撓リ
ード線11を配線して半田付けする。このようにして組立
てられたものを、別な組立工程で半導体素子1,放熱板４
と組み合わせた絶縁基板２の上に載せ、この状態で内部
端子片８の先端脚部8aとの基板側の回路パターン2aとの
間をリフロー半田付ける。それ以降の組立工程は第６図
で述べたと同様である。
実施例2: 次に前記実施例１を改良した本考案の請求項２に対応す
る実施例を第４図，第５図に示す。この実施例では、先
記実施例１の構成に加えて、さらにリード線の保持手段
を追加装備したものである。
る実施例を第４図，第５図に示す。この実施例では、先
記実施例１の構成に加えて、さらにリード線の保持手段
を追加装備したものである。
すなわち、実施例１の構成のままでは、外部導出用端子
を組み込んだ後に樹脂ケース内に充填樹脂を充填する
と、可撓性リード線11が充填樹脂から加わる力により撓
んで他のリード線，端子などの回路部品に極端に接近し
たり接触したりするおそれがある。このような状態にな
ると他のリード線などを流れる電流によるノイズの影響
がでて半導体装置が特性不良を引き起こすことがある。
を組み込んだ後に樹脂ケース内に充填樹脂を充填する
と、可撓性リード線11が充填樹脂から加わる力により撓
んで他のリード線，端子などの回路部品に極端に接近し
たり接触したりするおそれがある。このような状態にな
ると他のリード線などを流れる電流によるノイズの影響
がでて半導体装置が特性不良を引き起こすことがある。
かかる点、内部端子片８と外部端子片９との間に配線し
た可撓リード線11を所定の配線経路に沿って固定してお
けば、他の回路部品との接触，およびこれに起因する特
性不良が妨げる。
た可撓リード線11を所定の配線経路に沿って固定してお
けば、他の回路部品との接触，およびこれに起因する特
性不良が妨げる。
そこで、第４図の構成においては、内部端子片８を保持
するよう樹脂ケースの蓋部2aに設けた端子支持座10と一
体に側方にリード線支持座12が形成してあり、ここに内
部端子片８に接続配線したリード線11が係止保持され
る。また、第５図では端子片支持座10とは別にリード線
支持座12がリード線11の配線経路上に位置してケース蓋
の内面側に設けてある。ここで、リード線支持座12には
リード線10の嵌まり込む溝が形成してあり、リード線10
をこの溝に嵌め込んで止める。このように樹脂ケースの
ケース蓋の内面側にリード線支持座12を設けておくこと
により、リード線11をケース蓋の近くに這わせて保持す
ることができ、他の回路部品との相互干渉のおそれがな
くなる。
するよう樹脂ケースの蓋部2aに設けた端子支持座10と一
体に側方にリード線支持座12が形成してあり、ここに内
部端子片８に接続配線したリード線11が係止保持され
る。また、第５図では端子片支持座10とは別にリード線
支持座12がリード線11の配線経路上に位置してケース蓋
の内面側に設けてある。ここで、リード線支持座12には
リード線10の嵌まり込む溝が形成してあり、リード線10
をこの溝に嵌め込んで止める。このように樹脂ケースの
ケース蓋の内面側にリード線支持座12を設けておくこと
により、リード線11をケース蓋の近くに這わせて保持す
ることができ、他の回路部品との相互干渉のおそれがな
くなる。
また、特に第４図のように端子支持座10の近傍で内部端
子片８に接続したリード線11を係止保持することによ
り、一方ではリード線11に加わる外力を抑えて内部端子
片８との間のリード線接続部に力が及ぶのを防ぐととも
に、同時に内部端子片８が不測に端子支持座10から脱落
するのを防止する効果も得られる。
子片８に接続したリード線11を係止保持することによ
り、一方ではリード線11に加わる外力を抑えて内部端子
片８との間のリード線接続部に力が及ぶのを防ぐととも
に、同時に内部端子片８が不測に端子支持座10から脱落
するのを防止する効果も得られる。
なお、実施例1,2において、可撓性リード穿11には絶縁
被覆電線を使用しており、これによりリード線が他の回
路部品に万一接触してショートするのを防止できる。ま
た、当該半導体装置に組み込まれた半導体素子１はダイ
オード，サイリスタ，トランジスタのいずれかである。
被覆電線を使用しており、これによりリード線が他の回
路部品に万一接触してショートするのを防止できる。ま
た、当該半導体装置に組み込まれた半導体素子１はダイ
オード，サイリスタ，トランジスタのいずれかである。
本考案の半導体装置は、以上説明したように構成されて
いるので、次記の効果を奏する。
いるので、次記の効果を奏する。
請求項１の構成においては、外部導出用端子を絶縁基板
上に起立姿勢で半田付けしたた内部端子片と、樹脂ケー
スの蓋部に貫通装着した外部端子片とに分割し、かつ内
部端子片の上端を前記蓋部の内面側に形成した端子片支
持座へ差し込み式に保持するとともに、内部端子片と外
部端子片との間を可撓リード線で相互接続したことによ
り、 （１）個々の端子片は従来の一体形端子と比べて小形寸
法で外形も単純なもので変形のおそれも少なく、それだ
け部品管理，取扱い容易となるし、さらに半田付け面の
平坦度を確保して安定した半田付けが行える。
上に起立姿勢で半田付けしたた内部端子片と、樹脂ケー
スの蓋部に貫通装着した外部端子片とに分割し、かつ内
部端子片の上端を前記蓋部の内面側に形成した端子片支
持座へ差し込み式に保持するとともに、内部端子片と外
部端子片との間を可撓リード線で相互接続したことによ
り、 （１）個々の端子片は従来の一体形端子と比べて小形寸
法で外形も単純なもので変形のおそれも少なく、それだ
け部品管理，取扱い容易となるし、さらに半田付け面の
平坦度を確保して安定した半田付けが行える。
（２）絶縁基板の回路パターン上に設定した半田付け箇
所と樹脂ケース蓋上に配列した端子引出し位置とが平面
上で離れていても、リード線の配線長さを変えることに
より寸法，形状の標準化された内部端子片，外部端子片
に対応できる。したがって基板上の回路パターン，樹脂
ケース蓋に装着して外部に引出す端子の配列などに対す
る制約が緩和されて設計の自由度を高めることができ、
標準化の端子片と併せてコストダウンが図れる。
所と樹脂ケース蓋上に配列した端子引出し位置とが平面
上で離れていても、リード線の配線長さを変えることに
より寸法，形状の標準化された内部端子片，外部端子片
に対応できる。したがって基板上の回路パターン，樹脂
ケース蓋に装着して外部に引出す端子の配列などに対す
る制約が緩和されて設計の自由度を高めることができ、
標準化の端子片と併せてコストダウンが図れる。
請求項２の構成においては、内部端子片と外部端子辺と
の間に配線したリード線をリード線支持座を介してケー
ス蓋側へ係止固定するようにしたので、他の回路部品な
どとの接触，およびこれに起因する特性不良の発生を回
避して製品の信頼性を高めることができる。
の間に配線したリード線をリード線支持座を介してケー
ス蓋側へ係止固定するようにしたので、他の回路部品な
どとの接触，およびこれに起因する特性不良の発生を回
避して製品の信頼性を高めることができる。
請求項３においては、リード線に絶縁被覆電線を用いた
ので、他の回路部品などとの不測な接触による回路のシ
ョートなどが妨げる。
ので、他の回路部品などとの不測な接触による回路のシ
ョートなどが妨げる。
第１図ないし第３図は本考案の実施例１、第４図，第５
図は実施例２、第６図，第７図は従来例の構造を示すも
のであり、第１図は半導体装置の構成断面図、第２図
（ａ），第３図（ａ）はそれぞれ第１図における内部端
子片の異なる具体例の構造図、第２図（ｂ），第３図
（ｂ）はそれぞれ第２図（ａ），第３図（ａ）の矢視II
−II,III−III断面図、第４図（ａ），第５図（ａ）は
それぞれ異なるリード線の支持構造図、第４図（ｂ），
第５図（ｂ）はそれぞれ第４図（ａ），第５図（ａ）の
矢視IV−IV,V−Ｖ断面図、第６図は半導体装置の構成断
面図、第７図は第６図における内部構造の斜視図であ
る。図において、 1:半導体素子、2:絶縁基板、2a:回路パターン、4:放熱
板、5:樹脂ケース、5a:ケース蓋部材、8:内部端子片、
9:外部端子片、10:端子支持座、11:可撓リード線（絶縁
被覆電線）、12:リード線支持座。
図は実施例２、第６図，第７図は従来例の構造を示すも
のであり、第１図は半導体装置の構成断面図、第２図
（ａ），第３図（ａ）はそれぞれ第１図における内部端
子片の異なる具体例の構造図、第２図（ｂ），第３図
（ｂ）はそれぞれ第２図（ａ），第３図（ａ）の矢視II
−II,III−III断面図、第４図（ａ），第５図（ａ）は
それぞれ異なるリード線の支持構造図、第４図（ｂ），
第５図（ｂ）はそれぞれ第４図（ａ），第５図（ａ）の
矢視IV−IV,V−Ｖ断面図、第６図は半導体装置の構成断
面図、第７図は第６図における内部構造の斜視図であ
る。図において、 1:半導体素子、2:絶縁基板、2a:回路パターン、4:放熱
板、5:樹脂ケース、5a:ケース蓋部材、8:内部端子片、
9:外部端子片、10:端子支持座、11:可撓リード線（絶縁
被覆電線）、12:リード線支持座。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｒ 9/09 Ｚ 6901−5Ｅ
Claims (4)
- 【請求項１】半導体素子、該半導体素子をマウントした
絶縁基板、該絶縁基板の回路パターンに接続して引出し
た外部導出用端子を、放熱板と組合わせた樹脂ケース内
に組み込んで構成した半導体装置において、外部導出用
端子を絶縁基板上に起立姿勢で半田付けした内部端子片
と、樹脂ケースの蓋部に貫通装着した外部端子片とに分
割し、かつ内部端子片の上端を前記蓋部の内面側に形成
した端子片支持座へ差し込み式に保持するとともに、内
部端子片と外部端子片との間を可撓リード線で相互接続
したことを特徴とする半導体装置。 - 【請求項２】半導体素子、該半導体素子をマウントした
絶縁基板、該絶縁基板の回路パターンに接続して引出し
た外部導出用端子を、放熱板と組合わせた樹脂ケース内
に組み込んで構成した半導体装置において、外部導出用
端子を絶縁基板上に起立姿勢で半田付けした内部端子片
と、樹脂ケースの蓋部に貫通装着した外部端子片とに分
割し、かつ内部端子片の上端を前記蓋部の内面側に形成
した端子片支持座へ差し込み式に保持した上で、該内部
端子片と外部端子片との間を可撓リード線で相互接続す
るとともに、該可撓リード線の途中箇所を前記蓋部の内
面側に形成したリード線支持座に保持したことを特徴と
する半導体装置。 - 【請求項３】請求項1,2のいずれかに記載の半導体装置
において、可撓リード線が絶縁被覆電線であることを特
徴とする半導体装置。 - 【請求項４】請求項1,2のいずれかに記載の半導体装置
において、半導体素子が少なくともダイオード，サイリ
スタ，トランジスタのいずれかであることを特徴とする
半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990097377U JPH0749802Y2 (ja) | 1989-12-28 | 1990-09-17 | 半導体装置 |
| GB9119472A GB2249869B (en) | 1990-09-17 | 1991-09-12 | Semiconductor device |
| DE19914130899 DE4130899C2 (de) | 1990-09-17 | 1991-09-17 | Halbleitervorrichtung |
| US07/760,906 US5155660A (en) | 1990-09-17 | 1991-09-17 | Semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15258989 | 1989-12-28 | ||
| JP1-152589 | 1989-12-28 | ||
| JP1990097377U JPH0749802Y2 (ja) | 1989-12-28 | 1990-09-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03106755U JPH03106755U (ja) | 1991-11-05 |
| JPH0749802Y2 true JPH0749802Y2 (ja) | 1995-11-13 |
Family
ID=31718719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990097377U Expired - Lifetime JPH0749802Y2 (ja) | 1989-12-28 | 1990-09-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749802Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283277B2 (ja) * | 2009-09-04 | 2013-09-04 | 日本インター株式会社 | パワー半導体モジュール |
| JP5863602B2 (ja) * | 2011-08-31 | 2016-02-16 | 三菱電機株式会社 | 電力用半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085655U (ja) * | 2001-09-17 | 2002-05-17 | 一三 木村 | 立体組み合わせパズル |
-
1990
- 1990-09-17 JP JP1990097377U patent/JPH0749802Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03106755U (ja) | 1991-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6691398B2 (en) | Electronic packaging device and method | |
| JP2956363B2 (ja) | パワー半導体装置 | |
| JP2882143B2 (ja) | 半導体装置の内部配線構造 | |
| US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
| US5976914A (en) | Method of making plastic package for a surface mounted integrated circuit | |
| JP2001015952A (ja) | 電気接続箱 | |
| JP3815154B2 (ja) | 電気接続箱 | |
| JP3157611B2 (ja) | 表面実装パッケージ用の改良されたポストを備えた集積回路デバイス | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JPH0749802Y2 (ja) | 半導体装置 | |
| US10854540B2 (en) | Packaged IC component | |
| US5291372A (en) | Integral heat sink-terminal member structure of hybrid integrated circuit assembly and method of fabricating hybrid integrated circuit assembly using such structure | |
| JP2001144249A (ja) | 複合半導体装置 | |
| JP5528584B2 (ja) | 電気および／または電子モジュールと回路支持体とを有する装置 | |
| JPS62118555A (ja) | 集積回路パツケ−ジ | |
| JPH07230837A (ja) | 混成集積回路基板用端子 | |
| JP2574605Y2 (ja) | 複合半導体装置 | |
| JPH0119425Y2 (ja) | ||
| JPS635248Y2 (ja) | ||
| KR950028068A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JPS6133613Y2 (ja) | ||
| JP3021070U (ja) | 半導体装置 | |
| WO1996030943A1 (en) | Thin profile integrated circuit package | |
| JP2535680Y2 (ja) | 電子冷却素子接続装置 | |
| JP2566151Y2 (ja) | リード線保持機能付電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |