JP3021070U - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3021070U
JP3021070U JP783695U JP783695U JP3021070U JP 3021070 U JP3021070 U JP 3021070U JP 783695 U JP783695 U JP 783695U JP 783695 U JP783695 U JP 783695U JP 3021070 U JP3021070 U JP 3021070U
Authority
JP
Japan
Prior art keywords
circuit
resin case
control circuit
power
external lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP783695U
Other languages
English (en)
Inventor
伸 征矢野
進 鳥羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP783695U priority Critical patent/JP3021070U/ja
Application granted granted Critical
Publication of JP3021070U publication Critical patent/JP3021070U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】インテリジェント・パワー・モジュールなどの
半導体装置を対象に、金属ベース板の所要面積の縮減，
および部品点数，組立工数を削減して製作コストの低減
化が図れるようにした半導体装置、特にその組立構造を
提供する。 【構成】樹脂ケース４をその周壁部上面より主回路用お
よび制御回路用の外部導出端子５，６を引出した端子一
体形ケースで構成し、かつ該樹脂ケースの底面に配した
放熱用金属ベース板１に主回路の各相に対応する複数個
のパワー半導体素子２ｂをパワー回路基板２ａに実装し
たパワー回路ブロック２を搭載するとともに、前記パワ
ー回路基板の側方に配列して各パワー半導体素子と個々
に対応する制御回路を集積化した複数個の制御ＩＣ８を
樹脂ケースの底壁上に直接搭載し、パワー半導体素子，
制御ＩＣ，および各外部導出端子との間をボンディング
ワイヤ８により相互接続して半導体装置を組立構成す
る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、例えばインバータ装置に適用するＩＰＭ（インテリジェント・パワ ー・モジュール）などを実施対象とした半導体装置、特にその組立構造に関する 。
【０００２】
【従来の技術】
頭記したＩＰＭとして、単一のパッケージ内に主回路，制御回路を一括して組 み込んだ構成のものが既に開発，製品化されている。 図２（ａ),（ｂ）は従来におけるＩＰＭの組立構造図であり、図において、１ は放熱用金属ベース板、２はパワー回路ブロック、３は制御回路ブロック、４は 樹脂ケース、５は主回路用の外部導出端子、６は制御回路用の外部導出端子、７ は部品相互間を接続する内部配線用のボンディングワイヤである。ここで、パワ ー回路ブロック２は、セラミックなどで作られた回路基板２ａにパワー半導体素 子（ＩＧＢＴなどのパワートランジスタ，およびフライホイールダイオード）２ ｂを実装して構成されている。また、制御回路ブロック３は専用のプリント基板 ３ａに制御回路を構成する各部品を実装してなる。さらに、主回路用の外部導出 端子５は樹脂ケース４と一体にモールドされており、かつ前記パワー回路ブロッ ク２の素子配列に合わせて端子導体５ａが樹脂ケース４の内方に延在している。 一方、ピン端子としてなる制御回路用の外部導出端子６は樹脂製の端子フレーム ６ａに一体モールドした上で樹脂ケース４の内側へ嵌め込み式に装着されている 。
【０００３】 かかる構成の半導体装置は次記のような順序で組立てる。まず、金属ベース板 １の上にパワー回路ブロック２，および制御回路ブロック３を搭載して半田付け する。次に各外部導出端子５，６を備えた樹脂ケース４を金属ベース板１の上に 重ね合わせて接着した後、主回路用外部導出端子５の端子導体５ａとパワー半導 体素子２ｂとをリフロー半田付け法などにより接合し、さらにパワー回路ブロッ ク２，制御回路ブロック３，および制御回路用外部導出端子６の相互間をボンデ ィングワイヤ７により接続して内部配線する。その後に樹脂ケース４内に封止樹 脂を充填し、さらに樹脂ケース４の上面に上蓋（図示せず）を被せて製品が完成 する。
【０００４】
【考案が解決しようとする課題】
ところで、前記した従来構成の半導体装置では、次記のような問題点がある。 すなわち、 １）金属ベース板１の上にパワー回路ブロック２，および発熱量の少ない制御 回路ブロック３を並置して搭載しているために、価格の高い金属ベース板１の所 要面積が大形化してコスト高となる。
【０００５】 ２）仮組立の状態で、主回路用の外部導出端子５よりケース内方に引き出した 端子導体５ａの半田接合部と回路基板２ａに実装した各パワー半導体素子２ｂと が正しく当接し合うようにするために高い組立精度が要求される。 ３）制御回路ブロック３は、専用のプリント基板３ａに各種の回路部品を実装 しているために部品点数，実装工数が多くなり、このことが製作コストを押し上 げる要因となっている。
【０００６】 本考案は上記の点にかんがみなされたものであり、その目的はＩＰＭなどの半 導体装置を対象に、金属ベース板の所要面積の縮減，および部品点数，組立工数 を削減して製作コストの低減化が図れるようにした半導体装置、特にその組立構 造を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本考案によれば、半導体装置を次記のように構成 するものとする。 １）請求項１に記載の構成では、主回路を樹脂ケースの底面に配した放熱用金 属ベース板上に搭載し、制御回路部品は樹脂ケースの底壁上に直接搭載して主回 路，制御回路，および各外部導出端子の間を相互接続する。
【０００８】 ２）また、請求項２に記載の構成では、樹脂ケースをその周壁部に主回路用お よび制御回路用の外部導出端子を配備した端子一体形ケースで構成するとともに 、該樹脂ケースの底面に配した放熱用金属ベース板上にパワー半導体素子を回路 基板に実装したパワー回路ブロックを搭載し、制御回路部品を樹脂ケースの底壁 上に直接搭載して主回路，制御回路，および各外部導出端子との間をボンディン グワイヤにより相互接続する。
【０００９】 ３）さらに、請求項３に記載の構成では、樹脂ケースをその周壁部上面より主 回路用および制御回路用の外部導出端子を引出した端子一体形ケースで構成し、 かつ該樹脂ケースの底面に配した放熱用金属ベース板の上に主回路の相数に相応 する複数個のパワー半導体素子を回路基板に実装したパワー回路ブロックを搭載 するとともに、前記パワー回路ブロックの側方に配列して各パワー半導体素子と 個々に対応する制御回路を集積化した複数個の制御ＩＣを樹脂ケースの底壁上に 直接搭載し、パワー半導体素子，制御ＩＣ，および各外部導出端子との間をボン ディングワイヤにより相互接続する。
【００１０】
【作用】
上記の構成によれば、金属ベース板にはパワー回路のみ搭載し、制御回路は樹 脂ケースの底壁上に直接搭載したので、価格の高い金属ベース板の所要面積が小 さくて済むほか、制御回路の専用プリント基板も不要で、これにより製作費のコ ストダウンが図れる。
【００１１】 また、前記構成に加えて樹脂ケースを端子一体形ケースとなし、パワー回路， 制御回路との間をボンディングワイヤにより相互接続することにより、内部配線 の自由度が増して組立精度の条件が緩和される。 さらに、制御回路を集積化した制御ＩＣを採用し、かつ該制御ＩＣをパワー半 導体素子の配列に合わせてパワー回路基板の側方に配置することで、パワー回路 と制御回路との間のワイヤ接続が容易に行える。
【００１２】
【実施例】
以下、本考案の実施例を図１（ａ),（ｂ）に基づいて説明する。なお、実施例 の図中で図２に対応する同一部品には同じ符号が付してある。 すなわち、図１の構成において、樹脂ケース４の底面には該ケースの底面積よ りも一回り小サイズの金属ベース板１がケースの下面から若干突き出して露呈す るように嵌め込み結合されており、さらにケースの対向する二辺の周壁部にＬ字 形に屈曲した主回路用，および制御回路用の外部導出端子５，６を振り分け配置 した端子一体形ケースとしてなる。なお、金属ベース板１は樹脂ケース４の底面 にあらかじめ開口した窓穴に嵌め込んで接着するか、あるいは樹脂ケースを成形 する際に金型にインサートして一体にモールドする。また、前記の外部導出端子 ５，６は樹脂ケース４の周壁上面から外方に引出すとともに、端子導体の他端が 内壁面からケース内方に突き出しており、樹脂ケースを成形する際に金型内に端 子金具をインサートして一体モールドするものとする。
【００１３】 また、前記金属ベース板１の上には図２と同様に、回路基板２ａの上面に形成 した回路パターン２ｃに主回路の相数に相応する複数個のパワー半導体素子２ｂ を実装したパワー回路ブロック２が搭載して半田付けされ、さらにこのパワー回 路ブロック２の側方に並べて制御回路用の外部導出端子６との間のスペースには パワー半導体素子２ｂと個々に対応する複数個の制御ＩＣ８が樹脂ケース４の底 壁上に直接実装されている。この制御ＩＣ８はパワー半導体素子２ｂの１個分の 制御回路を１チップに集積化したものである。そして、パワー回路ブロック２と 制御ＩＣ８との間，パワー回路ブロック２と主回路用外部導出端子５との間，お よび制御ＩＣ８と制御回路用外部導出端子６との間がそれぞれボンディングワイ ヤ７で相互接続されている。なお、９は樹脂ケース４の上蓋、１０はケース内に 充填した封止樹脂である。
【００１４】
【考案の効果】 以上述べたように、本考案の構成によれば、従来における半導体装置の組立構 造と較べて次記のような利点が得られる。 １）金属ベース板にはパワー回路のみ搭載し、制御回路は樹脂ケースの底壁上 に直接搭載したことにより、価格の高い金属ベース板の所要面積が小さくて済む ほか、制御回路の専用プリント基板も不要となって部品コストが低減する。
【００１５】 ２）また、前記構成に加えて樹脂ケースを端子一体形ケースとなし、パワー回 路，制御回路との間を全てボンディングワイヤにより相互接続することにより、 内部配線の自由度が増して組立精度の条件が緩和されるとともに、部品相互間の 接続に要する半田付けを同じ工程で一括して行える。 ３）さらに、制御回路を集積化した制御ＩＣを採用し、かつ該制御ＩＣをパワ ー半導体素子の配列に合わせてパワー回路ブロックの側方に配置することで、パ ワー回路と制御回路との間のワイヤ接続が最短距離で容易に行える。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の組立構成図
であり、（ａ）は平面図、（ｂ）は側視断面図
【図２】従来における半導体装置の組立構成図であり、
（ａ）は分解斜視図、（ｂ）は組立状態の外観図
【符号の説明】
１ 金属ベース板 ２ パワー回路ブロック ２ａ 回路基板 ２ｂ パワー半導体素子 ４ 樹脂ケース ５ 主回路用外部導出端子 ６ 制御回路用外部導出端子 ７ ボンディングワイヤ ８ 制御ＩＣ ９ 上蓋 １０ 封止樹脂

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項１】樹脂ケース内にパワー回路，制御回路，お
    よび主回路用，制御回路用の外部導出端子を組み込んで
    なる半導体装置において、主回路を樹脂ケースの底面に
    配した放熱用金属ベース板上に搭載し、制御回路部品は
    樹脂ケースの底壁上に直接搭載して主回路，制御回路，
    および各外部導出端子の間を相互接続したことを特徴と
    する半導体装置。
  2. 【請求項２】樹脂ケース内にパワー回路，制御回路，お
    よび主回路，制御回路用の外部導出端子を組み込んでな
    る半導体装置において、樹脂ケースをその周壁部に主回
    路用および制御回路用の外部導出端子を配備した端子一
    体形ケースで構成するとともに、該樹脂ケースの底面に
    配した放熱用金属ベース板上にパワー半導体素子を回路
    基板に実装したパワー回路ブロックを搭載し、制御回路
    部品を樹脂ケースの底壁上に直接搭載して主回路，制御
    回路，および各外部導出端子との間をボンディングワイ
    ヤにより相互接続したことを特徴とする半導体装置。
  3. 【請求項３】樹脂ケース内にパワー回路，制御回路，お
    よび主回路，制御回路用の外部導出端子を組み込んでな
    る半導体装置において、樹脂ケースをその周壁部上面よ
    り主回路用および制御回路用の外部導出端子を引出した
    端子一体形ケースで構成し、かつ該樹脂ケースの底面に
    配した放熱用金属ベース板の上に主回路の相数に相応す
    る複数個のパワー半導体素子を回路基板に実装したパワ
    ー回路ブロックを搭載するとともに、前記パワー回路ブ
    ロックの側方に配列して各パワー半導体素子と個々に対
    応する制御回路を集積化した複数個の制御ＩＣを樹脂ケ
    ースの底壁上に直接搭載し、パワー半導体素子，制御Ｉ
    Ｃ，および各外部導出端子との間をボンディングワイヤ
    により相互接続したことを特徴とする半導体装置。
JP783695U 1995-07-28 1995-07-28 半導体装置 Expired - Lifetime JP3021070U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP783695U JP3021070U (ja) 1995-07-28 1995-07-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP783695U JP3021070U (ja) 1995-07-28 1995-07-28 半導体装置

Publications (1)

Publication Number Publication Date
JP3021070U true JP3021070U (ja) 1996-02-16

Family

ID=43156422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP783695U Expired - Lifetime JP3021070U (ja) 1995-07-28 1995-07-28 半導体装置

Country Status (1)

Country Link
JP (1) JP3021070U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187120A1 (ja) * 2012-06-13 2013-12-19 富士電機株式会社 半導体装置
JPWO2015166696A1 (ja) * 2014-04-30 2017-04-20 富士電機株式会社 半導体モジュールおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187120A1 (ja) * 2012-06-13 2013-12-19 富士電機株式会社 半導体装置
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
EP2814060A4 (en) * 2012-06-13 2015-10-14 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
US9379096B2 (en) 2012-06-13 2016-06-28 Fuji Electric Co., Ltd. Semiconductor device
JPWO2015166696A1 (ja) * 2014-04-30 2017-04-20 富士電機株式会社 半導体モジュールおよびその製造方法
US9837338B2 (en) 2014-04-30 2017-12-05 Fuji Electric Co., Ltd. Semiconductor module with mounting case and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR101203466B1 (ko) 전력 시스템 모듈 및 그 제조 방법
US6774465B2 (en) Semiconductor power package module
KR101505552B1 (ko) 복합 반도체 패키지 및 그 제조방법
US20040119148A1 (en) Semiconductor device package
US5216279A (en) Power semiconductor device suitable for automation of production
JPH0645518A (ja) パワー半導体装置
CN115443531A (zh) 功率模组及其制造方法、转换器和电子设备
JP4208490B2 (ja) 半導体電力用モジュール及びその製造方法
JP3021070U (ja) 半導体装置
JPH0661372A (ja) ハイブリッドｉｃ
JP4543542B2 (ja) 半導体装置
EP4057341A1 (en) Packaged half-bridge circuit
US7952204B2 (en) Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same
KR20220129587A (ko) 파워 모듈 패키지 및 패키징 기술들
JP3156630B2 (ja) パワー回路実装ユニット
JPS60171754A (ja) 回路素子付半導体チツプキヤリア
JPH08204115A (ja) 半導体装置
EP4123696A2 (en) Power module
US20230361011A1 (en) Molded power modules
JP2005123535A (ja) 半導体装置
JP3314610B2 (ja) 半導体装置およびその組立方法
JP2555796Y2 (ja) パワーモジュール
JPH05292744A (ja) 電源モジュールの実装構造
JPH0648875Y2 (ja) 半導体装置
JP2515647Y2 (ja) 半導体パッケージの端子