JP6418601B2 - 半導体素子搭載用基板の製造方法 - Google Patents
半導体素子搭載用基板の製造方法 Download PDFInfo
- Publication number
- JP6418601B2 JP6418601B2 JP2015010936A JP2015010936A JP6418601B2 JP 6418601 B2 JP6418601 B2 JP 6418601B2 JP 2015010936 A JP2015010936 A JP 2015010936A JP 2015010936 A JP2015010936 A JP 2015010936A JP 6418601 B2 JP6418601 B2 JP 6418601B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- metal plate
- plating
- mask
- etching mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims description 106
- 238000007747 plating Methods 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 36
- 230000000149 penetrating effect Effects 0.000 claims description 14
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 230000035515 penetration Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002572 peristaltic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は、ハーフエッチングのコントロールを容易にするとともに不要箇所にめっきを施す必要をなくした半導体素子搭載用基板の製造方法に関するものである。
特許文献１として示す特開２０１１−１８１９６４号公報には、金属板の両面にレジストによるめっきマスクを形成してめっきを施し、めっきマスクを剥離した後、リードフレーム形状を形成するためにレジストによるエッチングマスクを金属板の両面に形成し、両面からハーフエッチング加工を行なって、金属板の厚さ方向の中央付近に極薄の金属部分を残すことで、パッド部やリード部の相対位置関係を確保し、粘着テープを貼着けた後に、前記極薄の金属部分をエッチング加工によって溶解除去する技術が記載されている。
しかし、特許文献１に示すような金属板の両面からハーフエッチング加工を行なって金属板の厚さ方向の中央付近に極薄の金属部分を残す工程の場合、ハーフエッチング加工を行うに際して平面上で面積が広い部位と狭い部位で残す極薄の金属部分の厚さが等しくなるようにコントロールすることは非常に難しく、量産には不向きであるという問題点があった。そして極薄の金属部分が貫通してしまった場合には、その部分の相対位置関係が崩れてしまい、設計上の位置と異なる位置を粘着テープで固定することになり、不良品を生産することになる問題もあった。
また、めっき層をエッチングレジストとして使用するためには本来必要でないパイロットホール周辺部分までめっきを施す必要があり、その上エッチング加工に耐えるようにするためにはエッチングに耐え得る高価なめっきを厚く付ける必要もあることから、めっきコストが上昇してしまうという問題もあった。加えてめっき層をエッチング加工に耐えるように厚くすると、より強固で丈夫なめっきバリがエッチング後に発生してしまう事になり、このめっきバリの除去に余分なコストが発生するばかりか、除去することが不可能なめっきバリの発生も想定され歩留まりに大きく影響してしまうという問題もあった。
本発明は、この様な問題点を解決するためになされたものであり、その目的とするところは、ハーフエッチングのコントロールを容易にするとともに不要箇所にめっきを施す必要をなくした半導体素子搭載用基板の製造方法を提供することである。
上記の目的を達成するため、本発明の半導体素子搭載用基板の製造方法は、金属板の両面にめっきマスクを形成し、露出した前記金属板に必要なめっきを施す工程と、前記めっきマスクを剥離し、前記金属板の半導体素子を搭載することとなる表面側に第一の貫通部分となる部分を除いて半導体装置として樹脂封止される部分を覆う所望形状の第一のエッチングマスクを形成するとともに、前記金属板の裏面側に前記第一の貫通部分となる部分及びハーフエッチングを施す部分を除いて前記めっきを含む所定部分を覆う所望形状の第一のエッチングマスクを形成する工程と、前記第一のエッチングマスク形成後、前記第一の貫通部分となる部分については前記金属板の両側から、前記ハーフエッチングを施す部分については前記金属板の裏面側から第一のエッチング加工を行ない前記第一の貫通部分を形成する工程と、前記第一のエッチング加工後、前記金属板の両面に形成した前記第一のエッチングマスクを剥離し、前記ハーフエッチング加工を施した前記金属板の裏面側には接着層を有するフィルムを貼付け、前記金属板の表面側は前記ハーフエッチングを施した部分を貫通させるための第二の貫通部分となる部分を除いて前記めっきを含む所定部分及び前記第一の貫通部分を覆う所望形状の第二のエッチングマスクを形成する工程と、表面側に前記第二のエッチングマスクが形成され、裏面側に前記フィルムが貼付けられた前記金属板の表面側から第二のエッチング加工を行ない前記第二の貫通部分を形成する工程と、前記第二のエッチング加工後、前記金属板の表面側の第二のエッチングマスクを剥離する工程を含むことを特徴とする。
また、本発明の半導体素子搭載用基板の製造方法においては、前記めっきマスクおよび前記第一と第二のエッチングマスクはレジストにより形成し、前記接着層を有するフィルムはポリイミドフィルムであることが好ましい。
本発明の半導体素子搭載用基板の製造方法によれば、ハーフエッチングのコントロールが容易となり、めっきバリの発生もなく、各部の相対位置関係が崩れることなく設計上の位置に固定された半導体素子搭載用基板を得ることが可能となる。またドライフィルムレジストによるエッチングマスクによって端子形状を形成するため、不要箇所にめっきを施す必要がなくなり、エッチング加工後のめっきバリの発生も無くなる。
次に、本発明の半導体素子搭載用基板の製造方法を図１に基づいて説明する。
まず、図１（ａ）に示すように金属板１の両面にレジスト層２を形成し、そのレジスト層２で、めっきを形成するためのめっきマスク３を形成する。
まず、図１（ａ）に示すように金属板１の両面にレジスト層２を形成し、そのレジスト層２で、めっきを形成するためのめっきマスク３を形成する。
そして、必要なめっき加工を行なってめっき４形成後、両面に形成しためっきマスク３を剥離する。
次に、図１（ｂ）に示すようにめっき４が形成された金属板１の両面に再びレジスト層２を形成し、両面に第一のエッチングマスク５を形成する。表面側の第一のエッチングマスク５は、パイロットホール等の一部の貫通形状１０が形成されるように形成する。また裏面側の第一のエッチングマスク５は、パイロットホール等の一部の貫通形状に加えて、ハーフエッチングを施すことにより半導体素子搭載用基板として必要なパターンが形成されるように、貫通形状及びハーフエッチングを施す部分を除いて先に形成しためっき４を含む所定部分を覆うエッチングマスクとなるように形成する。
この時、裏面側の第一のエッチングマスク５は、次工程のエッチング加工によってめっき直下の金属板がエッチングされてめっきバリが発生することがないよう、先に形成しためっき４を十分に覆った形状のエッチングマスクとなるように形成する。
そして、第一のエッチング加工を行なう。このとき、貫通形状１０の部分については一部または全部を両面からエッチングを行って形成する。また、裏面側は半導体素子搭載用基板として必要な形状が残るようハーフエッチングを行う。この裏面側のハーフエッチング深さ（距離）は、金属板の厚さの５５〜８０％程度をエッチング処理することが望ましい。ハーフエッチングは片面側（裏面側）のみから行うようにしているため、エッチング深さのコントロールが両面から同時にエッチングする場合と比べ飛躍的に容易となる。
次に、図１（ｃ）に示すように両側の第一のエッチングマスク５を剥離する。そして、ハーフエッチングした裏面側全体に接着層を有するフィルム６を貼り付ける。また、表面側はレジスト層２を形成し、ハーフエッチングを施した部分をエッチング加工により貫通させるための所定部分を除いて、先に形成しためっき４を含む所定部分及び貫通形状１０をエッチング加工されないように覆って、半導体素子搭載用基板として必要な形状を得るための第二のエッチングマスク７を形成する。
次に、図１（ｄ）に示すように表面側から第二のエッチング加工を行なうと、フィルム６に貼り付いた半導体素子搭載用基板が得られる。
次に、図１（ｅ）に示すように表面側の第二のエッチングマスク７を剥離することで目的とする半導体素子搭載用基板を得ることができる。
金属板１として厚さが０．１２７ｍｍの銅材を用いて、両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社：ＡＱ−２０５８）を貼り付け、レジスト層２を形成した。
次に、めっき４を形成するためのパターンが形成された表面側用と裏面側用のガラスマスクを用いて、露光・現像を行うことで、めっき４を形成する部分のレジストを除去して部分的に金属板表面を露出させためっきマスク３を形成した。
次に、めっき加工を行なって金属板表面の露出部分にめっき４を形成した。本実施例では、金属板表面側から順に、設定値１．０μｍのＮｉめっき、設定値０．０５μｍのＰｄめっき、設定値０．０２μｍのＡｕめっきを施して、３層のめっき４を形成した。（図１（ａ）参照。）
次に、金属板１の両面に形成されているめっきマスク３を３％の水酸化ナトリウム水溶液により剥離し、更に３％の硫酸による洗浄処理を行なった。
次に、めっき４が形成された金属板１の両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社：ＡＱ−４０９６）を貼り付け、レジスト層２を形成し、貫通形状１０部分のみのパターンが形成された表面側用と貫通形状１０部分に加えて半導体素子搭載用基板のパターンが形成された裏面側用のガラスマスクを用いて、露光・現像を行なって第一のエッチングマスク５を形成した。
この時、半導体素子が搭載される表面側の第一のエッチングマスク５は、パイロットホール等の一部の貫通孔を形成する部分以外を除いて全面を覆うエッチングマスクとなるように形成する。また、裏面側の第一のエッチングマスク５は、貫通孔に加えて、ハーフエッチングを施すことにより半導体素子搭載用基板を得るために必要なパターンが形成されるように、貫通孔となる部分及びハーフエッチングを施す部分を除いて、先に形成しためっき４を含む所定部分を覆うエッチングマスクとなるように形成する。なお、ここでの「めっきを覆うエッチングマスク」とは、エッチング加工によってめっきバリが発生しないようにするために、めっき直下の銅材がエッチングされないで残るのに必要な距離を有するエッチングマスクのことである。
次に、塩化第二鉄液を用いてスプレーエッチング加工により第一のエッチング加工を行った。このとき、貫通形状１０部分については両面からエッチング加工をした。また、半導体素子搭載用基板を得るために必要なパターンについては裏面側からエッチングマスク５の開口部が０．０９５〜０．１０ｍｍの深さのハーフエッチングとなるようにエッチング加工をした。ハーフエッチング加工は裏面側のみから行うようにしているため、エッチング深さのコントロールが容易となる。（図１（ｂ）参照。）
この第一のエッチング加工は、液温７０℃、比重１．４７の塩化第二鉄液を用い、搖動するスプレーノズルによって０．３ＭＰａの設定圧力で噴射させ、約１１０秒間の処理を行なった。
その後、水酸化ナトリウム水溶液を用いて両面の第一のエッチングマスク５を剥離し、硫酸による酸処理を行った。
次に、ハーフエッチングされた裏面側の全体に接着層付きのポリイミドテープ（ＩＮＮＯＸ ０５Ｆ）６を貼り付けた。貼り付けは、加圧ローラーを用いて、搬送速度１．０ｍ／ｍｉｎ．で貼り付けた。
表面側は、ドライフィルムレジスト（旭化成イーマテリアルズ株式会社：ＡＱ−４０９６）を貼り付け、貫通形状１０として形成したパイロットホールを基準位置として使用して、半導体素子搭載用基板のパターンが形成されたガラスマスクを用いて、露光・現像を行い、ハーフエッチングを施した部分をエッチング加工により貫通させるための所定部分を除いて、先に形成しためっき４を含む所定部分及び貫通形状１０をエッチング加工されないように覆って、半導体素子搭載用基板として必要な形状を得るための第二のエッチングマスク７を形成した。（図１（ｃ）参照。）
次に、前述と同様の塩化第二鉄液を用いて約２０秒間の第二のエッチング加工を行なった。（図１（ｄ）参照。）
このとき、既に形成した貫通形状１０について、表面側はドライフィルムレジストにより覆われた第二のエッチングマスク７により、裏面側はポリイミドテープ６によりそれぞれ覆われているので、貫通形状１０の部分が再びエッチング加工されることはない。また、表面側の第二のエッチングマスク７は、「めっきを覆うエッチングマスク」となるようにしているので、エッチング加工によってめっきバリが発生しないように、めっき直下の銅材がエッチングされないで残るのに必要な距離を有するエッチングマスクとなっている。
次に、第二のエッチングマスク７の剥離処理を行い、後洗浄を行なった。これらの加工を行なうことで、裏面側にポリイミドテープ６が貼り付けられた半導体素子搭載用基板を得ることができた。（図１（ｅ）参照。）
上記の通り本発明の製造方法では、ハーフエッチング加工が片面側から行なわれるのでエッチング深さのコントロールが容易となり、ハーフエッチング部分が貫通してしまうことがないためパッド部やリード部の相対位置関係が崩れる問題がない。また、パイロットホールは両面からの１回のエッチング加工で形成されるため寸法変化もないことから、寸法的に安定した半導体素子搭載用基板を得ることができる。
なお、本発明の方法により製造された半導体素子搭載用基板を用いて半導体装置を製造する場合は、図２（ａ）に示すようにパッド部１１に半導体素子１２を搭載し、半導体素子１２とリード部１３とを電気的に接続し、パッド部１１、半導体素子１２及びリード部１３を樹脂封止し、樹脂封止体１４を形成する。そして、図２（ｂ）に示すようにポリイミドテープ６を剥離除去する。その後、図２（ｃ）に示すように、個々の半導体装置に切断する。樹脂封止後にポリイミドテープ６を剥離除去するため、パッド部１１やリード部１３の相対位置が正確に保たれることとなる。
１・・・金属板
２・・・レジスト層
３・・・めっきマスク
４・・・めっき
５・・・第一のエッチングマスク
６・・・接着層を有するフィルム（ポリイミドテープ）
７・・・第二のエッチングマスク
１０・・・貫通形状
１１・・・パッド部
１２・・・半導体素子
１３・・・リード部
１４・・・樹脂封止体
２・・・レジスト層
３・・・めっきマスク
４・・・めっき
５・・・第一のエッチングマスク
６・・・接着層を有するフィルム（ポリイミドテープ）
７・・・第二のエッチングマスク
１０・・・貫通形状
１１・・・パッド部
１２・・・半導体素子
１３・・・リード部
１４・・・樹脂封止体
Claims (2)
- 金属板の両面にめっきマスクを形成し、露出した前記金属板に必要なめっきを施す工程と、
前記めっきマスクを剥離し、前記金属板の半導体素子を搭載することとなる表面側に第一の貫通部分となる部分を除いて半導体装置として樹脂封止される部分を覆う所望形状の第一のエッチングマスクを形成するとともに、前記金属板の裏面側に前記第一の貫通部分となる部分及びハーフエッチングを施す部分を除いて前記めっきを含む所定部分を覆う所望形状の第一のエッチングマスクを形成する工程と、
前記第一のエッチングマスク形成後、前記第一の貫通部分となる部分については前記金属板の両側から、前記ハーフエッチングを施す部分については前記金属板の裏面側から第一のエッチング加工を行ない前記第一の貫通部分を形成する工程と、
前記第一のエッチング加工後、前記金属板の両面に形成した前記第一のエッチングマスクを剥離し、前記ハーフエッチング加工を施した前記金属板の裏面側には接着層を有するフィルムを貼付け、前記金属板の表面側は前記ハーフエッチングを施した部分を貫通させるための第二の貫通部分となる部分を除いて前記めっきを含む所定部分及び前記第一の貫通部分を覆う所望形状の第二のエッチングマスクを形成する工程と、
表面側に前記第二のエッチングマスクが形成され、裏面側に前記フィルムが貼付けられた前記金属板の表面側から第二のエッチング加工を行ない前記第二の貫通部分を形成する工程と、
前記第二のエッチング加工後、前記金属板の表面側の第二のエッチングマスクを剥離する工程を含むことを特徴とする半導体素子搭載用基板の製造方法。 - 前記めっきマスクおよび前記第一と第二のエッチングマスクはレジストにより形成し、前記接着層を有するフィルムはポリイミドフィルムであることを特徴とする請求項１に記載の半導体素子搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015010936A JP6418601B2 (ja) | 2015-01-23 | 2015-01-23 | 半導体素子搭載用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015010936A JP6418601B2 (ja) | 2015-01-23 | 2015-01-23 | 半導体素子搭載用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016136564A JP2016136564A (ja) | 2016-07-28 |
| JP6418601B2 true JP6418601B2 (ja) | 2018-11-07 |
Family
ID=56512723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015010936A Active JP6418601B2 (ja) | 2015-01-23 | 2015-01-23 | 半導体素子搭載用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6418601B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2856061B2 (ja) * | 1994-01-19 | 1999-02-10 | ソニー株式会社 | リードフレームとその製造方法 |
| JP5531172B2 (ja) * | 2001-06-19 | 2014-06-25 | Ｓｈマテリアル株式会社 | リードフレーム及びその製造方法 |
| JP2004319816A (ja) * | 2003-04-17 | 2004-11-11 | Fujitsu Ltd | リードフレーム及びその製造方法 |
| JP4091050B2 (ja) * | 2005-01-31 | 2008-05-28 | 株式会社三井ハイテック | 半導体装置の製造方法 |
| JP2007227503A (ja) * | 2006-02-22 | 2007-09-06 | Sanyo Electric Co Ltd | 板状体およびそれを用いた回路装置の製造方法 |
| JP2009302095A (ja) * | 2008-06-10 | 2009-12-24 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JP2010192695A (ja) * | 2009-02-18 | 2010-09-02 | Mitsui High Tec Inc | 半導体装置の製造方法及びそのリードフレームの製造方法 |
-
2015
- 2015-01-23 JP JP2015010936A patent/JP6418601B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016136564A (ja) | 2016-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI500131B (zh) | 半導體元件用基板之製造方法及半導體裝置 | |
| JP6362111B2 (ja) | リードフレームの製造方法 | |
| JPS5826828B2 (ja) | テ−プキヤリアの製造方法 | |
| JP5549066B2 (ja) | リードフレーム型基板とその製造方法、及び半導体装置 | |
| JP4670931B2 (ja) | リードフレーム | |
| JP2005026645A (ja) | 回路基板及びその製造方法 | |
| JP6366034B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP6418601B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP4620584B2 (ja) | 回路部材の製造方法 | |
| JP6214431B2 (ja) | Ｌｅｄ用リードフレーム | |
| JP6320879B2 (ja) | 印刷用マスク及びその製造方法 | |
| JP5299411B2 (ja) | リードフレームの製造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6156745B2 (ja) | 半導体装置用リードフレーム及びその製造方法 | |
| JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
| JP6806436B2 (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
| KR100828490B1 (ko) | 리드프레임 제조방법 | |
| JP2014138155A (ja) | 半導体素子搭載用基板及び半導体装置 | |
| JP2018029214A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5098452B2 (ja) | 半導体装置の製造方法 | |
| JP6380805B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP4305199B2 (ja) | 半導体装置用基板の製造方法 | |
| JPH01147848A (ja) | Ｉｃ用リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180511 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181003 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6418601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |