JP2006156674A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006156674A
JP2006156674A JP2004344560A JP2004344560A JP2006156674A JP 2006156674 A JP2006156674 A JP 2006156674A JP 2004344560 A JP2004344560 A JP 2004344560A JP 2004344560 A JP2004344560 A JP 2004344560A JP 2006156674 A JP2006156674 A JP 2006156674A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
lead frame
marking
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004344560A
Other languages
English (en)
Inventor
Toshiaki Fukunaka
敏昭 福中
Arata Kasamatsu
新 笠松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2004344560A priority Critical patent/JP2006156674A/ja
Publication of JP2006156674A publication Critical patent/JP2006156674A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】薄型のパッケージをレーザマーキングしたとしても、信頼性を向上させるようにした半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、リードフレーム１８のアイランド部１１に載置された半導体チップ１３と、この半導体チップ１３の内部電極１７とリードフレーム１８の外部リード部１２とを電気的に接続する金属細線１４とを備えた装置本体１０からなっており、この装置本体１０は、モールド樹脂１５によってモールドされている。また、半導体チップ１３が載置された側のモールド樹脂１５の表面で、かつ金属細線１４の湾曲頂上部１４ａ以外のマーキング領域１６に装置本体１０の製品情報がマーキングされている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、より詳細には、半導体チップを樹脂で封止した極めて薄型の半導体装置におけるマーキング技術に関する。
従来、半導体チップは、リードフレームに載置されるとともに、エポキシ樹脂等でモールドされ、このモールド樹脂の表面に、製品番号や製品年月等の製品情報がマーキングされている。このマーキング方法としては、インクによる印刷又はレーザ等による刻印などがあるが、パッケージが薄型になってくると、インクの厚さが無視できなくなるので、薄型パッケージにおいては、レーザマーキングにより刻印されている。
この種のレーザマーキングとしては、パッケージ部材の樹脂が変わったとしてもマークの品質には影響を及ぼさないように、樹脂パッケージの表面に、樹脂パッケージと異なる部材から成るマーキング部材を設け、このマーキング部材の表面にマークを施すものや（例えば、特許文献１参照）、レーザビームの照射によって被加工物の表面に生ずるカスの除去及びガスの発生を防止して電子部品の表面に見やすい標印を施すために、電子部品の表面にほぼ透明の樹脂層を形成し、レーザビームをこの樹脂層を介して電子部品の表面に照射することにより、照射された個所の色をレーザビームの照射されない電子部品の表面と異ならせてマーキングを施すもの（例えば、特許文献２参照）がある。このように、従来のマーキング方法は、視認性の向上を目的としたものが知られている。
特開平６−２７５７３１号公報 特開平７−２６６６９５号公報
デュアル・イン・ライン型のパッケージや、ガルウイング型のパッケージでは、半導体チップが載置された側の反対側にマーキングされる場合があるが、パッケージが薄型化され、フラット型パッケージからリードフレームが裏面に露出するような、いわゆるＱＦＮ型、ＳＯＮ型パッケージでは、半導体チップが載置された側の表面に刻印されるようになる。
半導体装置の薄型化がさらに進み、パッケージの厚さが１ｍｍ以下になると、刻印された部分で、半導体チップの内部電極である接続パッドと、リードフレームの外部リード部とを電気的に接続する金線等の金属細線が露出したり、その部分が脆弱になる恐れが生じる。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、薄型のパッケージをレーザマーキングしたとしても、信頼性を向上させるようにした半導体装置及びその製造方法を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、リードフレームのアイランド部に載置された半導体チップと、該半導体チップの内部電極と前記リードフレームの外部リード部とを電気的に接続する接続部材とを備えた装置本体からなる半導体装置において、前記装置本体を樹脂でモールドしたモールド樹脂と、前記半導体チップが載置された側の前記モールド樹脂の表面で、かつ前記接続部材の湾曲頂上部以外の領域に前記装置本体の製品情報がマーキングされているマーキング部とを備えたことを特徴とする。
また、請求項２に記載の発明は、請求項１に記載の発明において、前記接続部材が、金属細線であることを特徴とする。
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記モールド樹脂が、エポキシ樹脂であることを特徴とする。
また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記半導体チップは、ホール素子又は磁気抵抗効果素子を含んでいることを特徴とする。
また、請求項５に記載の発明は、リードフレームのアイランド部に載置された半導体チップと、該半導体チップの内部電極と前記リードフレームの外部リード部とを電気的に接続する接続部材とを備えた装置本体からなる半導体装置の製造方法において、前記リードフレームのアイランド部へ半導体チップを載置する工程と、該半導体チップの内部電極と前記リードフレームの外部リード部とを接続部材で電気的に接続する工程と、前記装置本体をモールド樹脂でモールドする工程と、前記半導体チップが載置された側の前記モールド樹脂の表面で、かつ前記接続部材の湾曲頂上部以外の領域に前記装置本体の製品情報をマーキングする工程とを有することを特徴とする。
また、請求項６に記載の発明は、請求項５に記載の発明において、前記マーキングが、レーザによる刻印であることを特徴とする。
また、請求項７に記載の発明は、請求項６に記載の発明において、前記レーザによる刻印が、ＹＡＧレーザ又はＣＯ２レーザを用いて刻印することを特徴とする。
本発明によれば、装置本体を樹脂でモールドしたモールド樹脂と、半導体チップが載置された側のモールド樹脂の表面で、かつ接続部材の湾曲頂上部以外の領域に装置本体の製品情報がマーキングされているマーキング部とを備えたので、薄型の半導体パッケージをレーザマーキングで刻印しても、金属細線が露出することがなく、また刻印部分と金属細線の湾曲頂上部が近接しないため、極端にモールド樹脂が薄くなることはなくなり、信頼性が向上する。
以下、図面を参照して本発明の実施例について説明する。
図１（ａ），（ｂ）及び図２は、本発明の半導体装置の一実施例を説明するための構成図で、図１（ａ）は上面透視図、図１（ｂ）は図１（ａ）の側面透視図、図２は、図１（ａ）の裏面透視図である。
図中符号１０は装置本体、１１はリードフレームのアイランド部、１２はリードフレームの外部リード部、１３は半導体チップ、１４は金属細線、１４ａは金属細線１４の湾曲頂上部、１５はモールド樹脂、１６はモールド樹脂１５上に刻印されたマーキング部、１７は接続パッド、１８はリードフレームを示している。
本発明の半導体装置は、リードフレーム１８のアイランド部１１に載置された半導体チップ１３と、この半導体チップ１３の内部電極とリードフレーム１８の外部リード部１２とを電気的に接続する金属細線１４とを備えた装置本体１０からなっており、この装置本体１０は、モールド樹脂１５によってモールドされている。
また、半導体チップ１３が載置された側のモールド樹脂１５の表面で、かつ金属細線１４の湾曲頂上部１４ａ以外の領域に装置本体１０の製品情報が、図１（ａ）に示されているように「１４８１」とマーキングされている。
また、アイランド部１１及び外部リード１２の半導体チップ１３が載置されない裏面側及び側面は、その一部が露出していて、実装時の半田付けのための電極となる。リードフレーム１８の裏面側の一部は、エッチング等により略半分程度削除されている部分を有している。
また、半導体チップ１３はアイランド部１１に載置され、銀ペースト等により固着されていて、半導体チップ１３の接続パッド１７と外部リード１２とは、３本の金属細線１４で電気的に接続されている。この金属細線１４は、半導体チップ１３から表面側に伸ばされ、湾曲して外部リード部１２にボンディングされている。本発明においては、金属細線１４が湾曲して、最も表面に近づいた部分を湾曲頂上部１４ａという。
アイランド部１１に半導体チップ１３が固着され、金属細線１４により外部リード部１２に接続され、さらにエポキシ樹脂等によりモールドされる。上述したように、リードフレーム１８の裏面側の一部は露出し、さらに金属細線１４が十分に覆われる厚さに、モールドされる。モールドの厚さは、１ｍｍ以下、例えば、０．５ｍｍ程度である。
製品情報がマーキングされるマーキング部１６は、湾曲頂上部１４ａを避けて設定されており、このマーキング部１６に必要な情報がレーザにより刻印されている。
このレーザ刻印は、ＹＡＧレーザやＣＯ２レーザを用いることができるが、ＹＶＯ４結晶（イットリウム・パナデート）を使用したレーザは、スポット径が２０〜４０μｍと小さく、刻印の深さが３０μｍと薄いので好適である。
図１（ａ），（ｂ）及び図２に示した半導体装置は、薄型半導体装置の一例であって、半導体チップ１３としてホール素子を含むホールＩＣの例である。ホール素子の代わりに磁電変換素子である磁気抵抗効果素子を含むようにしてもよい。半導体チップ１３は、約０．１５ｍｍの薄さに研磨されており、厚さ約０．１５ｍｍのリードフレーム１８に載置される。金属細線１４は、半導体チップ１３の上面から最大０．１３ｍｍに抑えられ、さらに、約０．０３ｍｍの深さの刻印が湾曲頂上部１４ａを避けて形成されているので、パッケージ全体の厚さは、０．４５ｍｍに抑えることが可能となった。
図３は、本発明に係る半導体装置の製造方法の一実施例を説明するためのフローチャートを示す図である。
本発明の半導体装置の製造方法は、まず、リードフレーム１８アイランド部１１へ半導体チップ１３を載置する（Ｓ１）、次に、半導体チップ１３の内部電極とリードフレーム１８の外部リード部１２とを金属細線１４で電気的に接続する（Ｓ２）。次に、装置本体１０をモールド樹脂１５でモールドする（Ｓ３）。次に、半導体チップ１３が載置された側のモールド樹脂１５の表面で、かつ金属細線１４の湾曲頂上部１４ａ以外の領域に装置本体１０の製品情報をマーキングする（Ｓ４）。
マーキングは、レーザにより刻印であることが望ましく、ＹＡＧレーザ又はＣＯ２レーザを用いて刻印することが最適である。また、モールド樹脂は、エポキシ樹脂であることが好ましい。
本発明の半導体装置の一実施例を説明するための構成図で、（ａ）は上面透視図、（ｂ）は（ａ）の側面透視図である。 図１（ａ）の裏面透視図である。 本発明に係る半導体装置の製造方法の一実施例を説明するためのフローチャートを示す図である。
符号の説明
１０ 装置本体
１１ リードフレームのアイランド部
１２ リードフレームの外部リード部
１３ 半導体チップ
１４ 金属細線
１４ａ 金属細線の湾曲頂上部
１５ モールド樹脂
１６ モールド樹脂上に刻印されたマーキング部
１７ 接続パッド
１８ リードフレーム

Claims (7)

  1. リードフレームのアイランド部に載置された半導体チップと、該半導体チップの内部電極と前記リードフレームの外部リード部とを電気的に接続する接続部材とを備えた装置本体からなる半導体装置において、
    前記装置本体を樹脂でモールドしたモールド樹脂と、
    前記半導体チップが載置された側の前記モールド樹脂の表面で、かつ前記接続部材の湾曲頂上部以外の領域に前記装置本体の製品情報がマーキングされているマーキング部と
    を備えたことを特徴とする半導体装置。
  2. 前記接続部材が、金属細線であることを特徴とする請求項１に記載の半導体装置。
  3. 前記モールド樹脂が、エポキシ樹脂であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体チップは、ホール素子又は磁気抵抗効果素子を含んでいることを特徴とする請求項１，２又は３に記載の半導体装置。
  5. リードフレームのアイランド部に載置された半導体チップと、該半導体チップの内部電極と前記リードフレームの外部リード部とを電気的に接続する接続部材とを備えた装置本体からなる半導体装置の製造方法において、
    前記リードフレームのアイランド部へ半導体チップを載置する工程と、
    該半導体チップの内部電極と前記リードフレームの外部リード部とを接続部材で電気的に接続する工程と、
    前記装置本体をモールド樹脂でモールドする工程と、
    前記半導体チップが載置された側の前記モールド樹脂の表面で、かつ前記接続部材の湾曲頂上部以外の領域に前記装置本体の製品情報をマーキングする工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 前記マーキングが、レーザによる刻印であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記レーザによる刻印が、ＹＡＧレーザ又はＣＯ２レーザを用いて刻印することを特徴とする請求項６に記載の半導体装置の製造方法。
JP2004344560A 2004-11-29 2004-11-29 半導体装置及びその製造方法 Pending JP2006156674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004344560A JP2006156674A (ja) 2004-11-29 2004-11-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004344560A JP2006156674A (ja) 2004-11-29 2004-11-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006156674A true JP2006156674A (ja) 2006-06-15

Family

ID=36634577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344560A Pending JP2006156674A (ja) 2004-11-29 2004-11-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006156674A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063551A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置
CN104467669A (zh) * 2013-09-25 2015-03-25 株式会社大真空 引线型电子部件
JP2015088731A (ja) * 2013-09-25 2015-05-07 株式会社大真空 リードタイプの電子部品
JP2018032852A (ja) * 2016-08-22 2018-03-01 ローム株式会社 半導体装置、半導体装置の実装構造
US10068881B2 (en) 2015-12-31 2018-09-04 Samsung Electronics Co., Ltd. Package-on-package type semiconductor package and method of fabricating the same
US10340444B2 (en) 2016-12-28 2019-07-02 Rohm Co., Ltd. Semiconductor element with hall element and sealing resin

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192460A (ja) * 1986-02-18 1987-08-24 Matsushita Electric Works Ltd 封止用成形材料
JPS63280477A (ja) * 1987-05-12 1988-11-17 Asahi Chem Ind Co Ltd 磁電変換素子
JPH07266695A (ja) * 1994-03-30 1995-10-17 Rohm Co Ltd 電子部品及びそのマ−キング方法
JP2000156434A (ja) * 1998-11-19 2000-06-06 Sanyo Electric Co Ltd 半導体装置
JP2001189402A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192460A (ja) * 1986-02-18 1987-08-24 Matsushita Electric Works Ltd 封止用成形材料
JPS63280477A (ja) * 1987-05-12 1988-11-17 Asahi Chem Ind Co Ltd 磁電変換素子
JPH07266695A (ja) * 1994-03-30 1995-10-17 Rohm Co Ltd 電子部品及びそのマ−キング方法
JP2000156434A (ja) * 1998-11-19 2000-06-06 Sanyo Electric Co Ltd 半導体装置
JP2001189402A (ja) * 1999-12-28 2001-07-10 Hitachi Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009063551A (ja) * 2007-09-10 2009-03-26 Rohm Co Ltd 半導体センサ装置
CN104467669A (zh) * 2013-09-25 2015-03-25 株式会社大真空 引线型电子部件
JP2015088731A (ja) * 2013-09-25 2015-05-07 株式会社大真空 リードタイプの電子部品
CN104467669B (zh) * 2013-09-25 2018-09-28 株式会社大真空 引线型电子部件
US10068881B2 (en) 2015-12-31 2018-09-04 Samsung Electronics Co., Ltd. Package-on-package type semiconductor package and method of fabricating the same
JP2018032852A (ja) * 2016-08-22 2018-03-01 ローム株式会社 半導体装置、半導体装置の実装構造
US10340444B2 (en) 2016-12-28 2019-07-02 Rohm Co., Ltd. Semiconductor element with hall element and sealing resin

Similar Documents

Publication Publication Date Title
TWI532142B (zh) Manufacturing method of semiconductor device
JP4872683B2 (ja) モールドパッケージの製造方法
JP3644859B2 (ja) 半導体装置
JP2006210807A (ja) 半導体装置の製造方法
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP5715747B2 (ja) 回路装置およびその製造方法
JP2009141147A (ja) 半導体装置の製造方法
JP2006156674A (ja) 半導体装置及びその製造方法
JP2006165411A (ja) 半導体装置およびその製造方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP2007157846A (ja) 半導体装置の製造方法
JP2008153710A (ja) 半導体装置およびその製造方法
JP2002184927A (ja) 半導体装置の製造方法
JPH06177268A (ja) 半導体装置の製造方法
JP2006128459A (ja) 半導体装置およびその製造方法
JP2006303028A (ja) 半導体装置および半導体装置の製造方法
JP3680065B2 (ja) 半導体装置
JP2000228475A (ja) 半導体装置
JP2019029569A (ja) リードフレームおよび半導体装置の製造方法
JP2009231347A (ja) 半導体装置及び半導体装置の製造方法
KR20110018700A (ko) 비오씨 반도체 패키지 기판의 제조방법 및 비오씨 반도체 패키지 기판
JP2008251795A (ja) 半導体装置
JP2009141126A (ja) 半導体装置及びその製造方法
JP4225794B2 (ja) 半導体装置
JP2000124396A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20070402

Free format text: JAPANESE INTERMEDIATE CODE: A712

A621 Written request for application examination

Effective date: 20071023

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Effective date: 20100615

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20101022

Free format text: JAPANESE INTERMEDIATE CODE: A02