JP2018032852A - 半導体装置、半導体装置の実装構造 - Google Patents

半導体装置、半導体装置の実装構造 Download PDF

Info

Publication number
JP2018032852A
JP2018032852A JP2017150970A JP2017150970A JP2018032852A JP 2018032852 A JP2018032852 A JP 2018032852A JP 2017150970 A JP2017150970 A JP 2017150970A JP 2017150970 A JP2017150970 A JP 2017150970A JP 2018032852 A JP2018032852 A JP 2018032852A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive layer
layer
sealing resin
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017150970A
Other languages
English (en)
Other versions
JP6986385B2 (ja
Inventor
新生 水田
Arao Mizuta
新生 水田
聖博 木越
Masahiro Kigoshi
聖博 木越
貴章 正木
Takaaki Masaki
貴章 正木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US15/671,925 priority Critical patent/US10153424B2/en
Priority to CN201710718403.3A priority patent/CN107768513B/zh
Publication of JP2018032852A publication Critical patent/JP2018032852A/ja
Priority to US16/170,647 priority patent/US10535813B2/en
Application granted granted Critical
Publication of JP6986385B2 publication Critical patent/JP6986385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】 より一層の低背化を図った半導体装置を提供する。
【解決手段】 厚さ方向Ｚにおいて互いに反対側を向く表面１１１および裏面１１２を有する半導体素子１１と、半導体素子１１から離間して配置され、かつ表面１１１に導通する複数の端子２と、半導体素子１１を覆い、かつ表面１１１と同方向を向く第１面３１を有する封止樹脂３と、を備え、各々の前記端子は、第１面３１から露出する主面２２１を有する。
【選択図】 図３５

Description

本発明は、半導体素子がホール素子であり、かつ表面実装型の樹脂パッケージ形式による半導体装置と、当該半導体装置を配線基板に実装したときの実装構造とに関する。
半導体素子がホール素子である半導体装置は、携帯電話など様々な電子機器に適用されている。たとえば、携帯電話のディスプレイの光源を制御する場合に、当該半導体装置を適用すれば携帯電話の本体を開閉することによって、光源を点灯または消灯するといった制御を行うことができる。当該半導体装置が適用される電子機器の薄型化に伴い、当該半導体装置についても、より一層の低背化が要求されている。
特許文献１には、金属製のアイランドにホール素子であるペレット（半導体素子）が搭載された半導体装置が開示されている。ペレットは、従来のものよりも薄型化されているため、半導体装置の低背化に寄与する構成となっている。ただし、特許文献１に開示されている半導体装置では、アイランドにペレットが搭載されている構成であるため、アイランドの厚さを当該半導体装置の厚さに含める必要がある。このため、適用されるアイランドの厚さによっては、当該半導体装置のより一層の低背化を図ることが困難となることが懸念される。
特開２０１４−８６６７７号公報
本発明は上記事情に鑑み、より一層の低背化を図った半導体装置を提供することをその主たる課題とする。
本発明の第１の側面によると、厚さ方向において互いに反対側を向く表面および裏面を有する半導体素子と、前記半導体素子から離間して配置され、かつ前記表面に導通する複数の端子と、前記半導体素子を覆い、かつ前記表面と同方向を向く第１面を有する封止樹脂と、を備える半導体装置であって、各々の前記端子は、前記第１面から露出する主面を有することを特徴とする半導体装置が提供される。
本発明の実施の形態において好ましくは、前記主面は、前記第１面と面一である。
本発明の実施の形態において好ましくは、前記端子は、前記主面を覆う主面導電層を備える。
本発明の実施の形態において好ましくは、前記裏面に接して設けられた放熱層をさらに備え、前記封止樹脂は、前記第１面とは反対側を向く第２面をさらに有し、前記放熱層は、前記第２面から露出している。
本発明の実施の形態において好ましくは、前記放熱層は、導電体である。
本発明の実施の形態において好ましくは、前記半導体素子の厚さ方向視において、前記放熱層の周縁は、前記半導体素子の周縁よりも内側に位置する区間を有する。
本発明の実施の形態において好ましくは、前記封止樹脂から露出する前記放熱層の露出面は、前記第２面と面一である。
本発明の実施の形態において好ましくは、前記端子は、前記半導体素子の厚さ方向に対して直交する第１方向において外側を向く第１側面と、前記半導体素子の厚さ方向および前記第１方向の双方に対して直交する第２方向において外側を向く第２側面と、を有し、前記封止樹脂は、前記第１方向を向く第３面と、前記第２方向を向く第４面と、をさらに有し、前記第１側面は、前記第３面と面一であり、前記第２側面は、前記第４面と面一である。
本発明の実施の形態において好ましくは、各々の前記端子は、前記裏面と同方向を向く底面を有する基部と、前記基部から前記第１面に向けて突出し、かつ前記主面を有する突出部と、をさらに備える。
本発明の実施の形態において好ましくは、前記端子は、前記底面および前記第２側面の双方から凹み、かつ前記第１方向において前記端子を貫通して形成された凹部をさらに有し、前記凹部に前記封止樹脂が対向している。
本発明の実施の形態において好ましくは、前記突出部は、前記第２方向において前記第２側面とは離間し、かつ前記主面に交差する第１内面をさらに有し、前記基部は、前記第２方向において前記第２側面とは離間し、かつ前記第１内面につながる第２内面を有し、前記第１内面および前記第２内面は、ともに曲面である。
本発明の実施の形態において好ましくは、前記第１内面と前記第２内面とは、互いに連続した曲面にてつながり、前記端子において、前記第１側面に交差する前記第１内面と前記第２内面との境界には、変曲点が存在する。
本発明の実施の形態において好ましくは、前記表面と前記第１内面とを相互に導通させるワイヤをさらに備える。
本発明の実施の形態において好ましくは、前記端子は、前記第１内面および前記第２内面を覆う内部導電層をさらに備える。
本発明の実施の形態において好ましくは、前記第２面に接して設けられ、かつ電気絶縁性を有する絶縁膜をさらに備え、複数の前記底面と、前記放熱層の露出面と、は、ともに前記絶縁膜により覆われている。
本発明の実施の形態において好ましくは、前記端子は、前記第１側面と、前記第２側面と、前記主面導電層と、を覆う外部導電層をさらに備える。
本発明の実施の形態において好ましくは、前記外部導電層は、Ｓｎを含む合金を構成要素に含む。
本発明の実施の形態において好ましくは、前記半導体素子は、ホール素子であり、前記半導体素子の厚さ方向視において、前記第１方向および前記第２方向が交差する角に、前記第１側面および前記第２側面の双方が接している。
本発明の第２の側面によると、本発明の第１の側面によって提供される半導体装置のうち、前記端子が前記外部導電層を備える半導体装置を配線基板に実装したとき、前記絶縁膜が前記配線基板に対向し、かつ当該半導体装置を前記配線基板に実装するための導電接合層が前記外部導電層に接することを特徴とする半導体装置の実装構造が提供される。
本発明の第３の側面によると、本発明の第１の側面によって提供される半導体装置のうち、前記半導体素子がホール素子である半導体装置を配線基板に実装したとき、前記第１面が前記配線基板に対向し、かつ当該半導体装置を前記配線基板に実装するための導電接合層が前記主面導電層に対向することを特徴とする半導体装置の実装構造が提供される。
本発明の第１の側面にかかる半導体装置によると、各々の端子が備える突出部は、半導体素子を覆う封止樹脂の第１面から露出する主面を備える。本構成は、当該半導体装置の製造の際、封止樹脂から突出部を露出させる工程において、突出部の高さ（厚さ方向の長さ）を極力低くすることにより成立される。したがって、当該半導体装置によれば、より一層の低背化を図ることが可能となる。
本発明の第２の側面にかかる半導体装置の実装構造によると、端子が外部導電層を備える半導体装置である場合、当該半導体装置を配線基板に実装したとき、絶縁膜が配線基板に対向し、かつ実装に供される導電接合層が外部導電層に接する。本構成をとることによって、当該半導体装置の実装高さをより低くすることができる。あわせて、配線基板に対する当該半導体装置の実装強度がより向上する。
本発明の第３の側面にかかる半導体装置の実装構造によると、半導体素子としてホール素子が適用された半導体装置である場合、当該半導体装置を配線基板に実装したとき、表面が配線基板に対向し、かつ導電接合層が主面導電層に対向する。本構成をとることによって、外部に配置された磁石と半導体素子との距離がより近づくため、当該半導体装置による磁束密度の変化の検出精度がより向上する。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の正面図である。 図１のＶ−Ｖ線に沿う断面図である。 図１に示す半導体装置を適用した回路のブロック図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する平面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する平面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置の製造方法を説明する断面図である。 図１に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第２実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図２２に示す半導体装置の右側面図である。 図２２に示す半導体装置の正面図である。 図２２のＸＸＶ−ＸＸＶ線に沿う断面図である。 図２５の部分拡大図である。 図２２に示す半導体装置の製造方法を説明する平面図である。 図２２に示す半導体装置の製造方法を説明する断面図である。 図２２に示す半導体装置の製造方法を説明する断面図である。 図２２に示す半導体装置の製造方法を説明する断面図である。 本発明の第３実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図３１に示す半導体装置の底面図である。 図３１に示す半導体装置の右側面図である。 図３１に示す半導体装置の正面図である。 図３１のＸＸＸＶ−ＸＸＸＶ線に沿う断面図である。 図３３の部分拡大図である。 図３１に示す半導体装置（放熱層がＡｇペーストから構成される場合）の平面拡大図である。 図３１に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第３実施形態の変形例にかかる半導体装置の底面図である。 図３９に示す半導体装置の断面図である。 図３９に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第４実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図４２に示す半導体装置の右側面図である。 図４２に示す半導体装置の正面図である。 図４２のＸＬＶ−ＸＬＶ線に沿う断面図である。 図４２に示す半導体装置を配線基板に実装したときの断面図である。 図４２に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第５実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図４８に示す半導体装置の底面図である。 本発明の第６実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図５０に示す半導体装置の底面図である。 図５０に示す半導体装置の右側面図である。 図５０に示す半導体装置の正面図である。 図５０のＬＩＶ−ＬＩＶ線に沿う断面図である。 図５０に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第６実施形態の変形例にかかる半導体装置の底面図である。 図５６に示す半導体装置の断面図である。 図５６に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第７実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図５９に示す半導体装置の底面図である。 図５９に示す半導体装置の右側面図である。 図５９に示す半導体装置の正面図である。 図５９のＬＸＩＩＩ−ＬＸＩＩＩ線に沿う断面図である。 図５９に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第８実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図６５に示す半導体装置の底面図である。 図６５に示す半導体装置の右側面図である。 図６５に示す半導体装置の正面図である。 図６５のＬＸＩＸ−ＬＸＩＸ線に沿う断面図である。 図６５に示す半導体装置を配線基板に実装したときの断面図である。 図６５に示す半導体装置を配線基板に実装したときの断面図である。 本発明の第９実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図７２に示す半導体装置の底面図である。 図７２に示す半導体装置の右側面図である。 図７２に示す半導体装置の正面図である。 図７２のＬＸＸＶＩ−ＬＸＸＶＩ線に沿う断面図である。 図７２に示す半導体装置を配線基板に実装したときの断面図である。
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
〔第１実施形態〕
図１〜図５に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、半導体素子１１、絶縁層１２、複数の端子２、封止樹脂３およびワイヤ４を備える。
図１は、半導体装置Ａ１０の平面図であり、理解の便宜上、封止樹脂３を透過している。図１において、透過した封止樹脂３の外形を想像線（二点鎖線）で示している。図５は、図１のＶ−Ｖ線（図１に示す一点鎖線）に沿う断面図である。また、図１〜図５において、端子２について重複する同様な要素の符号の記載を省略している。
これらの図に示す半導体装置Ａ１０は、携帯電話など様々な電子機器の配線基板に表面実装される形式のものである。半導体装置Ａ１０は、半導体素子１１の厚さ方向Ｚ視（以下「平面視」という。）において矩形状である。ここで、説明の便宜上、半導体素子１１の厚さ方向Ｚ（以下、単に「厚さ方向Ｚ」という。）に対して直交する半導体装置Ａ１０の短手方向を第１方向Ｘと、厚さ方向Ｚおよび第１方向Ｘの双方に対して直交する半導体装置Ａ１０の長手方向を第２方向Ｙと呼ぶ。
半導体素子１１は、半導体装置Ａ１０の機能の中枢となる部分である。図１に示すように、半導体素子１１は、平面視において矩形状である。半導体素子１１は、ホール素子である。このため、半導体装置Ａ１０は、磁気センサ（ホールＩＣ）である。また、本実施形態にかかる当該ホール素子は、ＧａＡｓ型ホール素子である。ＧａＡｓ型ホール素子は、磁束密度の変化に対するホール電圧の直線性に優れるとともに、温度変化の影響を受けにくいという利点を有する。図５に示すように、半導体素子１１は、厚さ方向Ｚにおいて互いに反対側を向く表面１１１および裏面１１２を有する。表面１１１は、封止樹脂３に覆われる面である。本実施形態では、表面１１１において、たとえばＡｌから構成される電極パッド（図示略）が複数形成されている。各々の電極パッドにワイヤ４が接続されている。裏面１１２は、絶縁層１２に接する面である。また、本実施形態では、半導体素子１１の裏面１１２に近接して、磁束密度の変化を検出する感磁層１１３が形成されている。
絶縁層１２は、図１および図５に示すように、半導体素子１１の裏面１１２に接して配置され、かつ電気絶縁体である部分である。図５に示す絶縁層１２の上端は、裏面１１２に接し、図５に示す絶縁層１２の下端は、封止樹脂３から露出している。絶縁層１２は、たとえばエポキシ樹脂またはポリイミドから構成される。厚さ方向Ｚにおける絶縁層１２の長さ（厚さ）は、後述する基部２１の長さ（厚さ）よりも短い。
複数の端子２は、図１〜図５に示すように、半導体素子１１と半導体装置Ａ１０が実装される配線基板との導電経路を構成する導電体である。複数の端子２は、端子２Ａ，２Ｂ，２Ｃ，２Ｄの４つから構成される。端子２Ａは、図１の右上に位置する。端子２Ｂは、図１の右下に位置する。端子２Ｃは、図１の左下に位置する。端子２Ｄの、図１の左上に位置する。後述する半導体装置Ａ２０〜Ａ９０においても、複数の端子２は、端子２Ａ，２Ｂ，２Ｃ，２Ｄの４つから構成され、各々の実施形態にかかる複数の端子２の位置は、いずれも半導体装置Ａ１０と同一である。本実施形態では、各々の端子２は、基部２１、突出部２２、主面導電層２８１、底面導電層２８２および内部導電層２９を備える。これらのうち、基部２１および突出部２２が端子２の主要部を構成し、基部２１を端子２の「第１部」、突出部２２を端子２の「第２部」と呼ぶことができる。端子２の主要部は、たとえばＣｕを主成分とする合金から構成される。また、端子２は、その主要部において第１側面２３および第２側面２４を有する。本実施形態では、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ１０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
基部２１は、図１に示すように、半導体素子１１から離間して配置され、かつ半導体素子１１の表面１１１に導通する端子２の主要部（第１部）である。本実施形態では、基部２１は、ワイヤ４を介して半導体素子１１の表面１１１において形成された電極パッドに導通している。本実施形態にかかる基部２１は、平面視において矩形状である。基部２１は、端子面２１１、底面２１２および第２内面２１３を有する。図１および図５に示すように、端子面２１１は、半導体素子１１の表面１１１と同方向を向く面であり、かつ封止樹脂３に覆われている。本実施形態では、端子面２１１にワイヤ４が導通している。図２および図５に示すように、底面２１２は、端子面２１１とは反対側を向く面であり、かつ封止樹脂３から露出している。図３および図５に示すように、第２内面２１３は、第２方向Ｙにおける半導体装置Ａ１０の内側を向き、かつ厚さ方向Ｚに沿って形成されるとともに、端子面２１１および底面２１２につながる面である。第２内面２１３は、封止樹脂３に覆われている。
突出部２２は、図１および図５に示すように、基部２１の端子面２１１から半導体素子１１の表面１１１が向く方向に向けて突出する端子２の主要部（第２部）である。突出部２２は、基部２１の端子面２１１に支持された構成となっている。平面視において、突出部２２の面積は、基部２１の面積よりも小である。また、本実施形態にかかる突出部２２の形状は、直方体状である。突出部２２は、主面２２１および第１内面２２２を有する。図１および図３〜図５に示すように、主面２２１は、半導体素子１１の表面１１１と同方向を向く面であり、かつ封止樹脂３から露出している。図３および図５に示すように、第１内面２２２は、平面視において基部２１の第２内面２１３に並行して形成され、かつ主面２２１および基部２１の端子面２１１につながる面である。このため、第１内面２２２は、基部２１の第２内面２１３と同方向を向いている。
図１〜図４に示すように、第１側面２３は、第１方向Ｘを向く面であり、かつ封止樹脂３から露出している。本実施形態にかかる第１側面２３の形状は、Ｌ形状である。図３に示すように、第２方向Ｙにおいて、第１側面２３は、第２側面２４、突出部２２の第１内面２２２および基部２１の第２内面２１３につながっている。また、厚さ方向Ｚにおいて、第１側面２３は、突出部２２の主面２２１、基部２１の端子面２１１および底面２１２につながっている。
図１〜図５に示すように、第２側面２４は、第２方向Ｙにおいて半導体装置Ａ１０の外側を向く面であり、かつ封止樹脂３から露出している。本実施形態にかかる第２側面２４は、矩形状である。図４に示す第２側面２４の上端は、突出部２２の主面２２１につながり、図４に示す第２側面２４の下端は、基部２１の底面２１２につながっている。したがって、図１に示すように、第１側面２３および第２側面２４は、平面視において、半導体装置Ａ１０の隅に沿って形成されている。
図１、図３〜図５に示すように、端子２は、突出部２２の主面２２１を覆い、かつ半導体装置Ａ１０の外部に露出する主面導電層２８１を備える。本実施形態にかかる主面導電層２８１は、Ｓｎを含有する合金層である。当該合金層は、たとえばＳｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだ合金である。ここで、主面導電層２８１は、互いに積層されたＮｉ層およびＳｎを含有する合金層から構成されていてもよい。また、主面導電層２８１は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成されていてもよい。さらに、主面導電層２８１は、互いに積層されたＰｄ層およびＡｕ層を含む構成や、Ａｕ層を含む構成であってもよい。これらのＡｕ層を含む主面導電層２８１の構成では、いずれもＡｕ層が外部に露出する状態となる。
図２〜図５に示すように、端子２は、基部２１の底面２１２を覆う底面導電層２８２を備える。底面導電層２８２の構成は、主面導電層２８１の構成と同一である。このため、底面導電層２８２は、導電体である。
図１、図３および図５に示すように、端子２は、基部２１の端子面２１１を覆う内部導電層２９を備える。内部導電層２９は、Ａｇ層である。また、図３および図５に示すように、本実施形態では、内部導電層２９は、基部２１の端子面２１１とあわせて、基部２１の底面２１２および第２内面２１３と、突出部２２の第１内面２２２とを覆っている。
封止樹脂３は、図２〜図５に示すように、半導体素子１１と、封止樹脂３の一部とを覆う部分である。封止樹脂３は、電気絶縁性を有する熱硬化性の合成樹脂であり、当該合成樹脂は、たとえば黒色のエポキシ樹脂である。また、本実施形態にかかる当該エポキシ樹脂には、ガラスフリットが含有されている。封止樹脂３は、第１面３１、第２面３２、第３面３３および第４面３４を有する。
図３〜図５に示すように、第１面３１は、半導体素子１１の表面１１１と同方向を向く面である。本実施形態では、突出部２２の主面２２１は、第１面３１と面一である。
図２〜図５に示すように、第２面３２は、第１面３１とは反対側を向く面である。本実施形態では、基部２１の底面２１２は、第２面３２と面一である。また、絶縁層１２は、第２面３２から露出している。
図２および図３に示すように、第３面３３は、第１面３１および第２面３２の双方につながり、かつ第１方向Ｘを向くとともに、第１方向Ｘにおいて互いに離間する一対の面である。本実施形態では、端子２の第１側面２３は、第３面３３と面一である。
図２および図４に示すように、第４面３４は、第１面３１および第２面３２の双方につながり、かつ第２方向Ｙを向くとともに、第２方向Ｙにおいて互いに離間する一対の面である。各々の第４面３４は、第１方向Ｘにおいて、両端が一対の第３面３３につながっている。本実施形態では、端子２の第２側面２４は、第４面３４と面一である。
ワイヤ４は、図１および図５に示すように、半導体素子１１の表面１１１と基部２１の端子面２１１とを相互に導通させる。本実施形態では、半導体装置Ａ１０におけるワイヤ４は４本であり、各々のワイヤ４が表面１１１において形成された電極パッドと端子面２１１とを相互に導通させる。ワイヤ４は、たとえばＡｕから構成される。
次に、図６に基づき、半導体素子１１がホール素子である半導体装置Ａ１０を適用した回路の一例について説明する。図６は、半導体装置Ａ１０を適用した回路のブロック図である。
図６に示すように、当該回路は、半導体装置Ａ１０、集積回路６１および制御対象６２によって構成されている。制御対象６２は、たとえば携帯電話のディスプレイの光源や、ＤＣモータなどが挙げられる。集積回路６１は、装置駆動領域６１１、電圧検出領域６１２および制御領域６１３を備える。装置駆動領域６１１は、半導体装置Ａ１０の半導体素子１１の感磁層１１３にホール電流を流す領域である。電圧検出領域６１２は、ホール効果により半導体素子１１の感磁層１１３に現れた起電力（ホール電圧）を検出する領域である。制御領域６１３は、制御対象６２の動作を制御する領域である。いま、半導体装置Ａ１０に磁石６３を近づけたとき、半導体素子１１の感磁層１１３が磁束密度の変化を検出し、ホール効果により半導体素子１１の感磁層１１３に起電力が現れる。当該起電力は、電圧検出領域６１２により検出される。電圧検出領域６１２は、この検出結果を制御領域６１３に伝達する。制御領域６１３は、伝達された当該検出結果に基づき、制御対象６２の動作を制御（起動や停止など）する。
次に、図７〜図２０に基づき、半導体装置Ａ１０の製造方法の一例について説明する。
図７〜図１１、図１３〜図１６および図１８〜図２０は、半導体装置Ａ１０の製造方法を説明する断面図であり、その断面位置が図５と同一である。なお、図７〜図２０において示される第１基材８１の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙについては、図１〜図５において示される厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙに対応している。
最初に、図７〜図１０に示すように、厚さ方向Ｚにおいて互いに反対側を向く表面８１１および裏面８１２を有し、かつ基部８１４、突出部８１５、貫通部８１６および内部導電層８１７が形成された導電体である第１基材８１を準備する。第１基材８１は、半導体装置Ａ１０の端子２の集合体である。第１基材８１は、Ｃｕを主成分とする合金から構成され、その厚さは２００〜３００μｍである。表面８１１および裏面８１２は、ともに一様な平坦面である。第１基材８１は、次の工程により準備される。
まず、第１基材８１に対してマスクを形成する。図７に示すように、第１基材８１の表面８１１および裏面８１２の全体を覆うように第１レジスト層８８１を形成した後、表面８１１を覆う第１レジスト層８８１に対してフォトリソグラフィにより露光・現像を行う。これにより、第１基材８１に対してマスクが形成される。第１レジスト層８８１は、感光性レジストをスピンコータ（回転式塗布装置）などで塗布することにより形成される。本実施形態にかかる第１レジスト層８８１はポジ型であるため、露光された第１レジスト層８８１の部分が現像液により除去され、除去された部分から表面８１１が露出する。
次いで、図８に示すように、一次除去により表面８１１から窪む凹部８１３を第１基材８１に形成する。凹部８１３は、第１レジスト層８８１に覆われていない表面８１１において形成される。本実施形態にかかる一次除去は、ウェットエッチングにより行われる。一次除去で用いられるエッチング液は、たとえば硫酸（Ｈ2ＳＯ4）および過酸化水素（Ｈ2Ｏ2）との混合溶液である。
次いで、凹部８１３が形成された第１基材８１に対して再度マスクを形成する。図９に示すように、第１基材８１の表面８１１および裏面８１２の全体を覆うように第２レジスト層８８２を形成した後、表面８１１を覆う第２レジスト層８８２に対してフォトリソグラフィにより露光・現像を行う。これにより、第１基材８１に対して再度マスクが形成される。第２レジスト層８８２の材料および形成方法は、ともに第１レジスト層８８１と同一である。このとき、第２レジスト層８８２から凹部８１３が露出する。
次いで、図１０に示すように、二次除去により基部８１４、突出部８１５および貫通部８１６を第１基材８１に形成する。基部８１４、突出部８１５および貫通部８１６は、第２レジスト層８８２に覆われていない凹部８１３およびその近傍に形成される。本実施形態にかかる二次除去は、先述した一次除去と同じくウェットエッチングにより行われる。二次除去で用いられるエッチング液は、一次除去で用いられるエッチング液と同一である。
図１０に示すように、基部８１４は、裏面８１２の一部を有する部分である。突出部８１５は、基部８１４から表面８１１が向く方向に向けて突出し、かつ表面８１１の一部を有する部分である。貫通部８１６は、表面８１１から裏面８１２までに至って第１基材８１を貫通する部分である。基部８１４、突出部８１５および貫通部８１６を第１基材８１に形成した後、電解めっきにより内部導電層８１７を第１基材８１に形成する。内部導電層８１７が半導体装置Ａ１０の内部導電層２９に対応する。本実施形態にかかる内部導電層８１７は、Ａｇ層である。このとき、第１基材８１の表面８１１、裏面８１２、基部８１４および突出部８１５が内部導電層８１７に覆われる。以上の工程により第１基材８１が準備される。
次いで、図１１に示すように、裏面８１２から第１基材８１を支持する電気絶縁体である第２基材８２を準備する。本実施形態にかかる第２基材８２は、たとえば絶縁テープである。第２基材８２を第１基材８１の裏面８１２に貼り付けることによって、第１基材８１が第２基材８２に支持された状態となる。このとき、第２基材８２は、第１基材８１の貫通部８１６から露出する露出部８２１を有する。
第１基材８１および第２基材８２を準備する工程では、先述したように第１基材８１を準備した後に第２基材８２を準備する工程の他に、第２基材８２を準備した後に第１基材８１を準備する工程であってもよい。この場合では、図７に示す第１基材８１の裏面８１２を覆って形成される第１レジスト層８８１の代わりに、第２基材８２を裏面８１２に貼り付ける。当該工程をとることによって、第１基材８１の裏面８１２を覆う第１レジスト層８８１および第２レジスト層８８２の形成がそれぞれ省略される。また、第１基材８１の裏面８１２は、内部導電層８１７に覆われない。
図１２は、第１基材８１および第２基材８２が準備されたときの状態を示している。図１２に示すように、第１基材８１の領域８９によって囲まれた部分が半導体装置Ａ１０の端子２となる部分である。また、第１基材８１の表面８１１において、貫通部８１６から第２基材８２の露出部８２１が視認される。
次いで、図１３に示すように、第２基材８２の露出部８２１に半導体素子８３１を搭載する。半導体素子８３１が半導体装置Ａ１０の半導体素子１１に対応する。半導体素子８３１の搭載にあたっては、まず、第２基材８２の露出部８２１に電気絶縁体である接合材８３２を塗布する。本実施形態にかかる接合材８３２は、たとえばエポキシ樹脂やポリイミドなどの電気絶縁性を有する合成樹脂である。次いで、コレットなどで吸着した半導体素子８３１を第２基材８２の露出部８２１上へ移送して、接合材８３２に接着する。最後に、接合材８３２をキュア炉などで熱硬化させる。このとき、熱硬化した接合材８３２が半導体装置Ａ１０の絶縁層１２に対応する。したがって、第２基材８２の露出部８２１と半導体素子８３１との間に接合材８３２を介在させることによって、半導体素子８３１が第２基材８２の露出部８２１に搭載される。
次いで、図１４に示すように、半導体素子８３１と第１基材８１の基部８１４とを導通させるワイヤ８４を形成する。ワイヤ８４が半導体装置Ａ１０のワイヤ４に対応する。ワイヤ８４は、ワイヤボンディングにより形成される。本実施形態にかかるワイヤ８４の材料は、たとえばＡｕである。
次いで、図１５に示すように、第１基材８１および半導体素子８３１を覆う封止樹脂８５を形成する。封止樹脂８５が半導体装置Ａ１０の封止樹脂３に対応する。本実施形態にかかる封止樹脂８５は、電気絶縁性および流動性を有し、かつガラスフリットが含有された黒色のエポキシ樹脂を、トランスファモールド成形によって熱硬化させることにより形成される。このとき、封止樹脂８５は、第１基材８１の基部８１４および突出部８１５を覆い、かつ第１基材８１の貫通部８１６に充填された状態となる。
次いで、封止樹脂８５および第１基材８１の突出部８１５のそれぞれ一部を除去し、封止樹脂８５から第１基材８１の突出部８１５を露出させる。本実施形態では、第１基材８１の裏面８１２の反対側から第１基材８１の突出部８１５および封止樹脂８５を機械研磨により一様に研削することによって、第１基材８１の突出部８１５および封止樹脂８５のそれぞれ一部が除去される。図１６および図１７は、封止樹脂８５から第１基材８１の突出部８１５を露出させた状態を示している。図１７に示すように、第１基材８１の裏面８１２の反対側において、封止樹脂８５から矩形状の第１基材８１の突出部８１５が視認される。
次いで、図１８に示すように、第１基材８１から第２基材８２を除去する。このとき、内部導電層８１７に覆われた第１基材８１の裏面８１２が露出するとともに、裏面８１２において、貫通部８１６から硬化した接合材８３２および封止樹脂８５が露出する。
次いで、図１９に示すように、封止樹脂８５から露出した第１基材８１の突出部８１５を覆う導電層８６を形成する。突出部８１５を覆う導電層８６が半導体装置Ａ１０の主面導電層２８１に対応する。本実施形態では、導電層８６は、電解めっきにより形成される。また、本実施形態にかかる導電層８６は、Ｓｎを含有する合金層を析出させたものであるが、Ｎｉ層、Ｓｎを含有する合金層の順に析出させたものでもよい。また、導電層８６は、Ｎｉ層、Ｐｄ層、Ａｕ層の順に析出させたものでもよく、さらにはＰｄ層、Ａｕ層の順に析出させたものや、Ａｕ層を析出させたものでもよい。これらの場合では、導電層８６の最外層がＳｎを含有する合金層またはＡｕ層となる。このとき、第１基材８１の裏面８１２が内部導電層８１７に覆われた状態で封止樹脂８５から露出するため、裏面８１２を覆う導電層８６があわせて形成される。裏面８１２を覆う導電層８６が半導体装置Ａ１０の底面導電層２８２に相当する。このため、半導体装置Ａ１０において、底面導電層２８２の構成は、主面導電層２８１の構成と同一となる。
次いで、第１基材８１および封止樹脂８５を第１方向Ｘおよび第２方向Ｙに沿って切断することによって、個片に分割する。切断にあたっては、たとえばダイシングソーを用いて第１基材８１の裏面８１２から切断する。本実施形態では、第１基材８１および封止樹脂８５を第１方向Ｘに沿って切断するときは、図２０において想像線で示す切断線ＣＬで囲まれた部分を除去する。当該工程において分割された個片が半導体装置Ａ１０となる。以上の工程を経ることによって、半導体装置Ａ１０が製造される。
次に、図２１に基づき、半導体素子１１がホール素子である半導体装置Ａ１０の実装構造について説明する。図２１の断面位置は、図５と同一である。
図２１に示すように、リフロー方式により半導体装置Ａ１０を配線パターンが形成された配線基板７１に実装したとき、突出部２２と配線基板７１との間に半導体装置Ａ１０を配線基板７１に実装するための導電接合層７２が介在する。導電接合層７２は、たとえばクリームはんだである。このとき、突出部２２の主面２２１および封止樹脂３の第１面３１がともに配線基板７１に対向する。また、主面２２１を覆う主面導電層２８１がＳｎを含有する合金層である場合、主面導電層２８１は溶融して導電接合層７２と融合する。
次に、半導体装置Ａ１０およびその製造方法、並びに半導体装置Ａ１０の実装構造の作用効果について説明する。
半導体装置Ａ１０は、表面１１１を有する半導体素子１１と、半導体素子１１から離間して配置され、かつ基部２１および突出部２２を備える複数の端子２と、半導体素子１１を覆い、かつ表面１１１と同方向を向く第１面３１を有する封止樹脂３とを備える。突出部２２は、基部２１から表面１１１が向く方向に向けて突出するとともに、第１面３１と面一である主面２２１を有する。また、端子２は、主面２２１を覆う主面導電層２８１を備える。本構成をとることによって、半導体装置Ａ１０においてより一層の低背化を図ることが可能となる。
半導体装置Ａ１０の端子２が備える主面導電層２８１は、Ｓｎを含有する合金層である。この場合では、図２１に示すように、主面導電層２８１が溶融して導電接合層７２と一体となるため、配線基板７１に対する半導体装置Ａ１０の実装強度を確保することができる。また、主面導電層２８１の構成を、互いに積層されたＮｉ層およびＳｎを含有する合金層とすることによって、半導体装置Ａ１０の実装において熱衝撃から端子２を保護することができる。さらに、主面導電層２８１の構成を、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層とすることによって、半導体装置Ａ１０の実装において熱衝撃から端子２を保護しつつ、端子２に対する導電接合層７２の濡れ性を改善することができる。
半導体装置Ａ１０の端子２は、第１方向Ｘを向く第１側面２３と、第２方向Ｙを向く第２側面２４を有する。また、半導体装置Ａ１０の封止樹脂３は、第１方向Ｘを向く第３面３３と、第２方向Ｙを向く第４面３４を有する。第１側面２３は、第３面３３と面一であり、第２側面２４は、第４面３４と面一である。本構成をとることによって、平面視における封止樹脂３の寸法が縮小されるため、装置の小型化に寄与する。
半導体装置Ａ１０は、半導体素子１１の表面１１１とは反対側を向く裏面１１２に接して配置され、かつ電気絶縁体である絶縁層１２を備える。絶縁層１２は、封止樹脂３の第２面３２から露出している。また、厚さ方向Ｚにおける絶縁層１２の長さ（厚さ）は、基部２１の長さ（厚さ）よりも短い。本構成をとることによって、厚さ方向Ｚにおいて、表面１１１と第２面３２との間の長さが短くなるため、装置の低背化に寄与する。
半導体装置Ａ１０の端子２には、基部２１の端子面２１１を覆う内部導電層２９が形成されている。内部導電層２９によって、端子面２１１にワイヤ４を導通させるときに発生する熱衝撃から端子２を保護することができる。
半導体装置Ａ１０の封止樹脂３は、ガラスフリットが含有されたエポキシ樹脂である。このような封止樹脂３を適用することによって、封止樹脂３の強度増加を図り、かつ封止樹脂３への亀裂発生を抑止することができる。
また、半導体装置Ａ１０の製造方法では、導電層８６を形成する工程の前に、封止樹脂８５から第１基材８１の突出部８１５を露出させる工程を備える。当該工程では、機械研磨により第１基材８１の突出部８１５および封止樹脂８５のそれぞれ一部を除去する。このため、ワイヤ８４を損傷しない範囲内で第１基材８１の突出部８１５の高さ（第１基材８１の厚さ方向Ｚの長さ）を極力低くすることができるため、より一層の低背化を図った半導体装置Ａ１０の製造が可能となる。また、第１基材８１の突出部８１５の厚さは、自在に調整可能である。
半導体装置Ａ１０の製造方法によれば、第１基材８１から突出部８１５の一部を除去した場合であっても、図１７に示すように、第１基材８１は、基部８１４により第１方向Ｘおよび第２方向Ｙの双方向において導通が確保された状態となる。このため、導電層８６を電解めっきにより形成することができる。
半導体装置Ａ１０の製造方法では、表面８１１から裏面８１２までに至る貫通部８１６が形成された第１基材８１と、裏面８１２から第１基材８１を支持する第２基材８２とを準備する工程とを備える。当該工程を備えることによって、貫通部８１６から露出する第２基材８２の露出部８２１に半導体素子８３１を搭載することができるため、半導体装置Ａ１０の製造が可能となる。また、第２基材８２によって第１基材８１が曲げに対して補強された状態で封止樹脂８５が形成されるため、封止樹脂８５の硬化収縮により第１基材８１に発生する反り上がりを抑制することができる。
さらに、半導体装置Ａ１０の実装構造によれば、半導体装置Ａ１０を配線基板７１に実装したとき、突出部２２の主面２２１および封止樹脂３の第１面３１がともに配線基板７１に対向する。本構成をとることによって、半導体素子１１がホール素子である場合、図６に示す外部に配置された磁石６３と半導体素子１１との距離がより近づくため、半導体装置Ａ１０による磁束密度の変化の検出精度が向上する。また、半導体素子１１の感磁層１１３が裏面１１２に近接して形成されている場合、このような実装構造をとると半導体装置Ａ１０による磁束密度の変化の検出精度がより向上する。
〔第２実施形態〕
図２２〜図２６に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。ここで、図２２は、半導体装置Ａ２０の平面図であり、理解の便宜上、封止樹脂３を透過している。図２２において、透過した封止樹脂３の外形を想像線で示している。図２５は、図２２のＸＸＶ−ＸＸＶ線（図２２に示す一点鎖線）に沿う断面図である。また、図２２〜図２５において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ２０は、複数の端子２と、封止樹脂３との構成が、先述した半導体装置Ａ１０に対して異なる。図２２に示すように、半導体装置Ａ２０は、平面視において矩形状である。本実施形態においても半導体装置Ａ１０と同じく、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ２０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
図２３〜図２５に示すように、端子２の第２側面２４は、内側面２４１および外側面２４２を含む。内側面２４１および外側面２４２は、ともに第２方向Ｙを向き、かつ第１側面２３につながる面である。内側面２４１は、突出部２２の主面２２１につながる面である。外側面２４２は、内側面２４１よりも半導体装置Ａ２０の外側に突出し、かつ基部２１の底面２１２につながる面である。また、図２６に示すように、第２側面２４は、さらに中間面２４３を含む。中間面２４３は、厚さ方向Ｚにおいて、一端が内側面２４１につながり、他端が外側面２４２につながる面である。中間面２４３は、突出部２２の主面２２１側（図２６の上方）を向く曲面である。
図２２〜図２６に示すように、端子２は、内側面２４１を覆う側面導電層２８３を備える。側面導電層２８３の構成は、主面導電層２８１の構成と同一である。このため、側面導電層２８３は、導電体である。
図２３〜図２５に示すように、内側面２４１、外側面２４２および中間面２４３は、それぞれ封止樹脂３の第４面３４に連続してつながっている。このため、内側面２４１、外側面２４２および中間面２４３は、いずれも第１方向Ｘにおいて第４面３４との間に段差を有しない。
次に、図２７〜図３０に基づき、半導体装置Ａ２０の製造方法の一例について説明する。
図２８〜図３０は、半導体装置Ａ２０の製造方法を説明する断面図であり、その断面位置が図２５と同一である。なお、図２７〜図３０において示される第１基材８１の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙについては、図２２〜図２６において示される厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙに対応している。
最初に、第１基材８１および第２基材８２を準備する。当該工程は、図７〜図１２に示す半導体装置Ａ１０の製造において第１基材８１および第２基材８２を準備する工程と同一であるため、ここでの説明は省略する。したがって、本実施形態にかかる第１基材８１には、基部８１４、突出部８１５、貫通部８１６および内部導電層８１７が形成されている。また、第２基材８２は、裏面８１２から第１基材８１を支持し、かつ貫通部８１６から露出する露出部８２１を有する。
次いで、第２基材８２の露出部８２１に半導体素子８３１を搭載する。当該工程は、図１３に示す半導体装置Ａ１０の製造において半導体素子８３１を搭載する工程と同一であるため、ここでの説明は省略する。
次いで、半導体素子８３１と第１基材８１の基部８１４とを導通させるワイヤ８４を形成する。当該工程は、図１４に示す半導体装置Ａ１０の製造においてワイヤ８４を形成する工程と同一であるため、ここでの説明は省略する。
次いで、第１基材８１および半導体素子８３１を覆う封止樹脂８５を形成する。当該工程は、図１５に示す半導体装置Ａ１０の製造において封止樹脂８５を形成する工程と同一であるため、ここでの説明は省略する。
次いで、第１基材８１の突出部８１５および封止樹脂８５のそれぞれ一部を除去し、封止樹脂８５から突出部８１５を露出させる。当該工程は、図１６および図１７に示す半導体装置Ａ１０の製造において封止樹脂８５から第１基材８１の突出部８１５を露出させる工程と同一であるため、ここでの説明は省略する。
次いで、図２７および図２８に示すように、第１方向Ｘに延出する溝８７を、裏面８１２の反対側から第１基材８１に形成する。溝８７の形成にあたっては、たとえばダイシングソーを用いる。図２７において想像線で囲まれる部分が溝８７の形成範囲である。図２８に示すように、溝８７の形成にともなって第１基材８１の突出部８１５の一部が除去される。本実施形態では、溝８７の形成にともなって、さらに第１基材８１の基部８１４および封止樹脂８５のそれぞれ一部が除去される。溝８７は、図２８に示す幅Ｗ１（第２方向Ｙにおける長さ）となるように形成される。なお、本実施形態では、溝８７は、第１基材８１の厚さ方向Ｚにおいて基部８１４を貫通しない。
次いで、図２９に示すように、封止樹脂８５から露出した第１基材８１の突出部８１５を覆う導電層８６を形成する。本実施形態では、溝８７の形成によって露出した第１基材８１の部分を覆う導電層８６が形成される。当該部分を覆う導電層８６が半導体装置Ａ１０の側面導電層２８３に対応する。本実施形態にかかる導電層８６の構成および形成方法は、半導体装置Ａ１０の製造にかかる導電層８６の構成および形成方法と同一である。このため、半導体装置Ａ１０において、側面導電層２８３の構成は、主面導電層２８１の構成と同一となる。
次いで、第１基材８１および封止樹脂８５を第１方向Ｘおよび第２方向Ｙに沿って切断することによって、個片に分割する。切断にあたっては、たとえばダイシングソーを用いて第１基材８１の裏面８１２から切断する。本実施形態では、第１基材８１および封止樹脂８５を第１方向Ｘに沿って切断するときは、図３０において想像線で示す切断線ＣＬで囲まれた部分を除去する。このとき、切断線ＣＬの幅Ｗ２（第２方向Ｙにおける長さ）は、溝８７の幅Ｗ１よりも短くなるように設定する。当該工程において分割された個片が半導体装置Ａ２０となる。以上の工程を経ることによって、半導体装置Ａ２０が製造される。
次に、半導体装置Ａ２０およびその製造方法の作用効果について説明する。
半導体装置Ａ２０は、先述した半導体装置Ａ１０と同じく、表面１１１を有する半導体素子１１と、半導体素子１１から離間して配置され、かつ基部２１および突出部２２を備える複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。封止樹脂３は、表面１１１と同方向を向く第１面３１を有する。また、突出部２２は、基部２１から表面１１１が向く方向に向けて突出するとともに、第１面３１と面一である主面２２１を有する。さらに、端子２は、主面２２１を覆う主面導電層２８１を備える。したがって、半導体装置Ａ２０においてもより一層の低背化を図ることが可能となる。
半導体装置Ａ２０の端子２は、第２側面２４に含まれる内側面２４１を覆う側面導電層２８３を備える。本構成をとることによって、リフロー方式により配線基板に半導体装置Ａ２０を実装したとき、内側面２４１においてはんだフィレットの形成を促進させることができる。したがって、配線基板に対する半導体装置Ａ２０の実装強度を、半導体装置Ａ１０よりも向上させることが可能である。
半導体装置Ａ２０の端子２の第２側面２４は、内側面２４１よりも半導体装置Ａ２０の外側に突出する外側面２４２を含む。外側面２４２は、半導体装置Ａ２０の製造において第１基材８１および封止樹脂８５を切断する際、溝８７の形成によって露出した第１基材８１の部分を覆う導電層８６の切削防止のために形成されたものである。
また、半導体装置Ａ２０の製造方法によっても、導電層８６を形成する工程の前に、封止樹脂８５から第１基材８１の突出部８１５を露出させる工程を備える。当該工程では、機械研磨により第１基材８１の突出部８１５および封止樹脂８５のそれぞれ一部を除去する。このため、ワイヤ８４を損傷しない範囲内で第１基材８１の突出部８１５の厚さを極力薄くすることができるため、半導体装置Ａ２０の製造が可能となる。
半導体装置Ａ２０の製造方法では、導電層８６を形成する工程の前に、第１方向Ｘに延出する溝８７を裏面８１２の反対側から第１基材８１に形成する工程を備える。このような工程を備えることによって、導電層８６を形成する工程では、半導体装置Ａ２０の内側面２４１を覆う側面導電層２８３を形成することができる。
半導体装置Ａ２０の製造方法によれば、溝８７を形成した場合であっても第１基材８１は、基部８１４により第１方向Ｘおよび第２方向Ｙの双方向において導通が確保された状態となる。このため、半導体装置Ａ２０の製造方法によっても、導電層８６を電解めっきにより形成することができる。
〔第３実施形態〕
図３１〜図３８に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。ここで、図３１は、半導体装置Ａ３０の平面図であり、理解の便宜上、封止樹脂３を透過し、かつ内部導電層２９を省略している。図３５は、図３１のＸＸＸＶ−ＸＸＸＶ線（図３１に示す一点鎖線）に沿う断面図である。また、図３１〜図３５において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ３０は、複数の端子２の構成と、放熱層１３および絶縁膜５を備える点とが、先述した半導体装置Ａ１０に対して異なる。図３１に示すように、半導体装置Ａ３０は、平面視において矩形状である。本実施形態にかかる半導体素子１１の構成は、半導体装置Ａ１０の半導体素子１１の構成と同一である。本実施形態にかかる端子２の主要部（基部２１および突出部２２）は、Ｃｕから、あるいはＣｕを主成分とする合金から構成される。なお、本実施形態においても半導体装置Ａ１０と同じく、突出部２２の主面２２１は、封止樹脂３の第１面３１と面一である。
図３１、図３２および図３４に示すように、端子２は、第１方向Ｘにおいて半導体装置Ａ３０の外側を向く第１側面２３を有する。また、端子２は、第２方向Ｙにおいて半導体装置Ａ３０の外側を向く第２側面２４を有する。第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ３０の角において、第２側面２４は、第１側面２３に交差している。このため、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ３０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。なお、本実施形態においても半導体装置Ａ１０と同じく、第１側面２３は、封止樹脂３の第３面３３と面一であり、第２側面２４は、封止樹脂３の第４面３４と面一である。
図３１、図３３および図３５に示すように、端子２の突出部２２は、第２方向Ｙにおいて第２側面２４とは離間し、かつ主面２２１に交差する第１内面２２２を有する。また、端子２の基部２１は、第２方向Ｙにおいて第２側面２４とは離間するとともに、第１内面２２２につながり、かつ底面２１２に交差する第２内面２１３を有する。本実施形態では、半導体装置Ａ１０と異なり、基部２１において端子面２１１が省略されている。第１内面２２２および第２内面２１３は、ともに曲面である。第１内面２２２および第２内面２１３は、互いに連続した曲面にてつながっている。第１内面２２２および第２内面２１３は、ともに第１方向Ｘにおいて第１側面２３に交差している。
図３６に示すように、端子２において、第１側面２３に交差する第１内面２２２と第２内面２１３との境界には、変曲点ＩＰが存在する。本実施形態では、第１方向Ｘおよび第２方向Ｙに沿って配置され、かつ当該境界を通過する平面Ｓが、基部２１と突出部２２との境界とされている。平面視において、変曲点ＩＰが通過する軌跡を、図３１にて二点鎖線で示している。また、第１内面２２２および第２内面２１３が第１側面２３と交差するそれぞれの曲線区間は、ともに円弧である。本実施形態では、第１内面２２２の当該曲線区間の曲率半径ｒ１は、第２内面２１３の当該曲線区間の曲率半径ｒ２よりも大である。
図３３および図３５に示すように、端子２は、第１内面２２２および第２内面２１３を覆う内部導電層２９を備える。内部導電層２９は、Ａｇ層である。また、本実施形態では、内部導電層２９は、基部２１の底面２１２をも覆っている。内部導電層２９は、底面２１２を覆わない構成でもよい。
図３５に示すように、ワイヤ４は、半導体素子１１の表面１１１と、端子２（突出部２２）の第１内面２２２とを相互に導通させる。ワイヤ４は、第１内面２２２と端子２（基部２１）の第２内面２１３との双方に導通する構成でもよい。本実施形態では、ワイヤ４は、第１接続部４１が第１内面２２２を覆う内部導電層２９につながり、第２接続部４２が表面１１１に形成された電極パッドにつながっている。ここで、第１接続部４１は、いわゆるボールボンディング（Ball Bonding）部である。また、第２接続部は、いわゆるステッチボンディング（Stitch Bonding）部である。ワイヤ４は、これとは逆の接続形態、すなわち、第１接続部４１が表面１１１に形成された電極パッドにつながり、第２接続部４２が第１内面２２２を覆う内部導電層２９につながる接続形態でもよい。なお、本実施形態にかかるワイヤ４を構成する材料は、半導体装置Ａ１０のワイヤ４と同一である。
本実施形態にかかる主面導電層２８１は、Ａｇ層である。また、主面導電層２８１は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成されていてもよい。さらに、主面導電層２８１は、互いに積層されたＰｄ層およびＡｕ層を含む構成や、Ａｕ層を含む構成であってもよい。これらのＡｕ層を含む主面導電層２８１の構成では、いずれもＡｕ層が外部に露出する状態となる。なお、本実施形態では、端子２は、半導体装置Ａ１０と異なり、底面導電層２８２を備えない。
図３５に示すように、半導体装置Ａ３０は、半導体素子１１の裏面１１２に接して設けられた放熱層１３を備える。放熱層１３は、導電体である。本実施形態にかかる放熱層１３は、導電性ダイアタッチフィルムから構成される。なお、放熱層１３は、Ａｇが含有されたダイアタッチペースト（いわゆるＡｇペースト）から構成されてもよい。放熱層１３は、封止樹脂３の第２面３２から露出している。封止樹脂３から露出する放熱層１３の露出面１３１は、第２面３２と面一である。
図３１、図３２および図３５に示すように、放熱層１３がダイアタッチフィルムから構成される場合、平面視において放熱層１３の周縁の位置は、半導体素子１１の周縁の位置と同一である。図３７に示すように、放熱層１３がＡｇペーストから構成される場合、平面視において放熱層１３の周縁は、半導体素子１１の周縁よりも内側に位置する区間を有する。
図３１〜図３５に示すように、半導体装置Ａ３０は、封止樹脂３の第２面３２に接して設けられ、かつ電気絶縁性を有する絶縁膜５を備える。複数の端子２の底面２１２と、放熱層１３の露出面１３１とは、ともに絶縁膜５により覆われている。絶縁膜５は、フィルム材または合成樹脂ペーストから構成される。フィルム材は、たとえばポリイミドまたはポリアミドイミドをその構成要素に含む。合成樹脂ペーストは、たとえばエポキシ樹脂またはシリコーン樹脂をその構成要素に含む。
図３８は、半導体装置Ａ３０の実装構造を示している（断面位置は図３５と同一）。リフロー方式により半導体装置Ａ３０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ半導体装置Ａ３０を配線基板７１に実装するための導電接合層７２が主面導電層２８１に対向する（本実施形態では接する）。なお、導電接合層７２は、たとえばクリームはんだから構成される。
次に、半導体装置Ａ３０と、半導体装置Ａ３０の実装構造との作用効果について説明する。
半導体装置Ａ３０は、表面１１１を有する半導体素子１１と、半導体素子１１から離間する基部２１を備え、かつ表面１１１に導通する複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。端子２は、基部２１から表面１１１が向く方向に向けて突出する突出部２２を備える。封止樹脂３は、表面１１１と同方向を向く第１面３１を有しており、第１面３１から突出部２２の主面２２１が露出している。本構成は、半導体装置Ａ３０の製造の際、厚さ方向Ｚにおいて半導体素子１１とは反対側に位置する封止樹脂３の一部を除去する際に、突出部２２の高さ（厚さ方向Ｚの長さ）を極力低くすることにより成立される（図１６参照）。したがって、本構成をとることによって、半導体装置Ａ３０においてより一層の低背化を図ることが可能となる。
半導体装置Ａ３０は、半導体素子１１の裏面１１２に接して設けられた放熱層１３を備える。放熱層１３は、封止樹脂３の第２面３２から露出している。本構成をとることによって、半導体装置Ａ３０の使用時に半導体素子１１から発生した熱を、半導体装置Ａ３０の外部へ効率よく放出することができる。
半導体装置Ａ３０は、封止樹脂３の第２面３２に接して設けられた絶縁膜５を備える。絶縁膜５は、複数の端子２の底面２１２と、放熱層１３の露出面１３１とを覆っている。本構成をとることによって、半導体装置Ａ３０を配線基板７１に実装した際に導電接合層７２が複数の端子２に接触することに起因したショートや、半導体装置Ａ３０の使用時に半導体素子１１からリーク電流が漏えいすることを防止できる。
半導体装置Ａ３０の端子２において、突出部２２の第１内面２２２と、基部２１の第２内面２１３とは、ともに曲面である。本構成をとることによって、半導体装置Ａ１０と比較して封止樹脂３に作用する応力集中が緩和されるため、封止樹脂３に亀裂が発生することを抑制できる。
また、第１内面２２２と第２内面２１３とは、互いに連続した曲面にてつながっている。あわせて、端子２において、第１側面２３に交差する第１内面２２２と第２内面２１３との境界には、変曲点ＩＰが存在している。本構成をとることによって、第１内面２２２と第２内面２１３との境界付近は、略平坦面となるため、ワイヤ４を第１内面２２２に導通させる上で、ワイヤ４の接合性の観点から好適といえる。
半導体装置Ａ３０の実装構造によれば、半導体装置Ａ３０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が主面導電層２８１に対向する。本構成をとることによって、半導体素子１１がホール素子である場合、図６に示す外部に配置された磁石６３と半導体素子１１との距離がより近づくため、半導体装置Ａ３０による磁束密度の変化の検出精度が向上する。なお、本実施形態にかかる主面導電層２８１は、Ａｇ層である。このため、主面導電層２８１は、半導体装置Ａ３０の実装において導電接合層７２による熱衝撃から端子２を保護する効果がある。
〔第３実施形態の変形例〕
図３９〜図４１に基づき、本発明の第３実施形態の変形例にかかる半導体装置Ａ３１について説明する。ここで、図４０は、半導体装置Ａ３１の断面図であり、その断面位置は、図３５と同一である。
半導体装置Ａ３１は、絶縁膜５を備えない点が、先述した半導体装置Ａ３０に対して異なる。図３９および図４０に示すように、封止樹脂３の第１面３１において放熱層１３の露出面１３１と、複数の端子２とは、ともに半導体装置Ａ３１の外部に露出している。なお、本変形例では、端子２は、主面導電層２８１とともに底面導電層２８２を備える。
図４１は、半導体装置Ａ３１の実装構造を示している（断面位置は図４０と同一）。半導体装置Ａ３１の実装構造は、図３８に示す半導体装置Ａ３０と同一である。
半導体装置Ａ３１は、半導体素子１１、複数の端子２および封止樹脂３の構成が半導体装置Ａ３０と同一である。したがって、半導体装置Ａ３１においてもより一層の低背化を図ることが可能となる。また、半導体装置Ａ３１は、絶縁膜５を備えないため、放熱層１３の露出面１３１が半導体装置Ａ３１の外部に露出する構成となる。このため、半導体装置Ａ３１の放熱効率を、半導体装置Ａ３０よりも向上させることができる。
〔第４実施形態〕
図４２〜図４７に基づき、本発明の第４実施形態にかかる半導体装置Ａ４０について説明する。ここで、図４２は、半導体装置Ａ４０の平面図であり、理解の便宜上、封止樹脂３を透過し、かつ内部導電層２９を省略している。図４５は、図４２のＸＬＶ−ＸＬＶ線（図４２に示す一点鎖線）に沿う断面図である。また、図４２〜図４５において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ４０は、複数の端子２の構成が、先述した半導体装置Ａ３０に対して異なる。図４２に示すように、半導体装置Ａ４０は、平面視において矩形状である。また、本実施形態においても半導体装置Ａ３０と同じく、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ４０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
図４２〜図４５に示すように、端子２は、第１側面２３と、第２側面２４と、主面導電層２８１とを覆う外部導電層２７を備える。外部導電層２７は、たとえばバレルめっきにより形成することができる。本実施形態にかかる外部導電層２７は、Ｓｎを含有する合金層である。当該合金層は、たとえばＳｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだ合金である。また、外部導電層２７は、互いに積層されたＮｉ層およびＳｎを含有する合金層から構成されていてもよい。
図４６は、半導体装置Ａ４０の実装構造の第１形態を示している（断面位置は図４５と同一）。リフロー方式により半導体装置Ａ４０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が主面導電層２８１に対向する。本実施形態では、主面導電層２８１を覆う外部導電層２７の直下に導電接合層７２の一部が回り込み、さらに主面導電層２８１に対し、第１側面２３および第２側面２４のそれぞれとは反対側に位置する外部導電層２７まで、導電接合層７２が到達している。
図４７は、半導体装置Ａ４０の実装構造の第２形態を示している（断面位置は図４５と同一）。リフロー方式により半導体装置Ａ４０を配線基板７１に実装したとき、絶縁膜５が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本実施形態では、絶縁膜５が配線基板７１に接する。
次に、半導体装置Ａ４０と、半導体装置Ａ４０の実装構造との作用効果について説明する。
半導体装置Ａ４０は、先述した半導体装置Ａ３０と同じく、表面１１１を有する半導体素子１１と、半導体素子１１から離間する基部２１を備え、かつ表面１１１に導通する複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。端子２は、基部２１から表面１１１が向く方向に向けて突出する突出部２２を備える。封止樹脂３は、表面１１１と同方向を向く第１面３１を有しており、第１面３１から突出部２２の主面２２１が露出している。したがって、半導体装置Ａ４０においてもより一層の低背化を図ることが可能となる。
半導体装置Ａ４０の端子２は、第１側面２３と、第２側面２４と、主面導電層２８１とを覆う外部導電層２７を備える。本構成をとることによって、導電接合層７２が外部導電層２７に接することにより図４７に示す半導体装置Ａ４０の実装構造の第２形態をとることができる。
図４７に示す半導体装置Ａ４０の実装構造の第２形態によれば、半導体装置Ａ４０を配線基板７１に実装したとき、絶縁膜５が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本構成をとることによって、配線基板７１と半導体装置Ａ４０との間に導電接合層７２が介在しないため、半導体装置Ａ４０の実装高さをより低くすることができる。あわせて、端子２に対する導電接合層７２の接触面積が、半導体装置Ａ３０の実装構造よりも大となるため、配線基板７１に対する半導体装置Ａ４０の実装強度がより向上する。また、絶縁膜５を備えることによって、半導体装置Ａ４０を配線基板７１に実装した際に導電接合層７２が複数の端子２に接触することに起因したショートの発生を防止できる。この場合において、外部導電層２７がＳｎを含む合金層であれば、端子２に対する導電接合層７２の濡れ性が良好となるため、端子２に対する導電接合層７２の接触面積がより大となる。また、外部導電層２７が互いに積層されたＮｉ層およびＳｎを含有する合金層から構成されることによって、半導体装置Ａ４０を実装において導電接合層７２による熱衝撃から端子２を保護することができる。
また、図４６に示す半導体装置Ａ４０の実装構造の第１形態によれば、半導体装置Ａ４０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が主面導電層２８１に対向する。この場合においても、図４７に示す半導体装置Ａ４０の実装構造の第２形態と同じく、導電接合層７２が外部導電層２７に接する。外部導電層２７に対する導電接合層７２の接触面積は、主面導電層２８１を覆う外部導電層２７に対する接触面積よりも、第１側面２３および第２側面２４の双方を覆う外部導電層２７に対する接触面積の方が大である。このため、主面導電層２８１を覆う外部導電層２７の直下に回り込む導電接合層７２の量を抑制しつつ、配線基板７１に対する半導体装置Ａ４０の実装強度を、半導体装置Ａ３０の実装構造よりも向上させることができる。
〔第５実施形態〕
図４８および図４９に基づき、本発明の第５実施形態にかかる半導体装置Ａ５０について説明する。ここで、図４８は、半導体装置Ａ４０の平面図であり、理解の便宜上、封止樹脂３を透過し、かつ内部導電層２９を省略している。また、図４８および図４９において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ５０は、半導体素子１１の配置形態が、先述した半導体装置Ａ３０に対して異なる。図４８に示すように、半導体装置Ａ５０は、平面視において矩形状である。また、本実施形態においても半導体装置Ａ３０と同じく、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ５０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
図４８および図４９に示すように、半導体素子１１は、半導体装置Ａ３０に対して厚さ方向Ｚ回りに４５°回転した状態で配置されている。この場合において、図４８に示す半導体素子１１の回転中心Ｃは、半導体素子１１の対角線（図４８に示す二点鎖線）の交点である。なお、半導体装置Ａ５０の実装構造は、図３８に示す半導体装置Ａ３０の実装構造と同一である。
次に、半導体装置Ａ５０の作用効果について説明する。
半導体装置Ａ５０は、先述した半導体装置Ａ３０と同じく、表面１１１を有する半導体素子１１と、半導体素子１１から離間する基部２１を備え、かつ表面１１１に導通する複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。端子２は、基部２１から表面１１１が向く方向に向けて突出する突出部２２を備える。封止樹脂３は、表面１１１と同方向を向く第１面３１を有しており、第１面３１から突出部２２の主面２２１が露出している。したがって、半導体装置Ａ５０においてもより一層の低背化を図ることが可能となる。
半導体素子１１は、半導体装置Ａ３０に対して厚さ方向Ｚ回りに４５°回転した状態で配置されている。このような配置形態をとることによって、半導体素子１１に対する端子２の離間距離を、半導体装置Ａ３０よりも縮めることができる。したがって、半導体装置Ａ５０によれば、装置のさらなる小型化を図ることができる。
〔第６実施形態〕
図５０〜図５５に基づき、本発明の第６実施形態にかかる半導体装置Ａ６０について説明する。ここで、図５０は、半導体装置Ａ６０の平面図であり、理解の便宜上、封止樹脂３を透過し、かつ内部導電層２９を省略している。図５４は、図５０のＬＩＶ−ＬＩＶ線（図５０に示す一点鎖線）に沿う断面図である。また、図５０〜図５４において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ６０は、複数の端子２の構成が、先述した半導体装置Ａ３０に対して異なる。図５０に示すように、半導体装置Ａ６０は、平面視において矩形状である。また、本実施形態においても半導体装置Ａ３０と同じく、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ６０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
図５０〜図５４に示すように、端子２は、凹部２５を有する。凹部２５は、基部２１の底面２１２と、第２側面２４との双方から凹み、かつ第１方向Ｘにおいて端子２を貫通して形成されている。凹部２５に封止樹脂３が対向している。本実施形態では、凹部２５に封止樹脂３が充填された構成となっている。このため、図５３に示すように、封止樹脂３において、第２面３２と第４面３４との境界の長さは、第１方向Ｘにおける半導体装置Ａ６０の長さに一致する。なお、図５４に示すように、内部導電層２９は、半導体装置Ａ３０の内部導電層２９の構成に加えて、凹部２５の内周面を覆う構成となっている。
図５５は、半導体装置Ａ６０の実装構造を示している（断面位置は図５４と同一）。リフロー方式により半導体装置Ａ６０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が主面導電層２８１に対向する。
次に、半導体装置Ａ６０と、半導体装置Ａ６０の実装構造との作用効果について説明する。
半導体装置Ａ６０は、先述した半導体装置Ａ３０と同じく、表面１１１を有する半導体素子１１と、半導体素子１１から離間する基部２１を備え、かつ表面１１１に導通する複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。端子２は、基部２１から表面１１１が向く方向に向けて突出する突出部２２を備える。封止樹脂３は、表面１１１と同方向を向く第１面３１を有しており、第１面３１から突出部２２の主面２２１が露出している。したがって、半導体装置Ａ６０においてもより一層の低背化を図ることが可能となる。
半導体装置Ａ６０の端子２は、基部２１の底面２１２と、第２側面２４との双方から凹み、かつ第１方向Ｘにおいて端子２を貫通して形成された凹部２５を有する。凹部２５に封止樹脂３が対向している。本構成をとることによって、封止樹脂３に対する端子２の脱落を、より効果的に防止することができる。
半導体装置Ａ６０の実装構造によれば、半導体装置Ａ６０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が主面導電層２８１に対向する。本構成をとることによって、図３８に示す半導体装置Ａ３０の実装構造と同一の効果が得られる。
〔第６実施形態の変形例〕
図５６〜図５８に基づき、本発明の第６実施形態の変形例にかかる半導体装置Ａ６１について説明する。ここで、図５７は、半導体装置Ａ６１の断面図であり、その断面位置は、図５４と同一である。
半導体装置Ａ６１は、絶縁膜５を備えない点が、先述した半導体装置Ａ６０に対して異なる。図５６および図５７に示すように、封止樹脂３の第１面３１において放熱層１３の露出面１３１と、複数の端子２とは、ともに半導体装置Ａ６１の外部に露出している。なお、本変形例では、端子２は、主面導電層２８１とともに底面導電層２８２を備える。
図５８は、半導体装置Ａ６１の実装構造を示している（断面位置は図５７と同一）。半導体装置Ａ６１の実装構造は、図３８に示す半導体装置Ａ３０と同一である。
半導体装置Ａ６１は、半導体素子１１、複数の端子２および封止樹脂３の構成が半導体装置Ａ３０と同一である。したがって、半導体装置Ａ６１においてもより一層の低背化を図ることが可能となる。また、半導体装置Ａ６１は、絶縁膜５を備えないため、放熱層１３の露出面１３１が半導体装置Ａ６１の外部に露出する構成となる。このため、半導体装置Ａ６１の放熱効率を、半導体装置Ａ６０よりも向上させることができる。
〔第７実施形態〕
図５９〜図６４に基づき、本発明の第７実施形態にかかる半導体装置Ａ７０について説明する。ここで、図５９は、半導体装置Ａ７０の平面図であり、理解の便宜上、封止樹脂３を透過し、かつ内部導電層２９を省略している。図６３は、図５９のＬＸＩＩＩ−ＬＸＩＩＩ線（図５９に示す一点鎖線）に沿う断面図である。また、図５９〜図６３において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ７０は、複数の端子２の構成が、先述した半導体装置Ａ３０に対して異なる。図５９に示すように、半導体装置Ａ７０は、平面視において矩形状である。本実施形態にかかる半導体素子１１の構成は、半導体装置Ａ１０の半導体素子１１の構成と同一である。また、本実施形態では、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ７０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
本実施形態では、図５９〜図６３に示すように、半導体素子１１と、半導体素子１１から離間する複数の端子２とが、ともに絶縁膜５に搭載された構成となっている。封止樹脂３は、半導体素子１１およびワイヤ４と、各々の端子２の一部とを覆っている。
図５９〜図６３に示すように、端子２は、主面２０１、底面２０２、一対の第１側面２３および一対の第２側面２４を備える。本実施形態では、端子２は、内部導電層２９および外部導電層２７を備え、半導体装置Ａ１０と異なり主面導電層２８１および底面導電層２８２を備えない。内部導電層２９および外部導電層２７を除いた端子２は、直方体状である。このため、端子２は、半導体装置Ａ１０と異なり基部２１および突出部２２を備えない。
図５９および図６１〜図６３に示すように、主面２０１は、半導体素子１１の表面１１１と同方向を向く面である。図６０〜図６３に示すように、底面２０２は、主面２０１とは反対側を向く面である。主面２０１および底面２０２は、ともに内部導電層２９に覆われている。ワイヤ４は、表面１１１と主面２０１とを相互に導通させる。
図５９〜図６２に示すように、一対の第１側面２３は、第１方向Ｘにおいて互いに離間している。一対の第１側面２３は、第１方向Ｘにおける各々の第２側面２４の両端に交差している。一対の第１側面２３のうち、一方の第１側面２３が第３面３３と面一であり、かつ外部導電層２７に覆われている。また、他方の第１側面２３が内部導電層２９に覆われている。
図５９〜図６３に示すように、一対の第２側面２４は、第２方向Ｙにおいて互いに離間している。一対の第２側面２４は、第２方向Ｙにおける各々の第１側面２３の両端に交差している。一対の第２側面２４のうち、一方の第２側面２４が第４面３４と面一であり、かつ外部導電層２７に覆われている。また、他方の第２側面２４が内部導電層２９に覆われている。
本実施形態では、放熱層１３を備える構成となっている。放熱層１３に代えて、半導体装置Ａ１０と同じく絶縁層１２を備える構成をとってもよい。また、放熱層１３および絶縁層１２を備えず、絶縁膜５に半導体素子１１の裏面１１２が接する構成をとってもよい。
図６４は、半導体装置Ａ７０の実装構造を示している（断面位置は図６３と同一）。リフロー方式により半導体装置Ａ７０を配線基板７１に実装したとき、絶縁膜５が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本実施形態では、絶縁膜５が配線基板７１に接する。
次に、半導体装置Ａ７０と、半導体装置Ａ７０の実装構造との作用効果について説明する。
半導体装置Ａ７０は、絶縁膜５と、絶縁膜５に搭載された半導体素子１１と、絶縁膜５に搭載され、かつ半導体素子１１から離間する複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。封止樹脂３は、第３面３３および第４面３４を有する。この場合において、端子２は、第３面３３および第４面３４のいずれかから露出している。本構成は、半導体装置Ａ７０の製造の際、厚さ方向Ｚにおいて絶縁膜５とは反対側に位置する封止樹脂３の一部を除去し、封止樹脂３の厚さを極力薄くすることにより成立される（図１６参照）。したがって、本構成をとることによって、半導体装置Ａ７０においてより一層の低背化を図ることが可能となる。
半導体装置Ａ７０の端子２は、封止樹脂３の第３面３３と面一である第１側面２３と、封止樹脂３の第４面３４と面一である第２側面２４とを覆う外部導電層２７を備える。本構成をとることによって、導電接合層７２が外部導電層２７に接することにより図６４に示す半導体装置Ａ７０の実装構造をとることができる。
半導体装置Ａ７０の実装構造によれば、半導体装置Ａ７０を配線基板７１に実装したとき、絶縁膜５が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本構成をとることによって、配線基板７１と半導体装置Ａ７０との間に導電接合層７２が介在しないため、半導体装置Ａ７０の実装高さをより低くすることができる。あわせて、端子２に対する導電接合層７２の接触面積が、半導体装置Ａ１０の実装構造よりも大となるため、配線基板７１に対する半導体装置Ａ７０の実装強度がより向上する。また、絶縁膜５を備えることによって、半導体装置Ａ７０を配線基板７１に実装した際に導電接合層７２が複数の端子２に接触することに起因したショートの発生を防止できる。
〔第８実施形態〕
図６５〜図７１に基づき、本発明の第８実施形態にかかる半導体装置Ａ８０について説明する。ここで、図６５は、半導体装置Ａ８０の平面図であり、理解の便宜上、封止樹脂３を透過し、かつ内部導電層２９を省略している。図６９は、図６５のＬＸＩＸ−ＬＸＩＸ線（図６９に示す一点鎖線）に沿う断面図である。また、図６５〜図６９において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ８０は、複数の端子２の構成が、先述した半導体装置Ａ７０に対して異なる。図６５に示すように、半導体装置Ａ８０は、平面視において矩形状である。また、本実施形態においても半導体装置Ａ７０と同じく、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ８０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
図６５〜図６９に示すように、本実施形態では、外部導電層２７を除いた端子２の構成は、主面導電層２８１を除いた半導体装置Ａ３０の端子２の構成と同一である。外部導電層２７は、第１側面２３と、第２側面２４と、突出部２２の主面２２１とを覆っている。なお、内部導電層２９の構成は、半導体装置Ａ３０の構成と同一である。
本実施形態では、放熱層１３を備える構成となっている。放熱層１３に代えて、半導体装置Ａ１０と同じく絶縁層１２を備える構成をとってもよい。また、放熱層１３および絶縁層１２を備えず、絶縁膜５に半導体素子１１の裏面１１２が接する構成をとってもよい。
図７０は、半導体装置Ａ８０の実装構造の第１形態を示している（断面位置は図６９と同一）。リフロー方式により半導体装置Ａ８０を配線基板７１に実装したとき、絶縁膜５が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本実施形態では、絶縁膜５が配線基板７１に接する。
図７１は、半導体装置Ａ８０の実装構造の第２形態を示している（断面位置は図６９と同一）。リフロー方式により半導体装置Ａ８０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本実施形態では、突出部２２の主面２２１を覆う外部導電層２７の直下に導電接合層７２の一部が回り込み、さらに主面２２１に対し、第１側面２３および第２側面２４のそれぞれとは反対側に位置する外部導電層２７まで、導電接合層７２が到達している。
次に、半導体装置Ａ８０と、半導体装置Ａ８０の実装構造との作用効果について説明する。
半導体装置Ａ８０は、先述した半導体装置Ａ７０と同じく、絶縁膜５と、絶縁膜５に搭載された半導体素子１１と、絶縁膜５に搭載され、かつ半導体素子１１から離間する複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。封止樹脂３は、第３面３３および第４面３４を有する。この場合において、端子２は、第３面３３および第４面３４のいずれかから露出している。したがって、半導体装置Ａ８０においてもより一層の低背化を図ることが可能となる。
半導体装置Ａ８０の端子２は、第１側面２３と、第２側面２４と、突出部２２の主面２２１とを覆う外部導電層２７を備える。本構成をとることによって、導電接合層７２が外部導電層２７に接することにより図７０および図７１に示す半導体装置Ａ７０の実装構造をとることができる。
図７０に示す半導体装置Ａ８０の実装構造の第１形態によれば、半導体装置Ａ８０を配線基板７１に実装したとき、絶縁膜５が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本構成をとることによって、外部導電層２７に対する導電接合層７２の接触面積は、図６４に示す半導体装置Ａ７０よりも大となる。したがって、配線基板７１に対する半導体装置Ａ８０の実装強度を、半導体装置Ａ７０の実装構造よりも向上させることができる。
図７１に示す半導体装置Ａ８０の実装構造の第２形態によれば、半導体装置Ａ８０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。この場合において、外部導電層２７に対する導電接合層７２の接触面積は、突出部２２（端子２）の主面２２１を覆う外部導電層２７に対する接触面積よりも、第１側面２３および第２側面２４の双方を覆う外部導電層２７に対する接触面積の方が大である。このため、主面２２１を覆う外部導電層２７の直下に回り込む導電接合層７２の量を抑制しつつ、配線基板７１に対する半導体装置Ａ８０の実装強度を、図７０に示す半導体装置Ａ８０の実装構造の第１形態と同程度とすることができる。
〔第９実施形態〕
図７２〜図７７に基づき、本発明の第９実施形態にかかる半導体装置Ａ９０について説明する。ここで、図７２は、半導体装置Ａ９０の平面図であり、理解の便宜上、封止樹脂３を透過し、かつ内部導電層２９を省略している。図７６は、図７２のＬＸＸＶＩ−ＬＸＸＶＩ線（図７２に示す一点鎖線）に沿う断面図である。また、図７２〜図７６において、端子２について重複する同様な要素の符号の記載を省略している。
半導体装置Ａ９０は、複数の端子２の構成が、先述した半導体装置Ａ７０に対して異なる。図７２に示すように、半導体装置Ａ９０は、平面視において矩形状である。また、本実施形態においても半導体装置Ａ７０と同じく、平面視において第１方向Ｘおよび第２方向Ｙが交差する半導体装置Ａ９０の角に、第１側面２３および第２側面２４の双方が接するように端子２が配置されている。
図７２〜図７６に示すように、本実施形態では、外部導電層２７を除いた端子２の構成は、主面導電層２８１を除いた半導体装置Ａ６０の端子２の構成と同一である。外部導電層２７は、第１側面２３と、第２側面２４と、突出部２２の主面２２１とを覆っている。なお、内部導電層２９の構成は、半導体装置Ａ６０と同一である。
本実施形態では、放熱層１３を備える構成となっている。放熱層１３に代えて、半導体装置Ａ１０と同じく絶縁層１２を備える構成をとってもよい。また、放熱層１３および絶縁層１２を備えず、絶縁膜５に半導体素子１１の裏面１１２が接する構成をとってもよい。
図７７は、半導体装置Ａ９０の実装構造を示している（断面位置は図７６と同一）。リフロー方式により半導体装置Ａ９０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本実施形態では、突出部２２の主面２２１を覆う外部導電層２７の直下に導電接合層７２の一部が回り込み、さらに主面２２１に対し、第１側面２３および第２側面２４のそれぞれとは反対側に位置する外部導電層２７まで、導電接合層７２が到達している。
次に、半導体装置Ａ９０と、半導体装置Ａ９０の実装構造との作用効果について説明する。
半導体装置Ａ９０は、先述した半導体装置Ａ７０と同じく、絶縁膜５と、絶縁膜５に搭載された半導体素子１１と、絶縁膜５に搭載され、かつ半導体素子１１から離間する複数の端子２と、半導体素子１１を覆う封止樹脂３とを備える。封止樹脂３は、第３面３３および第４面３４を有する。この場合において、端子２は、第３面３３および第４面３４のいずれかから露出している。したがって、半導体装置Ａ９０においてもより一層の低背化を図ることが可能となる。
半導体装置Ａ９０の端子２は、第１側面２３と、第２側面２４と、突出部２２の主面２２１とを覆う外部導電層２７を備える。本構成をとることによって、導電接合層７２が外部導電層２７に接することにより図７７に示す半導体装置Ａ９０の実装構造をとることができる。
半導体装置Ａ９０の実装構造によれば、半導体装置Ａ９０を配線基板７１に実装したとき、封止樹脂３の第１面３１が配線基板７１に対向し、かつ導電接合層７２が外部導電層２７に接する。本構成をとることによって、主面２２１を覆う外部導電層２７の直下に回り込む導電接合層７２の量を抑制しつつ、配線基板７１に対する半導体装置Ａ９０の実装強度を、図６４に示す半導体装置Ａ７０の実装構造と同程度とすることができる。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
本発明によって提供される半導体装置などの技術的構成について、以下に付記する。
［付記１Ａ］
厚さ方向において互いに反対側を向く表面および裏面を有する半導体素子と、
前記半導体素子から離間して配置され、かつ前記半導体素子の前記表面に導通する基部と、前記基部から前記表面が向く方向に突出する突出部と、備える複数の端子と、
前記半導体素子を覆い、かつ前記表面と同方向を向く第１面を有する封止樹脂と、を備える半導体装置であって、
前記突出部は、前記封止樹脂の前記第１面と面一である主面を有し、
前記端子は、前記主面を覆う主面導電層を備えることを特徴とする、半導体装置。
［付記２Ａ］
前記基部は、前記半導体素子の前記表面と同方向を向く端子面と、前記端子面とは反対側を向く底面と、を有し、
前記突出部は、前記端子面から突出している、付記１Ａに記載の半導体装置。
［付記３Ａ］
前記封止樹脂は、前記第１面とは反対側を向く第２面を有し、
前記第２面は、前記底面と面一である、付記２Ａに記載の半導体装置。
［付記４Ａ］
前記端子は、前記基部の前記底面を覆う底面導電層をさらに備える、付記３Ａに記載の半導体装置。
［付記５Ａ］
前記底面導電層の構成は、前記主面導電層の構成と同一である、付記４Ａに記載の半導体装置。
［付記６Ａ］
前記半導体素子の前記裏面に接して配置され、かつ電気絶縁体である絶縁層を備え、
前記絶縁層は、前記封止樹脂の前記第２面から露出している、付記３Ａないし５Ａのいずれかに記載の半導体装置。
［付記７Ａ］
前記端子は、前記半導体素子の厚さ方向に対して直角である第１方向を向く第１側面と、前記半導体素子の厚さ方向および前記第１方向に対していずれも直角である第２方向を向く第２側面と、を有し、
前記封止樹脂は、前記第１方向を向く第３面と、前記第２方向を向く第４面と、を有し、
前記第１側面は、前記第３面と面一であり、
前記第２側面は、前記第４面と面一である、付記２Ａないし６Ａのいずれかに記載の半導体装置。
［付記８Ａ］
前記第２側面は、前記主面につながる内側面と、前記内側面よりも外側に突出し、かつ前記底面につながる外側面と、を含み、
前記端子には、前記内側面を覆う側面導電層が形成されている、付記７Ａに記載の半導体装置。
［付記９Ａ］
前記側面導電層の構成は、前記主面導電層の構成と同一である、付記８Ａに記載の半導体装置。
［付記１０Ａ］
前記内側面および前記外側面は、それぞれ前記第４面に滑らかにつながっている、付記８Ａまたは９Ａに記載の半導体装置。
［付記１１Ａ］
前記半導体素子の厚さ方向視において、前記第１方向および前記第２方向が交差する角に、前記第１側面および前記第２側面の双方が接している、付記７Ａないし１０Ａのいずれかに記載の半導体装置。
［付記１２Ａ］
前記半導体素子は、ホール素子である、付記１１Ａに記載の半導体装置。
［付記１３Ａ］
前記半導体素子の前記裏面に近接して、磁束密度の変化を検出する感磁層が形成されている、付記１２Ａに記載の半導体装置。
［付記１４Ａ］
前記半導体素子の前記表面と前記基部の前記端子面とを相互に導通させるワイヤを備える、付記２Ａないし１３Ａのいずれかに記載の半導体装置。
［付記１５Ａ］
前記端子には、前記基部の前記端子面を覆う内部導電層が形成されている、付記１４Ａに記載の半導体装置。
［付記１６Ａ］
前記内部導電層は、Ａｇ層である、付記１５Ａに記載の半導体装置。
［付記１７Ａ］
前記端子の主要部は、Ｃｕを主成分とする合金から構成される、付記１Ａないし１６Ａのいずれかに記載の半導体装置。
［付記１８Ａ］
前記主面導電層は、Ｓｎを含有する合金層を含む、付記１Ａないし１７Ａのいずれかに記載の半導体装置。
［付記１９Ａ］
前記主面導電層は、互いに積層されたＮｉ層およびＳｎを含有する合金層から構成される、付記１８Ａに記載の半導体装置。
［付記２０Ａ］
前記主面導電層は、Ａｕ層を含む、付記１Ａないし１７Ａのいずれかに記載の半導体装置。
［付記２１Ａ］
前記主面導電層は、互いに積層されたＰｄ層およびＡｕ層を含む、付記２０Ａに記載の半導体装置。
［付記２２Ａ］
前記主面導電層は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される、付記２１Ａに記載の半導体装置。
［付記２３Ａ］
前記封止樹脂は、ガラスフリットが含有されたエポキシ樹脂である、付記１Ａないし２２Ａのいずれかに記載の半導体装置。
［付記２４Ａ］
厚さ方向において互いに反対側を向く表面および裏面を有するとともに、前記裏面の一部を有する基部と、前記基部から前記表面が向く方向に突出し、かつ前記表面の一部を有する突出部と、前記表面から前記裏面までに至る貫通部と、が形成された導電体である第１基材と、前記裏面から前記第１基材を支持し、かつ前記貫通部から露出する露出部を有する電気絶縁体である第２基材と、を準備する工程と、
前記第２基材の前記露出部に半導体素子を搭載する工程と、
前記第１基材および前記半導体素子を覆う封止樹脂を形成する工程と、
前記第１基材の前記突出部および前記封止樹脂のそれぞれ一部を除去し、前記封止樹脂から前記突出部を露出させる工程と、
前記封止樹脂から露出した前記第１基材の前記突出部を覆う導電層を形成する工程と、を備えることを特徴とする、半導体装置の製造方法。
［付記２５Ａ］
前記第１基材および前記第２基材を準備する工程では、前記表面から前記第１基材の一部を除去することにより前記基部、前記突出部および前記貫通部が前記第１基材に形成される、付記２４Ａに記載の半導体装置の製造方法。
［付記２６Ａ］
前記第１基材および前記第２基材を準備する工程では、一次除去により前記表面から窪む凹部が前記第１基材に形成され、二次除去により前記基部、前記突出部および前記貫通部が前記第１基材に形成される、付記２５Ａに記載の半導体装置の製造方法。
［付記２７Ａ］
前記一次除去および前記二次除去は、ともにウェットエッチングにより行われる、付記２６Ａに記載の半導体装置の製造方法。
［付記２８Ａ］
前記封止樹脂から前記第１基材の前記突出部を露出させる工程では、機械研磨により前記突出部および前記封止樹脂のそれぞれ一部が除去される、付記２４Ａないし２７Ａのいずれかに記載の半導体装置の製造方法。
［付記２９Ａ］
前記導電層を形成する工程では、電解めっきにより前記導電層が形成される、付記２４Ａないし２８Ａのいずれかに記載の半導体装置の製造方法。
［付記３０Ａ］
前記封止樹脂から前記第１基材の前記突出部を露出させる工程と前記導電層を形成する工程との間に、前記第１基材の厚さ方向に対して直角である第１方向に延出する溝を、前記裏面の反対側から前記第１基材に形成する工程を備える、付記２９Ａに記載の半導体装置の製造方法。
［付記３１Ａ］
前記溝を形成する工程では、前記溝の形成にともなって前記第１基材の前記突出部の一部が除去される、付記３０Ａに記載の半導体装置の製造方法。
［付記３２Ａ］
前記半導体素子を搭載する工程では、前記第２基材の前記露出部と前記半導体素子との間に電気絶縁体である接合材を介在させることによって、前記半導体素子が前記露出部に搭載される、付記２４Ａないし３１Ａのいずれかに記載の半導体装置の製造方法。
［付記３３Ａ］
前記半導体素子を搭載する工程と前記封止樹脂を形成する工程との間に、前記半導体素子と前記第１基材の前記基部とを導通させるワイヤをワイヤボンディングにより形成する工程を備える、付記２４Ａないし３２Ａのいずれかに記載の半導体装置の製造方法。
［付記３４Ａ］
前記封止樹脂から前記突出部を露出させる工程と前記導電層を形成する工程との間に、前記第１基材から前記第２基材を除去する工程を備える、付記２４Ａないし３３Ａのいずれかに記載の半導体装置の製造方法。
［付記３５Ａ］
付記１２Ａまたは１３Ａに記載の半導体装置を配線基板に実装したとき、前記突出部の前記主面および前記封止樹脂の前記第１面がともに前記配線基板に対向することを特徴とする、半導体装置の実装構造。
［付記１Ｂ］
電気絶縁性を有する絶縁膜と、
前記絶縁膜に搭載され、かつ前記絶縁膜に対向する裏面と、前記裏面とは反対側を向く表面と、を有する半導体素子と、
前記絶縁膜に搭載され、かつ前記半導体素子から離間するとともに、前記表面に導通する複数の端子と、
前記半導体素子の厚さ方向に対して直交する第１方向を向く第３面と、前記半導体素子の厚さ方向および前記第１方向の双方に対して直交する第２方向を向く第４面と、を有し、かつ前記半導体素子を覆う封止樹脂と、を備える半導体装置であって、
前記端子は、前記第３面および前記第４面のいずれかから露出していることを特徴とする、半導体装置。
［付記２Ｂ］
前記端子は、前記第３面および前記第４面の双方から露出している、付記１Ｂに記載の半導体装置。
［付記３Ｂ］
前記端子は、外部導電層を備え、
前記外部導電層は、前記端子において前記封止樹脂から露出する部分を覆っている、付記１Ｂまたは２Ｂに記載の半導体装置。
［付記４Ｂ］
前記外部導電層は、Ｓｎを含む合金を構成要素に含む、付記３Ｂに記載の半導体装置。
［付記５Ｂ］
前記裏面に接して設けられた放熱層をさらに備え、
前記封止樹脂は、前記表面とは反対側を向く第２面をさらに有し、
前記放熱層は、前記第２面から露出している、付記３Ｂまたは４Ｂに記載の半導体装置。
［付記６Ｂ］
前記放熱層は、導電体である、付記５Ｂに記載の半導体装置。
［付記７Ｂ］
前記封止樹脂から露出する前記放熱層の露出面は、前記第２面と面一である、付記５Ｂまたは６Ｂに記載の半導体装置。
［付記８Ｂ］
前記半導体素子は、ホール素子であり、
前記半導体素子の厚さ方向視において、前記第１方向および前記第２方向が交差する角に、前記端子が接している、付記３Ｂないし７Ｂのいずれかに記載の半導体装置。
［付記９Ｂ］
前記端子は、前記表面に導通する基部と、前記基部から前記表面が向く方向に向けて突出する突出部と、をさらに備え、
前記封止樹脂は、前記表面と同方向を向く第１面をさらに有し、
前記突出部は、前記第１面と面一である主面を有し、
前記主面は、前記外部導電層に覆われている、付記８Ｂに記載の半導体装置。
［付記１０Ｂ］
前記端子は、前記第１方向において外側を向く第１側面と、前記第２方向において外側を向き、かつ前記第１側面に交差する第２側面と、を有し、
前記基部は、前記裏面と同方向を向く底面を有し、
前記端子は、前記底面および前記第２側面の双方から凹み、かつ前記第１方向において前記端子を貫通して形成された凹部をさらに有し、
前記凹部に前記封止樹脂が対向している、付記９Ｂに記載の半導体装置。
［付記１１Ｂ］
前記突出部は、前記第２方向において前記第２側面とは離間し、かつ前記主面に交差する第１内面をさらに有し、
前記基部は、前記第２方向において前記第２側面とは離間し、かつ前記第１内面につながる第２内面を有し、
前記第１内面および前記第２内面は、ともに曲面である、付記９Ｂまたは１０Ｂに記載の半導体装置。
［付記１２Ｂ］
前記第１内面と前記第２内面とは、互いに連続した曲面にてつながり、
前記端子において、前記第１側面に交差する前記第１内面と前記第２内面との境界には、変曲点が存在する、付記１１Ｂに記載の半導体装置。
［付記１３Ｂ］
前記表面と第１内面とを相互に導通させるワイヤをさらに備える、付記１２Ｂに記載の半導体装置。
［付記１４Ｂ］
付記３Ｂないし１３Ｂに記載の半導体装置を配線基板に実装したとき、前記絶縁膜が前記配線基板に対向し、かつ当該半導体装置を前記配線基板に実装するための導電接合層が前記外部導電層に接することを特徴とする、半導体装置の実装構造。
［付記１５Ｂ］
付記９Ｂないし１３Ｂに記載の半導体装置を配線基板に実装したとき、前記主面が前記配線基板に対向し、かつ当該半導体装置を前記配線基板に実装するための導電接合層が前記外部導電層に接することを特徴とする、半導体装置の実装構造。
Ａ１０，Ａ２０，Ａ３０，Ａ３１，Ａ４０，Ａ５０，Ａ６０，Ａ６１：半導体装置
Ａ７０，Ａ８０，Ａ９０：半導体装置
１１：半導体素子（ホール素子）
１１１：表面
１１２：裏面
１１３：感磁層
１２：絶縁層
１３：放熱層
１３１：露出面
２（２Ａ，２Ｂ，２Ｃ，２Ｄ）：端子
２０１：主面
２０２：底面
２１：基部
２１１：端子面
２１２：底面
２１３：第２内面
２２：突出部
２２１：主面
２２２：第１内面
２３：第１側面
２４：第２側面
２４１：内側面
２４２：外側面
２４３：中間面
２５：凹部
２７：外部導電層
２８１：主面導電層
２８２：底面導電層
２８３：側面導電層
２９：内部導電層
３：封止樹脂
３１：第１面
３２：第２面
３３：第３面
３４：第４面
４：ワイヤ
４１：第１接続部
４２：第２接続部
５：絶縁膜
６１：集積回路
６１１：装置駆動領域
６１２：電圧検出領域
６１３：制御領域
６２：制御対象
６３：磁石
７１：配線基板
７２：導電接合層
８１：第１基材
８１１：表面
８１２：裏面
８１３：凹部
８１４：基部
８１５：突出部
８１６：貫通部
８１７：内部導電層
８２：第２基材
８２１：露出部
８３１：半導体素子
８３２：接合材
８４：ワイヤ
８５：封止樹脂
８６：導電層
８７：溝
８８１：第１レジスト層
８８２：第２レジスト層
８９：領域
ＣＬ：切断線
Ｗ１，Ｗ２：幅
ｒ１，ｒ２：半径
ＩＰ：変曲点
Ｓ：平面
Ｃ：回転中心
Ｚ：厚さ方向
Ｘ：第１方向
Ｙ：第２方向

Claims (20)

  1. 厚さ方向において互いに反対側を向く表面および裏面を有する半導体素子と、
    前記半導体素子から離間して配置され、かつ前記表面に導通する複数の端子と、
    前記半導体素子を覆い、かつ前記表面と同方向を向く第１面を有する封止樹脂と、を備える半導体装置であって、
    各々の前記端子は、前記第１面から露出する主面を有することを特徴とする、半導体装置。
  2. 前記主面は、前記第１面と面一である、請求項１に記載の半導体装置。
  3. 前記端子は、前記主面を覆う主面導電層を備える、請求項１または２に記載の半導体装置。
  4. 前記裏面に接して設けられた放熱層をさらに備え、
    前記封止樹脂は、前記第１面とは反対側を向く第２面をさらに有し、
    前記放熱層は、前記第２面から露出している、請求項３に記載の半導体装置。
  5. 前記放熱層は、導電体である、請求項４に記載の半導体装置。
  6. 前記半導体素子の厚さ方向視において、前記放熱層の周縁は、前記半導体素子の周縁よりも内側に位置する区間を有する、請求項４または５に記載の半導体装置。
  7. 前記封止樹脂から露出する前記放熱層の露出面は、前記第２面と面一である、請求項４ないし６のいずれかに記載の半導体装置。
  8. 前記端子は、前記半導体素子の厚さ方向に対して直交する第１方向において外側を向く第１側面と、前記半導体素子の厚さ方向および前記第１方向の双方に対して直交する第２方向において外側を向く第２側面と、を有し、
    前記封止樹脂は、前記第１方向を向く第３面と、前記第２方向を向く第４面と、をさらに有し、
    前記第１側面は、前記第３面と面一であり、
    前記第２側面は、前記第４面と面一である、請求項４ないし７のいずれかに記載の半導体装置。
  9. 各々の前記端子は、前記裏面と同方向を向く底面を有する基部と、前記基部から前記第１面に向けて突出し、かつ前記主面を有する突出部と、をさらに備える、請求項８に記載の半導体装置。
  10. 前記端子は、前記底面および前記第２側面の双方から凹み、かつ前記第１方向において前記端子を貫通して形成された凹部をさらに有し、
    前記凹部に前記封止樹脂が対向している、請求項９に記載の半導体装置。
  11. 前記突出部は、前記第２方向において前記第２側面とは離間し、かつ前記主面に交差する第１内面をさらに有し、
    前記基部は、前記第２方向において前記第２側面とは離間し、かつ前記第１内面につながる第２内面を有し、
    前記第１内面および前記第２内面は、ともに曲面である、請求項９または１０に記載の半導体装置。
  12. 前記第１内面と前記第２内面とは、互いに連続した曲面にてつながり、
    前記端子において、前記第１側面に交差する前記第１内面と前記第２内面との境界には、変曲点が存在する、請求項１１に記載の半導体装置。
  13. 前記表面と前記第１内面とを相互に導通させるワイヤをさらに備える、請求項１２に記載の半導体装置。
  14. 前記端子は、前記第１内面および前記第２内面を覆う内部導電層をさらに備える、請求項１３に記載の半導体装置。
  15. 前記第２面に接して設けられ、かつ電気絶縁性を有する絶縁膜をさらに備え、
    複数の前記底面と、前記放熱層の露出面と、は、ともに前記絶縁膜により覆われている、請求項９ないし１４のいずれかに記載の半導体装置。
  16. 前記端子は、前記第１側面と、前記第２側面と、前記主面導電層と、を覆う外部導電層をさらに備える、請求項１５に記載の半導体装置。
  17. 前記外部導電層は、Ｓｎを含む合金を構成要素に含む、請求項１６に記載の半導体装置。
  18. 前記半導体素子は、ホール素子であり、
    前記半導体素子の厚さ方向視において、前記第１方向および前記第２方向が交差する角に、前記第１側面および前記第２側面の双方が接している、請求項９ないし１７のいずれかに記載の半導体装置。
  19. 請求項１６または１７に記載の半導体装置を配線基板に実装したとき、前記絶縁膜が前記配線基板に対向し、かつ当該半導体装置を前記配線基板に実装するための導電接合層が前記外部導電層に接することを特徴とする、半導体装置の実装構造。
  20. 請求項１８に記載の半導体装置を配線基板に実装したとき、前記第１面が前記配線基板に対向し、かつ当該半導体装置を前記配線基板に実装するための導電接合層が前記主面導電層に対向することを特徴とする、半導体装置の実装構造。
JP2017150970A 2016-08-22 2017-08-03 半導体装置、半導体装置の実装構造 Active JP6986385B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/671,925 US10153424B2 (en) 2016-08-22 2017-08-08 Semiconductor device and mounting structure of semiconductor device
CN201710718403.3A CN107768513B (zh) 2016-08-22 2017-08-21 半导体器件和半导体器件的安装结构
US16/170,647 US10535813B2 (en) 2016-08-22 2018-10-25 Semiconductor device and mounting structure of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016162013 2016-08-22
JP2016162013 2016-08-22

Publications (2)

Publication Number Publication Date
JP2018032852A true JP2018032852A (ja) 2018-03-01
JP6986385B2 JP6986385B2 (ja) 2021-12-22

Family

ID=61303835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017150970A Active JP6986385B2 (ja) 2016-08-22 2017-08-03 半導体装置、半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP6986385B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195047A (ja) * 2018-05-01 2019-11-07 ローム株式会社 半導体装置および半導体装置の製造方法
JP2020047898A (ja) * 2018-09-21 2020-03-26 旭化成エレクトロニクス株式会社 磁気センサ
JP2020106302A (ja) * 2018-12-26 2020-07-09 アルプスアルパイン株式会社 電流計測装置及び電流センサー
JP7360906B2 (ja) 2019-11-15 2023-10-13 ローム株式会社 半導体装置の製造方法及び半導体装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026184A (ja) * 2000-07-12 2002-01-25 Rohm Co Ltd 半導体装置およびその製造方法
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP2004146706A (ja) * 2002-10-28 2004-05-20 Sony Corp 半導体装置
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2006156674A (ja) * 2004-11-29 2006-06-15 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
JP2007095788A (ja) * 2005-09-27 2007-04-12 Asahi Kasei Electronics Co Ltd 磁気センサ
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
JP2014207470A (ja) * 2009-05-15 2014-10-30 ローム株式会社 半導体装置
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
JP2014236168A (ja) * 2013-06-04 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
JP2016021549A (ja) * 2014-06-17 2016-02-04 旭化成エレクトロニクス株式会社 ホールセンサ

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026184A (ja) * 2000-07-12 2002-01-25 Rohm Co Ltd 半導体装置およびその製造方法
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP2004146706A (ja) * 2002-10-28 2004-05-20 Sony Corp 半導体装置
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2006156674A (ja) * 2004-11-29 2006-06-15 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
JP2007095788A (ja) * 2005-09-27 2007-04-12 Asahi Kasei Electronics Co Ltd 磁気センサ
JP2014207470A (ja) * 2009-05-15 2014-10-30 ローム株式会社 半導体装置
JP2015026857A (ja) * 2009-09-11 2015-02-05 ローム株式会社 半導体装置およびその製造方法
JP2012059782A (ja) * 2010-09-06 2012-03-22 Seiko Instruments Inc 樹脂封止型半導体装置及びその製造方法
WO2014188632A1 (ja) * 2013-05-23 2014-11-27 パナソニック株式会社 放熱構造を有する半導体装置および半導体装置の積層体
JP2014236168A (ja) * 2013-06-04 2014-12-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2016021549A (ja) * 2014-06-17 2016-02-04 旭化成エレクトロニクス株式会社 ホールセンサ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195047A (ja) * 2018-05-01 2019-11-07 ローム株式会社 半導体装置および半導体装置の製造方法
JP7269756B2 (ja) 2018-05-01 2023-05-09 ローム株式会社 半導体装置および半導体装置の製造方法
JP2020047898A (ja) * 2018-09-21 2020-03-26 旭化成エレクトロニクス株式会社 磁気センサ
JP2020106302A (ja) * 2018-12-26 2020-07-09 アルプスアルパイン株式会社 電流計測装置及び電流センサー
JP7158273B2 (ja) 2018-12-26 2022-10-21 アルプスアルパイン株式会社 電流計測装置及び電流センサー
JP7360906B2 (ja) 2019-11-15 2023-10-13 ローム株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP6986385B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
KR101879176B1 (ko) 코일 부품
JP6986385B2 (ja) 半導体装置、半導体装置の実装構造
KR100483642B1 (ko) 반도체장치및반도체장치의제조방법
US10535813B2 (en) Semiconductor device and mounting structure of semiconductor device
KR20170003432A (ko) 코일 부품
JP2023033385A (ja) 半導体装置
JP7208725B2 (ja) 半導体装置
JP6744149B2 (ja) 半導体装置およびその製造方法
TWI555995B (zh) Hall sensor manufacturing method and Hall sensor and lens module
EP3301712B1 (en) Semiconductor package assembley
KR20160140391A (ko) 코일 부품
JP6718754B2 (ja) 半導体装置
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
US20220173017A1 (en) Semiconductor device
US20210202359A1 (en) Semiconductor device package
US9179568B2 (en) Electronic device
JP2018093074A (ja) 半導体装置およびその製造方法
KR102170904B1 (ko) 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
US11817439B2 (en) Semiconductor device having distinguishable electrodes
JP2007081370A (ja) パッケージ構造およびそのパッケージ方法
US20140027160A1 (en) Printed circuit board and fabricating method thereof
JP2017143208A (ja) 半導体装置およびその製造方法
CN117637660A (zh) 一种qfn封装结构及其制作方法、qfn器件
JP2020205365A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6986385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150