JP2006344994A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006344994A JP2006344994A JP2006230746A JP2006230746A JP2006344994A JP 2006344994 A JP2006344994 A JP 2006344994A JP 2006230746 A JP2006230746 A JP 2006230746A JP 2006230746 A JP2006230746 A JP 2006230746A JP 2006344994 A JP2006344994 A JP 2006344994A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- substrate
- sealing resin
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】捺印による封止樹脂の強度の低下を防ぐようにした半導体装置の製造方法を提供する。
【解決手段】裏面に外部電極４が形成された基板２と、電極パッド３を有する半導体素子１と、外部電極４と電極パッド３とを開口部５を介して接続するワイヤ６と、半導体素子１およびワイヤ６とを封止する樹脂７とを有する半導体素子封止体を準備する工程と、樹脂７の表面を、レーザにより、半導体素子１およびワイヤ６の頂点に対応するように樹脂７の表面に規定される第１の領域を避けるように削ることで、樹脂７の表面に捺印８を施す工程と、を有する。
【選択図】 図１
【解決手段】裏面に外部電極４が形成された基板２と、電極パッド３を有する半導体素子１と、外部電極４と電極パッド３とを開口部５を介して接続するワイヤ６と、半導体素子１およびワイヤ６とを封止する樹脂７とを有する半導体素子封止体を準備する工程と、樹脂７の表面を、レーザにより、半導体素子１およびワイヤ６の頂点に対応するように樹脂７の表面に規定される第１の領域を避けるように削ることで、樹脂７の表面に捺印８を施す工程と、を有する。
【選択図】 図１
Description
本発明は、封止樹脂の表面に捺印の施された半導体装置に関するものである。
従来、半導体素子を樹脂で封止した後、この樹脂の表面には製品名等の捺印が施される。捺印方法としては、捺印の処理スピードが速いことから、レーザーによる捺印が主流となっている。
近年、樹脂封止型の半導体装置、特にＩＣカードに用いられる半導体装置においては、薄型化が望まれており、半導体素子の表面を封止する樹脂の厚さが薄くなる傾向にある。
一般にレーザー捺印は、樹脂表面を数十ｕｍ削ることにより行われる。このため、半導体素子上の樹脂の厚さが薄くなると、このレーザー捺印で削られる樹脂の深さが無視できなくなり、外部から圧力が加えられたときに、捺印の場所から樹脂が割れてしまう場合がある。
一般にレーザー捺印は、樹脂表面を数十ｕｍ削ることにより行われる。このため、半導体素子上の樹脂の厚さが薄くなると、このレーザー捺印で削られる樹脂の深さが無視できなくなり、外部から圧力が加えられたときに、捺印の場所から樹脂が割れてしまう場合がある。
本発明の代表的なものは、半導体素子の表面における封止樹脂の厚さが０．２ｍｍ以下であり、封止樹脂の表面に施される捺印がレーザーでは行われずインクにより行われる。
本発明に係る半導体装置によれば、樹脂の強度を維持したまま樹脂の表面に捺印を施すことが可能となる。
以下、図面を参照して、発明を実施するための最良の形態について説明する。
以下、図１（Ａ）および図１（Ｂ）を参照して本発明の第１の実施形態を詳細に説明する。
図１（Ａ）は本発明の第１の実施形態における半導体装置の平面図であり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ'断面図である。
図１において、半導体素子１は基板２の表面に図示しない接着剤を用いて固定されている。基板２は例えばガラスエポキシ樹脂等から構成される。この半導体素子１の表面には電極パッド３が複数形成されている。
図１（Ａ）は本発明の第１の実施形態における半導体装置の平面図であり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ａ'断面図である。
図１において、半導体素子１は基板２の表面に図示しない接着剤を用いて固定されている。基板２は例えばガラスエポキシ樹脂等から構成される。この半導体素子１の表面には電極パッド３が複数形成されている。
基板２の裏面には、外部電極４が形成されている。この外部電極４は、基板に銅箔などを貼付け、その表面にメッキをすることにより形成することができる。基板２には開口部５が設けられており、この開口部５から露出する外部電極４と電極パッド３とがワイヤ６により接続される。
これら半導体素子１、ワイヤ６は樹脂７により封止される。ＩＣカードに用いられる場合は、基板２を含めた全体としての薄型化が望まれるため、樹脂７を厚く形成することができない。本実施形態においては、半導体素子１上の樹脂７の厚さはおよそ０．２ｍｍである。
これら半導体素子１、ワイヤ６は樹脂７により封止される。ＩＣカードに用いられる場合は、基板２を含めた全体としての薄型化が望まれるため、樹脂７を厚く形成することができない。本実施形態においては、半導体素子１上の樹脂７の厚さはおよそ０．２ｍｍである。
樹脂７により半導体素子１およびワイヤ６を封止した後、ワイヤ６のループの頂点と樹脂７の端部との間の領域にレーザーによる捺印８が施される。この捺印により、樹脂７の表面には、その周囲と判別可能な深さとして、１０ｕｍ以上の深さの凹部が形成される。本発明において、ワイヤ６の頂点とは、電極パッド３と外部端子４との間をループを描いて接続するワイヤ６において、基板から見て最も離れた部分、すなわち、樹脂７の表面からもっとも近い部分を意味している。
捺印をレーザーで行う場合、樹脂７の表面が１０ｕｍ以上削られる。従って、捺印を施す位置によって樹脂の強度に影響を及ぼす可能性がある。すなわち、例えば、ＩＣカードにおいては、外部端子４は外部から接触されて用いられるため、外部端子４には圧力が加えられる。このため、樹脂７の厚さがもっとも薄い半導体素子１上、あるいは、ワイヤ６の頂点上に捺印を施した場合に、最も樹脂７の強度が低下すると考えられる。
従って、この半導体素子１上およびワイヤ６の頂点上に対応する樹脂７の表面を避けて捺印を施すことにより、樹脂７の強度の低下を防ぐことが可能となる。
また、捺印が２列の場合は、封止樹脂の両端に分けてそれぞれ捺印する。このように２列に分けて捺印することで、樹脂の厚さの最も厚い部分に全ての捺印を施すことが可能となり、樹脂の強度をより向上することが可能となる。
また、捺印が２列の場合は、封止樹脂の両端に分けてそれぞれ捺印する。このように２列に分けて捺印することで、樹脂の厚さの最も厚い部分に全ての捺印を施すことが可能となり、樹脂の強度をより向上することが可能となる。
図２は本発明の第２の実施形態を示す図であり、図２（ａ）は上面図、図２（ｂ）は図２（ａ）におけるＢ−Ｂ'断面図である。
この図２に示される本発明の第２の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
第２の実施形態では、捺印１０が施されている位置について第１の実施形態とは異なっている。すなわち、ワイヤ６および半導体素子１を避けるという点では共通しているが、この第２の実施形態ではワイヤ６が張られている方向とは異なる方向に存在する樹脂の辺に沿って捺印１０が施されている点で相違している。本実施形態においても捺印１０はレーザーにより樹脂７の表面を１０ｕｍ以上削ることにより行う。
この図２に示される本発明の第２の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
第２の実施形態では、捺印１０が施されている位置について第１の実施形態とは異なっている。すなわち、ワイヤ６および半導体素子１を避けるという点では共通しているが、この第２の実施形態ではワイヤ６が張られている方向とは異なる方向に存在する樹脂の辺に沿って捺印１０が施されている点で相違している。本実施形態においても捺印１０はレーザーにより樹脂７の表面を１０ｕｍ以上削ることにより行う。
このように、ワイヤ６が張られていない側の辺に沿って捺印を施すことにより、樹脂厚さの薄い部分を避けて捺印することが可能となり、樹脂の強度を維持することが可能となる。
一般に封止樹脂の表面は梨地形状に形成されるが、これら第１および第２の実施形態においては、樹脂７の表面を鏡面とすることにより、レーザー捺印の掘り込み深さを浅くしても判読しやすくなる。鏡面とする領域は、樹脂表面全面であってもよいが、捺印の周辺部分のみであっても判読は容易になる。
一般に封止樹脂の表面は梨地形状に形成されるが、これら第１および第２の実施形態においては、樹脂７の表面を鏡面とすることにより、レーザー捺印の掘り込み深さを浅くしても判読しやすくなる。鏡面とする領域は、樹脂表面全面であってもよいが、捺印の周辺部分のみであっても判読は容易になる。
図３は本発明の第３の実施形態を説明する図であり、図３（ａ）は上面図、図３（ｂ）は図３（ａ）におけるＣ−Ｃ'断面図である。
この図３に示される本発明の第３の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
第３の実施形態では、捺印１２を封止樹脂７の表面には行わず、基板２の表面に施している点で第１の実施形態とは異なっている。
このように、基板２の表面に捺印する領域が空いている場合は、樹脂７の表面に捺印を行わず、基板２の表面に捺印１２を施すことが可能となる。
この場合、樹脂７の表面には捺印による凹部が形成されず、樹脂７の強度を低下させることがない。
この図３に示される本発明の第３の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
第３の実施形態では、捺印１２を封止樹脂７の表面には行わず、基板２の表面に施している点で第１の実施形態とは異なっている。
このように、基板２の表面に捺印する領域が空いている場合は、樹脂７の表面に捺印を行わず、基板２の表面に捺印１２を施すことが可能となる。
この場合、樹脂７の表面には捺印による凹部が形成されず、樹脂７の強度を低下させることがない。
図４は本発明の第４の実施形態を説明する図であり、図４（ａ）は上面図、図４（ｂ）は図４（ａ）におけるＣ−Ｃ'断面図である。
この図４に示される本発明の第４の実施形態において、第１の実施形態と同一の構成には同一符号を付してある。
第４の実施形態では、樹脂７の表面に行う捺印の方法について第１の実施形態と異なっている。
すなわち、半導体素子１およびワイヤ６を避けた樹脂７の表面に捺印を施す領域がない場合、この捺印をレーザーで行わず、インクによりおこなう。なお、ここで、インクによる捺印とは、インクによる転写捺印あるいは印刷捺印のことを意味する。
一般に、捺印の処理速度の点から、レーザーにより捺印を行うことが望ましいが、半導体素子１上の樹脂の厚さが０．２ｍｍ以下になると、レーザー捺印による凹部の影響が無視できなくなる。このため、半導体素子１上の樹脂の厚さが０．２ｍｍ以下の場合に限り、インクによる捺印が有効となる。
１ 半導体素子
２ 基板
３ 電極パッド
４ 外部電極
５ 開口部
６ ワイヤ
７ 樹脂
８ 捺印
２ 基板
３ 電極パッド
４ 外部電極
５ 開口部
６ ワイヤ
７ 樹脂
８ 捺印
Claims (10)
- 表面と裏面とを有し、前記裏面に外部電極が形成された基板と、前記基板の前記表面上に搭載された、電極パッドを有する半導体素子と、前記基板の前記外部電極と前記半導体素子の前記電極パッドとを、前記基板に設けられた開口部を介して接続するワイヤと、前記半導体素子および前記ワイヤとを封止する、前記基板の前記表面側に形成された封止樹脂とを有する半導体素子封止体を準備する工程と、
前記基板の前記表面側に形成された前記封止樹脂の表面を、レーザにより、前記半導体素子および前記ワイヤの頂点に対応するように前記封止樹脂の前記表面に規定される第１の領域を避けるように削ることで、前記封止樹脂の表面に捺印を施す工程とを有することを特徴とする捺印された半導体装置の製造方法。 - ワイヤボンディングが施された半導体素子を樹脂封止してなる半導体素子封止体を準備する工程と、
前記樹脂の前記半導体素子および前記ワイヤを覆う側の表面を、レーザにより、前記ワイヤの頂点および前記半導体素子に対応するように前記樹脂の前記表面に規定される第１の領域を避けるように削ることで、前記樹脂の前記半導体素子および前記ワイヤを覆う側の表面に捺印を施す工程とを有することを特徴とする捺印された半導体装置の製造方法。 - 表面と、この表面と反対側の裏面とを有する基板と、前記基板の前記裏面に形成され、前記基板に設けられた開口部を介して前記表面側に一部が露出する外部電極と、表面に複数の電極パッドを有する、前記基板の前記表面に搭載された半導体素子と、前記外部電極と前記半導体素子の前記複数の電極パッドとを接続するワイヤと、前記半導体素子と前記ワイヤとを封止する封止樹脂とを有する半導体素子封止体を準備する工程と、
前記基板の前記表面側に設けられた前記封止樹脂の前記ワイヤの頂点および前記半導体素子に対応するように前記封止樹脂の前記表面に規定される第１の領域を除く端部近傍の前記封止樹脂の表面を、レーザにより削ることで、前記封止樹脂の表面に捺印を施す工程とを有することを特徴とする捺印された半導体装置の製造方法。 - 前記捺印を施す工程は、前記封止樹脂の辺に沿って行われることを特徴とする請求項１〜３のいずれか１項に記載の捺印された半導体装置の製造方法。
- 前記捺印を施す工程は、前記封止樹脂の表面を１０ｕｍ以上削ることにより行われることを特徴とする請求項１〜４のいずれか１項に記載の捺印された半導体装置の製造方法。
- 前記捺印が施された前記封止樹脂の表面は鏡面であることを特徴とする請求項１〜５のいずれか１項に記載の捺印された半導体装置の製造方法。
- 表面と裏面とを有する基板と、前記基板の前記表面に搭載された半導体素子と、前記半導体素子を封止する封止樹脂とを有する半導体素子封止体を準備する工程と、
前記基板の前記表面側に形成された前記封止樹脂の表面を、レーザにより、前記半導体素子に対応するように前記封止樹脂の前記表面に規定される第１の領域を避けるように削ることで、前記封止樹脂の表面に捺印を施す工程とを有することを特徴とする捺印された半導体装置の製造方法。 - 前記捺印を施す工程は、前記封止樹脂の辺に沿って行われることを特徴とする請求項７記載の捺印された半導体装置の製造方法。
- 前記捺印を施す工程は、前記封止樹脂の表面を１０ｕｍ以上削ることにより行われることを特徴とする請求項７又は８記載の捺印された半導体装置の製造方法。
- 前記基板の前記裏面には、外部電極が形成されていることを特徴とする請求項７〜９のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006230746A JP2006344994A (ja) | 2006-08-28 | 2006-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006230746A JP2006344994A (ja) | 2006-08-28 | 2006-08-28 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004025058A Division JP2004128526A (ja) | 2004-02-02 | 2004-02-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006344994A true JP2006344994A (ja) | 2006-12-21 |
Family
ID=37641648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006230746A Pending JP2006344994A (ja) | 2006-08-28 | 2006-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006344994A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606232U (ja) * | 1983-06-27 | 1985-01-17 | 九州日本電気株式会社 | 半導体装置の樹脂外装体 |
| JPS63162289A (ja) * | 1986-12-26 | 1988-07-05 | Nec Corp | 熱硬化性樹脂体へのレ−ザマ−キング方法 |
| JPH02151496A (ja) * | 1988-12-05 | 1990-06-11 | Matsushita Electric Ind Co Ltd | 集積回路装置の製造方法 |
| JPH0817952A (ja) * | 1994-06-28 | 1996-01-19 | Toshiba Corp | 半導体装置 |
| JPH1070147A (ja) * | 1991-02-19 | 1998-03-10 | Gemplus Card Internatl Sa | パターンを有するストリップの連続組み立て方法によって得られる集積回路マイクロモジュール |
| JP2000156434A (ja) * | 1998-11-19 | 2000-06-06 | Sanyo Electric Co Ltd | 半導体装置 |
-
2006
- 2006-08-28 JP JP2006230746A patent/JP2006344994A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS606232U (ja) * | 1983-06-27 | 1985-01-17 | 九州日本電気株式会社 | 半導体装置の樹脂外装体 |
| JPS63162289A (ja) * | 1986-12-26 | 1988-07-05 | Nec Corp | 熱硬化性樹脂体へのレ−ザマ−キング方法 |
| JPH02151496A (ja) * | 1988-12-05 | 1990-06-11 | Matsushita Electric Ind Co Ltd | 集積回路装置の製造方法 |
| JPH1070147A (ja) * | 1991-02-19 | 1998-03-10 | Gemplus Card Internatl Sa | パターンを有するストリップの連続組み立て方法によって得られる集積回路マイクロモジュール |
| JPH0817952A (ja) * | 1994-06-28 | 1996-01-19 | Toshiba Corp | 半導体装置 |
| JP2000156434A (ja) * | 1998-11-19 | 2000-06-06 | Sanyo Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3644859B2 (ja) | 半導体装置 | |
| JP2008186891A (ja) | モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造 | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| JP2005085089A (ja) | Ｉｃカードおよびその製造方法 | |
| JP6936963B2 (ja) | リードフレーム | |
| JP4307362B2 (ja) | 半導体装置、リードフレーム及びリードフレームの製造方法 | |
| JP2010021251A (ja) | 半導体装置及びその製造方法 | |
| JP3680065B2 (ja) | 半導体装置 | |
| JP2006344994A (ja) | 半導体装置の製造方法 | |
| JP5701579B2 (ja) | 半導体装置の製造方法 | |
| JP2008153710A (ja) | 半導体装置およびその製造方法 | |
| JP2006156674A (ja) | 半導体装置及びその製造方法 | |
| JP4836854B2 (ja) | 半導体装置 | |
| JP3881658B2 (ja) | 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法 | |
| JP2004128526A (ja) | 半導体装置 | |
| JP5217291B2 (ja) | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 | |
| JP2008294132A (ja) | モールドパッケージおよびその製造方法 | |
| JP4522802B2 (ja) | Ｉｃモジュール | |
| JP2003179193A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法 | |
| JP2019029569A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| JP2018064062A (ja) | リードフレームおよび半導体装置 | |
| JP5911615B2 (ja) | リードフレーム | |
| JP6967190B2 (ja) | リードフレーム | |
| JP2800335B2 (ja) | 半導体ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080821 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |