JP2993583B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2993583B2 JP2993583B2 JP21248292A JP21248292A JP2993583B2 JP 2993583 B2 JP2993583 B2 JP 2993583B2 JP 21248292 A JP21248292 A JP 21248292A JP 21248292 A JP21248292 A JP 21248292A JP 2993583 B2 JP2993583 B2 JP 2993583B2
- Authority
- JP
- Japan
- Prior art keywords
- ejector pin
- resin
- semiconductor device
- ejector
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを樹脂で
覆った、樹脂封止型半導体装置に関するものである。
覆った、樹脂封止型半導体装置に関するものである。
【０００２】
【従来の技術】樹脂封止型半導体装置の１ピン端子の方
向を示すために、パッケージ表面の特定エリアにインデ
ックスマークを入れることを決められているが、従来の
技術では前記インデックスマークとして樹脂封止された
成形品の離型用イジェクターピンを入れることによって
パッケージ表面にできたイジェクターピン跡等のくぼみ
もしくはでっぱりを利用するケースがあるが通常、イジ
ェクターピン跡は、図７，図９のくぼみ１ａの様に同形
状で複数個存在し、インデックスマークとして使用する
ためには、図７，図８のテーパーカット７や図９のノッ
チ８等との組合せにより前記イジェクターピン跡をイン
デックスマークであると意思表示する方法が一般的に用
いられる。
向を示すために、パッケージ表面の特定エリアにインデ
ックスマークを入れることを決められているが、従来の
技術では前記インデックスマークとして樹脂封止された
成形品の離型用イジェクターピンを入れることによって
パッケージ表面にできたイジェクターピン跡等のくぼみ
もしくはでっぱりを利用するケースがあるが通常、イジ
ェクターピン跡は、図７，図９のくぼみ１ａの様に同形
状で複数個存在し、インデックスマークとして使用する
ためには、図７，図８のテーパーカット７や図９のノッ
チ８等との組合せにより前記イジェクターピン跡をイン
デックスマークであると意思表示する方法が一般的に用
いられる。
【０００３】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、パッケージ裏面を表にして使用する、リ
バースタイプの場合にノッチ及びテーパーカットを裏面
にも入れなければならなくなり、その場合、樹脂封止の
際に樹脂の流動性が悪くなり、ボイド及び未填を誘発
し、信頼性を著しく低下させるなどの問題があった。
うな方法では、パッケージ裏面を表にして使用する、リ
バースタイプの場合にノッチ及びテーパーカットを裏面
にも入れなければならなくなり、その場合、樹脂封止の
際に樹脂の流動性が悪くなり、ボイド及び未填を誘発
し、信頼性を著しく低下させるなどの問題があった。
【０００４】また、薄型のパッケージにおいてもノッチ
及びテーパーカット等を入れることによって同様の問題
があった。
及びテーパーカット等を入れることによって同様の問題
があった。
【０００５】本発明は、上記従来の問題点を解決するも
のでノッチやテーパーカットを入れずにインデックスマ
ークを表示することを目的とする。
のでノッチやテーパーカットを入れずにインデックスマ
ークを表示することを目的とする。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、複数本のイジェクターピン等によってで
きるくぼみやでっぱりのみでインデックスマークを示す
ことができる様にイジェクターピンに一本もしくは、複
数本に手を加えることによってインデックスマークとな
る、イジェクターピン跡が他のイジェクターピン跡と視
覚的に見て異なることを特徴とするものである。
めに本発明は、複数本のイジェクターピン等によってで
きるくぼみやでっぱりのみでインデックスマークを示す
ことができる様にイジェクターピンに一本もしくは、複
数本に手を加えることによってインデックスマークとな
る、イジェクターピン跡が他のイジェクターピン跡と視
覚的に見て異なることを特徴とするものである。
【０００７】
【作用】この構成によって、イジェクターピン跡のみで
インデックスマーク表示できるため、樹脂封止の際、樹
脂の流動性をそこなわず、信頼性の高い樹脂が行なえ
る。
インデックスマーク表示できるため、樹脂封止の際、樹
脂の流動性をそこなわず、信頼性の高い樹脂が行なえ
る。
【０００８】
【実施例】以下に本発明の一実施例について図面をもと
に説明する。
に説明する。
【０００９】図１は、本発明の実施例における樹脂封止
型半導体装置の斜視図である。図１において、２はパッ
ケージ表面（梨地面）、１ａはイジェクターピン跡（鏡
面）、１ｂはイジェクターピン跡（梨地面）、３は１ピ
ン端子、４はその他の端子を示す。図２は、図１の平面
図でこの時イジェクターピン跡１ａ，１ｂはどちらもく
ぼみを有しているにもかかわらず、イジェクターピン跡
１ａは、視覚的に見てはっきり映り、イジェクターピン
跡１ｂは、くぼみも梨地面になっており、周囲と同化し
ほぼ見えなくなっている。図３は、図２の断面図で上記
現象の原理を示す、視覚的に見てはっきり見えるイジェ
クターピン跡１ａの底面は、鏡面加工が施してあり、ま
わりとほぼ同化して見えるイジェクターピン跡１ｂの底
面は、周囲の表面とほぼ同等の凸凹でなる梨地面を有し
ている。このため上記の様な現象となる、これを利用
し、１ピン端子３側にはっきり見えるイジェクターピン
跡１ａを配置し、それ以外のイジェクターピン跡１ｂに
すれば、前記イジェクターピン跡のくぼみのみでインデ
ックス表示が可能となる。
型半導体装置の斜視図である。図１において、２はパッ
ケージ表面（梨地面）、１ａはイジェクターピン跡（鏡
面）、１ｂはイジェクターピン跡（梨地面）、３は１ピ
ン端子、４はその他の端子を示す。図２は、図１の平面
図でこの時イジェクターピン跡１ａ，１ｂはどちらもく
ぼみを有しているにもかかわらず、イジェクターピン跡
１ａは、視覚的に見てはっきり映り、イジェクターピン
跡１ｂは、くぼみも梨地面になっており、周囲と同化し
ほぼ見えなくなっている。図３は、図２の断面図で上記
現象の原理を示す、視覚的に見てはっきり見えるイジェ
クターピン跡１ａの底面は、鏡面加工が施してあり、ま
わりとほぼ同化して見えるイジェクターピン跡１ｂの底
面は、周囲の表面とほぼ同等の凸凹でなる梨地面を有し
ている。このため上記の様な現象となる、これを利用
し、１ピン端子３側にはっきり見えるイジェクターピン
跡１ａを配置し、それ以外のイジェクターピン跡１ｂに
すれば、前記イジェクターピン跡のくぼみのみでインデ
ックス表示が可能となる。
【００１０】前記実施例は、くぼみにより説明したがこ
れが突起ないしはでっぱりであってもなんら問題はな
い。
れが突起ないしはでっぱりであってもなんら問題はな
い。
【００１１】次に、前記くぼみの製造装置について説明
する。図４は、上記くぼみ製造装置の断面図である。５
ａはイジェクターピン（鏡面）、５ｂはイジェクターピ
ン（梨地面）で、９は上金型、１０は下金型を示す。１
１はワイヤーボンド済のフレームで１２の半導体チップ
に１３のＡｕワイヤーが結線された状態のものを上金型
９と下金型１０ではさみ込んで、できた１４の金型空間
に樹脂を流し込み封止する、イジェクターピン５ａ，５
ｂは、成形品を上金型９から離型させるため、Ａの方向
へ下降しする動きをするものであるが、このイジェクタ
ーピン５ａの底面に鏡面加工を施し、イジェクターピン
５ｂに上金型９の表面とほぼ同一の加工この場合梨地加
工を施す。この状態で封止するとパッケージ表面に前記
へこみを作ることができる。但し、この場合のイジェク
ターピンは、イジェクター機構（型から離型させる機
構）がなくても同様とする。
する。図４は、上記くぼみ製造装置の断面図である。５
ａはイジェクターピン（鏡面）、５ｂはイジェクターピ
ン（梨地面）で、９は上金型、１０は下金型を示す。１
１はワイヤーボンド済のフレームで１２の半導体チップ
に１３のＡｕワイヤーが結線された状態のものを上金型
９と下金型１０ではさみ込んで、できた１４の金型空間
に樹脂を流し込み封止する、イジェクターピン５ａ，５
ｂは、成形品を上金型９から離型させるため、Ａの方向
へ下降しする動きをするものであるが、このイジェクタ
ーピン５ａの底面に鏡面加工を施し、イジェクターピン
５ｂに上金型９の表面とほぼ同一の加工この場合梨地加
工を施す。この状態で封止するとパッケージ表面に前記
へこみを作ることができる。但し、この場合のイジェク
ターピンは、イジェクター機構（型から離型させる機
構）がなくても同様とする。
【００１２】同様の要領で第２、第３の実施例を説明す
る。前記実施例では、パッケージ表面を梨地面とした
が、図５の様に、表面が鏡面の場合、１ピン端子３を示
すためにくぼみ１ｂを梨地加工とし、くぼみ１ａを鏡面
加工としてインデックスマークとして表示する。また図
６の様にインデックスマークとなるくぼみ６の形状を他
と異ならせることでもよいものとする。
る。前記実施例では、パッケージ表面を梨地面とした
が、図５の様に、表面が鏡面の場合、１ピン端子３を示
すためにくぼみ１ｂを梨地加工とし、くぼみ１ａを鏡面
加工としてインデックスマークとして表示する。また図
６の様にインデックスマークとなるくぼみ６の形状を他
と異ならせることでもよいものとする。
【００１３】
【発明の効果】本発明は、互いに形状を異ならせたイジ
ェクターピン跡等のくぼみ及びでっぱりのみでインデッ
クスマークを表示することができ、安価な製造装置また
成形性に優れた樹脂封止型半導体装置を実現できるもの
である。
ェクターピン跡等のくぼみ及びでっぱりのみでインデッ
クスマークを表示することができ、安価な製造装置また
成形性に優れた樹脂封止型半導体装置を実現できるもの
である。
【図１】本発明の一実施例における樹脂封止型半導体装
置の斜視図
置の斜視図
【図２】図１の平面図
【図３】図２の断面図
【図４】本発明の一実施例における製造装置の断面構造
図
図
【図５】他の実施例の平面図
【図６】他の実施例の平面図
【図７】従来の樹脂封止型半導体装置の平面図
【図８】図７の側面図
【図９】従来の樹脂封止型半導体装置の平面図
１ａ イジェクターピン跡又はくぼみ（鏡面加工） １ｂ イジェクターピン跡又はくぼみ（梨地加工） ２ パッケージ表面（梨地加工） ２ａ パッケージ表面（鏡面加工） ３ １ピン端子 ４ １ピン以外の端子 ５ａ イジェクターピン（鏡面加工） ５ｂ イジェクターピン（梨地加工） ６ イジェクターピン（異形状） ７ テーパーカット ８ ノッチ ９ 封止成形用上金型 １０ 封止成形用下金型 １１ リードフレーム １２ 半導体チップ １３ Ａｕワイヤー １４ 金型空間（型をしめ込んだ時の）
Claims (1)
- 【請求項１】 梨地面を有したパッケージ表面にイジェ
クターピンによる複数個のイジェクターピン跡をインデ
ックスマークとして有した樹脂封止型半導体装置であっ
て、前記イジェクターピン跡のうち、前記樹脂封止型半
導体装置の１ピン端子側のパッケージ表面のイジェクタ
ーピン跡は視覚的に見てはっきり見える鏡面を有し、他
のイジェクターピン跡は前記パッケージ表面と同等の梨
地面を有していることを特徴とする樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21248292A JP2993583B2 (ja) | 1992-08-10 | 1992-08-10 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21248292A JP2993583B2 (ja) | 1992-08-10 | 1992-08-10 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661373A JPH0661373A (ja) | 1994-03-04 |
| JP2993583B2 true JP2993583B2 (ja) | 1999-12-20 |
Family
ID=16623384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21248292A Expired - Fee Related JP2993583B2 (ja) | 1992-08-10 | 1992-08-10 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993583B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0895287A3 (en) | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
| JP3644859B2 (ja) * | 1999-12-02 | 2005-05-11 | 沖電気工業株式会社 | 半導体装置 |
| JP5039652B2 (ja) * | 2008-07-10 | 2012-10-03 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
-
1992
- 1992-08-10 JP JP21248292A patent/JP2993583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661373A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665651A (en) | Process for encapsulating a semiconductor device and lead frame | |
| US6130115A (en) | Plastic encapsulated semiconductor device and method of manufacturing the same | |
| US6537051B2 (en) | Encapsulation mold with a castellated inner surface | |
| US5049977A (en) | Plastic molded type semiconductor device | |
| JPH05144982A (ja) | 集積回路装置 | |
| US5252783A (en) | Semiconductor package | |
| US4801997A (en) | High packing density lead frame and integrated circuit | |
| US6271586B1 (en) | Integrated circuit chip and method for fabricating the same | |
| KR880011939A (ko) | 반도체 레이저의 조립방법 | |
| JP2993583B2 (ja) | 樹脂封止型半導体装置 | |
| US20040178483A1 (en) | Method of packaging a quad flat no-lead semiconductor and a quad flat no-lead semiconductor | |
| JP3136029B2 (ja) | 半導体装置 | |
| JP2862585B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| KR100192329B1 (ko) | 반도체소자 패키지 공정용 리드 프레임 | |
| JPH11288978A (ja) | 半導体装置 | |
| JP2560194B2 (ja) | パッケージ型半導体装置の製造方法 | |
| JPS63240034A (ja) | 半導体モジユ−ルの樹脂封止用金型 | |
| JPH0358453A (ja) | 樹脂封止型半導体集積回路装置 | |
| KR200198441Y1 (ko) | 반도체버텀리드패키지 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| KR100253708B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH012329A (ja) | 樹脂封止用金型 | |
| EP0375217A1 (en) | Semiconductor package having an outwardly arced die cavity | |
| JPH053266A (ja) | 半導体装置 | |
| JPH0661412A (ja) | 樹脂封止型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20101022 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20111022 |
|
| LAPS | Cancellation because of no payment of annual fees |