DE102018125372A1 - Elektromagnetischer abschirmungsaufbau in einem info-package - Google Patents

Elektromagnetischer abschirmungsaufbau in einem info-package Download PDF

Info

Publication number
DE102018125372A1
DE102018125372A1 DE102018125372.9A DE102018125372A DE102018125372A1 DE 102018125372 A1 DE102018125372 A1 DE 102018125372A1 DE 102018125372 A DE102018125372 A DE 102018125372A DE 102018125372 A1 DE102018125372 A1 DE 102018125372A1
Authority
DE
Germany
Prior art keywords
dielectric layer
antenna
shield assembly
forming
device die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018125372.9A
Other languages
English (en)
Other versions
DE102018125372B4 (de
Inventor
Kai-Chiang Wu
Chen-Hua Yu
Chiing-Feng Yang
Meng-Tse Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/966,691 external-priority patent/US10468355B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018125372A1 publication Critical patent/DE102018125372A1/de
Application granted granted Critical
Publication of DE102018125372B4 publication Critical patent/DE102018125372B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q9/00—Electrically-short antennas having dimensions not more than twice the operating wavelength and consisting of conductive active radiating elements
    • H01Q9/04—Resonant antennas
    • H01Q9/0407—Substantially flat resonant element parallel to ground plane, e.g. patch antenna
    • H01Q9/045—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means
    • H01Q9/0457—Substantially flat resonant element parallel to ground plane, e.g. patch antenna with particular feeding means electromagnetically coupled to the feed line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Ein Verfahren umfasst das Bilden einer Metallsäule über einer ersten dielektrischen Schicht, das Anbringen einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, das Einkapseln eines Vorrichtungs-Dies, der zweiten dielektrischen Schicht, eines Abschirmungsaufbaus, und der Metallsäule in einem Einkapselungsmaterial, das Planarisieren des Einkapselungsmaterials, um das Vorrichtungs-Die, den Abschirmungsaufbau, und die Metallsäule freizulegen, und das Bilden einer Antenne, die sich elektrisch mit dem Vorrichtungs-Die koppelt. Die Antenne weist einen Abschnitt auf, der senkrecht mit einem Abschnitt des Vorrichtungs-Dies ausgerichtet ist.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der am 8. Dezember 2017 eingereichten vorläufigen US-Patentanmeldung mit der Anmeldungsseriennummer 62/596,393 und der Bezeichnung „Two-Tier Design for EMI Shielding in InFO Package“, die hier hiermit durch Nennung aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Mit der Weiterentwicklung der Halbleitertechnologien werden Halbleiterchips/dies zunehmend kleiner. Währenddessen müssen mehr Funktionen in die Halbleiterdies integriert werden. Entsprechend müssen die Halbleiterdies eine zunehmend größere Anzahl an E/A-Kontaktstellen, die in kleinere Flächen gepackt sind, aufweisen, und steigt die Dichte der E/A-Kontaktstellen im Lauf der Zeit rasch an. Als Ergebnis wird das Packen der Halbleiterdies schwieriger, was das Ergebnis des Packens nachteilig beeinflusst.
  • Herkömmliche Package-Techniken können in zwei Kategorien eingeteilt werden. Bei der ersten Kategorie werden Dies auf einem Wafer gepackt, bevor sie gesägt werden. Diese Packungstechnologie weist einige vorteilhafte Merkmale auf, wie etwa einen größeren Durchsatz und niedrigere Kosten. Ferner wird weniger Unterfüll- oder Formmasse benötigt. Doch diese Packungstechnologie leidet auch an Nachteilen, da die Größen der Dies zunehmend kleiner werden und die jeweiligen Packages nur Packages vom Fan-In-Typ sein können, bei denen die E/A-Kontaktstellen jedes Dies auf einen Bereich direkt über der Oberfläche des jeweiligen Dies beschränkt sind. Bei den begrenzten Flächen der Dies ist die Anzahl der E/A-Kontaktstellen aufgrund der Begrenzung des Abstands der E/A-Kontaktstellen begrenzt. Wenn der Abstand der Kontaktstellen verringert werden soll, können Lötbrücken auftreten. Zudem müssen Lötkugeln gemäß der Anforderung einer festen Kugelgröße eine bestimmte Größe aufweisen, was wiederum die Anzahl der Lötkugeln, die auf die Oberfläche eines Dies gepackt werden können beschränkt.
  • Bei der anderen Kategorie des Packens werden Dies von Wafern gesägt, bevor sie gepackt werden. Ein vorteilhaftes Merkmal dieser Packungstechnologie ist, dass es möglich ist, Fan-Out-Packages zu bilden, was bedeutet, dass die E/A-Kontaktstellen auf einem Die auf eine größere Fläche als das Die umverteilt werden können und daher die Anzahl der E/A-Kontaktstellen, die auf die Oberfläche der Dies gepackt wird, erhöht werden kann. Ein anderer Vorteil dieser Packungstechnologie ist, dass „bekannt gute Dies“ gepackt werden und defekte Dies verworfen werden und daher auf die defekten Dies keine Kosten und Mühen verschwendet werden.
  • Bei einem Fan-Out-Package wird ein Vorrichtungs-Die in einer Formmasse eingekapselt, die dann planarisiert wird, um das Vorrichtungs-Die freizulegen. Über dem Vorrichtungs-Die werden dielektrische Schichten gebildet. In den dielektrischen Schichten werden Umverdrahtungsleitungen so gebildet, dass sie eine Verbindung mit dem Vorrichtungs-Die herstellen. Das Fan-Out-Package kann auch Durchkontaktierungen aufweisen, die die Formmasse durchdringen.
  • Figurenliste
  • Die Gesichtspunkte der vorliegenden Offenbarung werden am besten aus der folgenden ausführlichen Beschreibung verstanden werden, wenn diese zusammen mit den beiliegenden Figuren gelesen wird. Es wird angemerkt, dass verschiedene Merkmale gemäß der Standardpraxis in der Industrie nicht maßstabgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zur Klarheit der Besprechung beliebig vergrößert oder verkleinert sein.
    • 1 bis 14 veranschaulichen Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen.
    • 15 bis 18 veranschaulichen Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen.
    • 19 und 20 veranschaulichen Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen.
    • 21 und 22 veranschaulichen Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen.
    • 23 veranschaulicht eine Draufsicht auf ein Package nach einigen Ausführungsformen.
    • 24A, 24B, 24C und 24D veranschaulichen perspektivische Ansichten einiger Abschirmungsaufbauten nach einigen Ausführungsformen.
    • 25 bis 28 veranschaulichen Querschnittansichten einiger Packages mit Abschirmungsaufbauten nach einigen Ausführungsformen.
    • 29 veranschaulicht einen Prozessablauf zur Bildung eines Packages nach einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung bietet viele verschiedene Ausführungsformen, oder Beispiele, zur Ausführung verschiedener Merkmale der Erfindung. Nachstehend werden bestimmte Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese stellen selbstverständlich lediglich Beispiele dar und sollen nicht beschränkend sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in einem direkten Kontakt gebildet werden, und kann sie auch Ausführungsformen umfassen, bei denen zwischen dem ersten und dem zweiten Merkmal zusätzliche Merkmale gebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in einem direkten Kontakt stehen. Zudem kann die vorliegende Offenbarung bei den verschiedenen Beispielen Bezugszeichen und/oder -buchstaben wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt selbst keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können räumlich bezogene Ausdrücke wie etwa „darunter liegend“, „unter“, „niedriger“, „darüber liegend“, „ober“ und dergleichen hier zur Einfachheit der Beschreibung verwendet werden, um die in den Figuren dargestellte Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben. Die räumlich bezogenen Ausdrücke sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung in Verwendung oder im Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht sein oder sich in anderen Ausrichtungen befinden), und die hier verwendeten räumlich bezogenen Ausdrücke können ebenfalls entsprechend interpretiert werden.
  • Gemäß verschiedenen Ausführungsformen werden ein Package und das Verfahren zu seiner Bildung bereitgestellt. Die Zwischenstadien der Bildung des Packages werden veranschaulicht. Es werden einige Abwandlungen einiger Ausführungsformen besprochen. Gleiche Bezugszeichen werden über die verschiedenen Ansichten und erläuternden Ausführungsformen hinweg verwendet, um gleiche Elemente zu bezeichnen.
  • 1 bis 14 veranschaulichen Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen. Die Schritte, die in 1 bis 14 gezeigt sind, sind schematisch auch in dem in 29 gezeigten Prozessablauf veranschaulicht.
  • 1 veranschaulicht einen Träger 20 und einen auf dem Träger 20 angeordneten Trennfilm 22. Der Träger 20 kann ein Glasträger, ein Keramikträger, oder dergleichen sein. Der Träger 20 kann in der Draufsicht eine runde Form aufweisen und kann die Größe eines Siliziumwafers aufweisen. Der Trennfilm 22 kann aus einem Material auf Polymerbasis (wie etwa einem Licht-zu-Wärme-Umwandlungs(Light-To-Heat-Conversion, LTHC)-Material, gebildet sein, das zusammen mit dem Träger von den darüber liegenden Aufbauten, die in nachfolgenden Schritten gebildet werden, entfernt werden kann. Nach einigen Ausführungsformen der vorliegenden Offenbarung ist der Trennfilm 22 aus einem thermischen Trennmaterial auf Epoxidbasis gebildet. Bei anderen Ausführungsformen ist der Trennfilm 22 aus einem Ultraviolett(UV)-Klebstoff gebildet. Der Trennfilm 22 kann in einer fließfähigen Form abgegeben und dann gehärtet werden. Die obere Fläche des Trennfilms 22 wird geebnet und weist einen hohen Grad an Koplanarität auf.
  • Auf dem Trennfilm 22 wird eine dielektrische Pufferschicht 24 gebildet. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 202 dargestellt. Nach einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Pufferschicht 24 aus einem organischen Material wie etwa einem Polymer gebildet, das auch ein lichtempfindliches Material wie etwa Polybenzoxazol (PBO), Polyimid, oder dergleichen sein kann, welches durch Belichten und Entwickeln strukturiert werden kann. Nach alternativen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Pufferschicht aus einem anorganischen Material gebildet, das ein Nitrid wie etwa Siliziumnitrid, ein Oxid wie etwa Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), oder dergleichen sein kann.
  • Unter Bezugnahme auf 2 werden über der dielektrischen Pufferschicht 24 leitende Merkmale 26 gebildet. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 204 dargestellt. Die leitenden Merkmale 26 können Umverdrahtungsleitungen (Redistribution Lines, RDLs) 26A und Metallkontaktstellen 26B sein. Einige der Metallkontaktstellen 26B können als Patch-Antenne wirken. Die RDLs 26A werden auch als rückseitige RDLs bezeichnet, da sie sich an der Rückseite des Vorrichtungs-Dies 52 (7) befinden. Die Bildung der RDLs 26A kann das Bilden einer Metallkeimschicht (nicht gezeigt) ober der dielektrischen Pufferschicht 24, das Bilden einer strukturierten Maske (nicht gezeigt) wie etwa eines Photoresists über der Metallkeimschicht, und dann das Vornehmen eines Metallplattierens auf der freigelegten Keimschicht umfassen. Dann wird die strukturierte Maske beseitigt, worauf das Beseitigen der Keimschicht, die vorher von der beseitigten strukturierten Maske bedeckt war folgt, was RDLs 26 wie in 2 zurücklässt. Nach einigen Ausführungsformen der vorliegenden Offenbarung enthält die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann zum Beispiel unter Verwendung einer physikalischen Dampfabscheidung (Physical Vapor Deposition, PVD) gebildet werden. Das Plattieren kann zum Beispiel unter Verwendung eines stromlosen Plattierens, eines elektrochemischen Plattierens, oder dergleichen vorgenommen werden.
  • Unter weiterer Bezugnahme auf 2 wird auf den leitenden Merkmalen 26 eine dielektrische Schicht 28 gebildet. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 206 dargestellt. Die untere Fläche der dielektrischen Schicht 28 steht mit den oberen Flächen der leitenden Merkmale 26 und der dielektrischen Pufferschicht 24 in Kontakt. Nach einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 28 aus einem organischen Material wie etwa einem Polymer gebildet, das ein lichtempfindliches Polymer wie etwa PBO, Polyimid, oder dergleichen sein kann. Nach alternativen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 28 aus einem anorganischen Material gebildet, das ein Nitrid wie Siliziumnitrid, ein Oxid wie Siliziumoxid, PSG, BSG, BPSG, oder dergleichen sein kann. Dann wird die dielektrische Schicht 28 strukturiert, um darin Öffnungen 30 zu bilden. Somit werden einige Abschnitte der leitenden Merkmale 26 durch die Öffnungen 30 in der dielektrischen Schicht 28 freigelegt.
  • 3 veranschaulicht die Anordnung dielektrischer Schichten 32 und 34, die für die Isolierung der elektromagnetischen Beeinflussung (Electro-Magnetic Interference, EMI) verwendet werden, wie in den nachfolgenden Absätzen besprochen werden wird. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 208 dargestellt. Nach einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 32 aus einem Klebstoff gebildet, der ein Die-Attach-Film (DAF) sein kann, welcher auch zum Festkleben von Vorrichtungs-Dies verwendet werden kann. Wenn die dielektrische Schicht 32 ein Klebefilm ist, kann die dielektrische Schicht 32 an der dielektrischen Schicht 28 haften. Die Dicke T1 der dielektrischen Schicht 32 wird so gewählt, dass die EMI zwischen der anschließend gebildeten Patch-Antenne und dem Vorrichtungs-Die auf ein annehmbares Maß verringert wird. Die Dicke T1 kann auch mit der dielektrischen Konstanten (dem k-Wert) der dielektrischen Schicht 32 in Zusammenhang stehen, wobei eine umso größere Dicke bevorzugt wird, je größer der k-Wert ist. Zum Beispiel kann die Dicke T1 der dielektrischen Schicht 32 größer als etwa 100 µm sein, wenn der k-Wert der dielektrischen Schicht 32 etwa 3 oder größer ist und die Patch-Antenne eine Betriebsfrequenz von etwa 60 GHz aufweist. Als anderes Beispiel kann die Dicke T1 der dielektrischen Schicht 32 größer als etwa 30 µm sein, wenn der k-Wert der dielektrischen Schicht 32 geringer als 3 (z.B. etwa 1) ist und die Patch-Antenne eine Betriebsfrequenz von etwa 60 GHz aufweist.
  • Über der dielektrischen Schicht 32 kann sich eine dielektrische Pufferschicht 34 befinden. Die dielektrische Pufferschicht 34 kann aus einem organischen Material (wie etwa einem Polymer), das Polyimid, PBO, oder dergleichen sein kann, oder einem anorganischen Material wie etwa einem Oxid, Nitrid, oder dergleichen gebildet werden. Man wird verstehen, dass die dielektrische Schicht 34 auch die Funktion zur Isolierung der EMI aufweist. Die vorher besprochene Dicke T1 der dielektrischen Schicht 32 beruht auf der Annahme, dass die dielektrische Schicht 34 viel dünner ist (beispielsweise mit einer Dicke T2, die geringer als etwa 10 Prozent der Dicke T1 ist).
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung wird auf der dielektrischen Schicht 34 ein leitender Film (der auch als Folie oder Platte bezeichnet wird) 36 angeordnet (wenn er vorgeformt ist). Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, ebenfalls als Prozess 208 dargestellt. Der leitende Film 36 kann auch auf die dielektrische Schicht 34 abgeschieden werden. Der leitende Film kann ein Metallfilm sein, der aus Kupfer, Titan, Nickel, oder einer Mehrfachschicht davon gebildet ist. Nach einigen Ausführungsformen der vorliegenden Offenbarung werden die dielektrischen Schichten 32 und 34 und der leitende Film 36 als Einheit vorgeformt und wird die Einheit auf der dielektrischen Schicht 28 angeordnet. Nach alternativen Ausführungsformen werden die dielektrischen Schichten 32 und 34 vorgeformt und dann über der dielektrischen Schicht 28 angeordnet, worauf das Bilden des leitenden Films 36, beispielsweise durch einen Abscheidungsprozess wie die physikalische Dampfabscheidung (PVD), die chemische Dampfabscheidung (Chemical Vapor Deposition, CVD), oder dergleichen, folgt und ein Strukturierungsschritt folgt. In einer Draufsicht gesehen kann es sich bei dem leitenden Film 36 um eine feste Platte ohne Öffnung darin, ein Netz (Gitter) mit Öffnungen darin, um die darunter liegende dielektrische Schicht 34 offenzulegen, oder mehrere miteinander verbundene oder diskrete parallele Streifen handeln.
  • 4 bis 7 veranschaulichen die Bildung eines Seitenabschirmungsaufbaus 38, von leitenden Säulen 40, und optional einer Antenne 42 (6). Über die Beschreibung hinweg werden Metallsäulen 40 alternativ als Durchkontaktierungen 40 bezeichnet werden, da die Metallsäulen das anschließend abgegebene Einkapselungsmaterial durchdringen werden. Unter Bezugnahme auf 4 wird eine Metallkeimschicht 44 zum Beispiel durch PVD als Deckschicht gebildet. Ein Teil der Metallkeimschicht 44 überlappt den Metallfilm 36. Die Metallkeimschicht 44 kann Kupfer enthalten, oder kann nach einigen Ausführungsformen eine Titanschicht und eine Kupferschicht über der Titanschicht enthalten. Über der Metallkeimschicht 44 wird ein Photoresist 46 gebildet. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 210 dargestellt. Nach einigen Ausführungsformen der vorliegenden Offenbarung ist das Photoresist 46 ein trockener Film, der auf die Metallkeimschicht 44 laminiert wird. Nach alternativen Ausführungsformen wird das Photoresist 46 durch eine Schleuderbeschichtung abgegeben.
  • Dann wird an dem Photoresist 46 eine Belichtung vorgenommen, wobei eine Photolithographiemaske (nicht gezeigt) verwendet wird, die transparenten Abschnitte, welche dem Licht einen Durchgang gestatten, und opake Abschnitte, um das Licht zu blockieren, umfasst. Nach dem Entwickeln des belichteten Photoresists 46 werden in dem Photoresist 46 Öffnungen 48 gebildet. Dadurch weist die Metallkeimschicht 44 einige Abschnitte auf, die den Öffnungen 48 ausgesetzt sind.
  • Als nächstes werden wie in 5 gezeigt durch einen Plattierprozess wie etwa einen stromlosen Plattierprozess oder einen elektrochemischen Plattierprozess ein Seitenabschirmungsaufbau 38, leitende Säulen 40 und Antennen 42 (7) gebildet. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 212 dargestellt. In nachfolgenden Schritten wird das Photoresist 46 beseitigt und werden daher die darunter liegenden Abschnitte der Metallkeimschicht 44 freigelegt. Die freigelegten Abschnitte der Metallkeimschicht 44 werden dann in einem Ätzschritt beseitigt. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 214 dargestellt. Der Seitenabschirmungsaufbau 38, die leitenden Säulen 40 und die Antennen 42, die entstanden sind, sind in 6 dargestellt. Da der Metallfilm 36 (3) dicker als die Keimschicht ist, und auch, da der Metallfilm 36 aus einem anderen Material als die untere Schicht der Metallkeimschicht 44 gebildet sein kann, bleibt der Metallfilm 36 nach dem Beseitigen der Metallkeimschicht 44 zurück. Über die Beschreibung hinweg werden die verbleibenden Abschnitte der Metallkeimschicht 44 auch als Teile des Seitenabschirmungsaufbaus 38, der leitenden Säulen 40 bzw. der Antennen 42 angesehen. Der obige Prozess bildet auch Durchkontaktierungen 50, die sich in die dielektrische Schicht 28 erstrecken, um leitende Säulen 40 mit leitenden Merkmalen 26 zu verbinden.
  • Von der Oberseite des in 6 gezeigten Aufbaus her gesehen kann der Seitenabschirmungsaufbau 38 eine Form aufweisen, die aus mehreren Kandidatenformen gewählt wird. Zum Beispiel kann der Seitenabschirmungsaufbau 38 mehrere diskrete Säulen (den in 24A und 24B gezeigten ähnlich) aufweisen, deren Unterseiten mit der oberen Fläche des leitenden Films 36 in Kontakt stehen. Die mehreren diskreten Säulen sind dicht angeordnet, wobei ihr Abstand klein genug ist, um elektromagnetische Signale zu blockieren, und die mehreren diskreten Säulen sind als Ring ausgerichtet. Die diskreten Säulen können eine in der Draufsicht gesehene Form von Kreisen, Rechtecken, Sechsecken, Ellipsen, länglichen Streifen, oder dergleichen aufweisen. Der Seitenabschirmungsaufbau 38 kann alternativ eine in der Draufsicht gesehene Form eines vollständigen Rings (ohne Unterbrechungen darin) aufweisen. Es können Antennen 42 gebildet sein, die als eine oder mehrere Gruppen aufgeteilt sind. Nach einigen Ausführungsformen der vorliegenden Offenbarung weist jede Gruppe zwei L-förmige Abschnitte auf, wobei sich die unteren Schenkel der beiden L-förmigen Abschnitte zwischen den beiden senkrechten Abschnitten der beiden L-förmigen Abschnitte befinden.
  • 7 veranschaulicht die Anordnung des Vorrichtungs-Dies 52. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 216 dargestellt. Das Vorrichtungs-Die 52 wird durch einen Die-Attach-Film (DAF) 54, der ein Klebefilm ist, an die dielektrische Schicht 28 geklebt. Zur Bildung des DAF 54 und des angeklebten Vorrichtungs-Dies 52 kann der DAF 54 vorab an einem Wafer, in dem sich das Vorrichtungs-Die 52 befindet, angebracht werden und dann der DAF 54 und der Wafer von dem Wafer gesägt werden. Entsprechend sind die Kanten des Vorrichtungs-Dies 52 mit den jeweiligen Kanten des DAF 54 bündig. Das Vorrichtungs-Die 52 kann ein HF-Die sein, das so ausgebildet ist, dass es HF-Signale erzeugt und/oder empfängt. Das Vorrichtungs-Die 52 kann auch eine Logikvorrichtung sein, die Logiktransistoren enthält. Das Vorrichtungs-Die 52 kann auch ein Basisband(BB)-Die sein.
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung werden Metallpfeiler 56 (wie etwa Kupfersäulen) oder Metallkontaktflächen als die obersten Abschnitte des Vorrichtungs-Dies 52 vorgeformt und die Metallpfeiler 56 elektrisch mit den integrierten Schaltungsvorrichtungen (nicht gezeigt) wie etwa Transistoren in dem Vorrichtungs-Die 52 gekoppelt. Nach einigen Ausführungsformen der vorliegenden Offenbarung füllt ein dielektrisches Material wie etwa ein Polymer die Zwischenräume zwischen benachbarten Metallpfeilern 56, um eine obere dielektrische Schicht 58 zu bilden. Die dielektrische Schicht 58 kann nach einigen Ausführungsformen aus Polyimid oder PBO gebildet werden. Nach einigen Ausführungsformen der vorliegenden Offenbarung ist die obere Fläche der dielektrischen Schicht 58 zur Zeit der Anordnung des Vorrichtungs-Dies 52 höher als die obere Fläche der Metallpfeiler 56 oder koplanar damit.
  • Als nächstes werden wie ebenfalls in 7 gezeigt das Vorrichtungs-Die 52, der Seitenabschirmungsaufbau 38, die leitenden Säulen 40 und die Antennen 42 durch ein Einkapselungsmaterial (Verkapselungsmittel) 60 eingekapselt. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, ebenfalls als Prozess 216 dargestellt. Das Einkapselungsmaterial 60 füllt die Spalte zwischen dem Seitenabschirmungsaufbau 38, den Durchkontaktierungen 40, dem Vorrichtungs-Die 52 und den Antennen 42. Das Einkapselungsmaterial 60 kann eine Formmasse, ein Formunterfüllmaterial, ein Epoxid, oder ein Harz enthalten. Nach einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Einkapselungsmaterial 60 ein Basismaterial und Füllmaterialteilchen in dem Basismaterial. Das Basismaterial kann ein Epoxid, ein Harz, ein Polymer, oder dergleichen sein. Die Füllmaterialteilchen können kugelförmige Teilchen aus Siliziumoxid, Aluminiumoxid, oder dergleichen sein. Das Einkapselungsmaterial 60 kann auch ein homogenes Material sein, was bedeutet, dass das Material (die Materialien) jedes Teils des Einkapselungsmaterials 60 das gleiche wie bei anderen Teilen ist (sind). Zum Beispiel kann das gesamte Einkapselungsmaterial 60 eine Formmasse sein, die das gleiche Basismaterial und die gleichen Füllmaterialteilchen enthält. Darüber hinaus ist der Teil des Einkapselungsmaterials 60 innerhalb des Seitenabschirmungsaufbaus 38 dem Teil des Einkapselungsmaterials 60 außerhalb des Seitenabschirmungsaufbaus 38 gleich.
  • Unter weiterer Bezugnahme auf 7 wird ein Planarisierungsprozess wie etwa ein chemisch-mechanischer Polier(CMP)-Prozess oder ein mechanischer Schleifprozess durchgeführt, um das Einkapselungsmaterial 60 zu verdünnen, bis die Metallpfeiler 56, der Seitenabschirmungsaufbau 38, die leitenden Säulen 40 und die Antennen 42 freigelegt sind. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, ebenfalls als Prozess 216 dargestellt. Durch die Planarisierung sind die oberen Enden der Metallpfeiler 56 im Wesentlichen mit den oberen Flächen des Seitenabschirmungsaufbaus 38, der leitenden Säulen 40 und der Antennen 42 bündig (koplanar), und sind sie mit der oberen Fläche des Einkapselungsmaterials 60 im Wesentlichen koplanar. Über die Beschreibung hinweg werden die leitenden Säulen 40 alternativ als Durchkontaktierungen 40 bezeichnet, da sie das Einkapselungsmaterial 60 durchdringen.
  • 8 bis 12 veranschaulichen die Bildung von Vorderseiten-RDLs und leitenden Verbindern. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 218 dargestellt. Unter Bezugnahme auf 8 wird eine dielektrische Schicht 62 gebildet. Nach einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 62 aus einem organischen Material wie etwa einem Polymer gebildet, das PBO, Polyimid, oder dergleichen sein kann. Nach alternativen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 62 aus einem anorganischen Material wie etwa Siliziumnitrid, Siliziumoxid, oder dergleichen gebildet. In der dielektrischen Schicht 62 werden Öffnungen 64 gebildet, um den Seitenabschirmungsaufbau 38, die Durchkontaktierungen 40, die Antennen 42 und die Metallpfeiler 56 freizulegen. Die Bildung der Öffnungen 64 kann einen Photolithographieprozess umfassen, der ein Belichten und dann ein Entwickeln der dielektrischen Schicht 62 umfasst.
  • Als nächstes werden unter Bezugnahme auf 9 die RDLs 66 so gebildet, dass sie eine Verbindung mit den Metallpfeilern 56, dem Seitenabschirmungsaufbau 38, den Durchkontaktierungen 40, den Antennen 42 und den Metallpfeilern 56 herstellen (sie können sie auch untereinander verbinden). Die RDLs 66 umfassen Metallbahnen (Metallleitungen) über der dielektrischen Schicht 62 wie auch Durchkontaktierungen, die sich in die Öffnungen in der dielektrischen Schicht 62 erstrecken. Die Bildung der RDLs 66 kann einen Plattierprozess umfassen, bei dem jede der RDLs 66 eine Keimschicht (nicht gezeigt) und ein plattiertes metallisches Material über der Keimschicht aufweist. Die Keimschicht und das plattierte Material können aus dem gleichen Material oder unterschiedlichen Materialien gebildet werden. Die RDLs 66 können ein Metall oder eine Metalllegierung einschließlich Aluminium, Kupfer, Wolfram, und Legierungen davon umfassen.
  • Unter Bezugnahme auf 10 werden über den RDLs 66 und der dielektrischen Schicht 62 eine dielektrische Schicht 68, RDLs 70 und eine dielektrische Schicht 72 gebildet. Die dielektrische Schicht 68 kann unter Verwendung eines Materials, das aus den gleichen Kandidatenmaterialien wie jenen der dielektrischen Schicht 62 gewählt wird, gebildet werden. Zum Beispiel kann die dielektrische Schicht 68 PBO, Polyimid, oder dergleichen umfassen. Alternativ kann die dielektrische Schicht 68 ein nichtorganisches dielektrisches Material wie etwa Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxinitrid oder dergleichen enthalten.
  • Die RDLs 70 werden elektrisch an die RDLs 66 angeschlossen. Die Bildung der RDLs 70 kann ähnliche Verfahren und Materialien wie jene zur Bildung der RDLs 66 einsetzen. Die RDLs 70 und 66 werden auch als Vorderseiten-RDLs bezeichnet, da sie sich an der Vorderseite des Vorrichtungs-Dies 52 befinden. Zur Darstellung der elektrischen Verbindung zwischen einem Teil des Seitenabschirmungsaufbaus 38 und einer der RDLs 70 ist eine gestrichelte Linie 71 veranschaulicht. Die gestrichelte Linie 71 gibt an, dass sich die elektrische Verbindung nicht in der dargestellten Ebene befindet. Wie ebenfalls in 70 gezeigt ist eine zusätzliche dielektrische Schicht 72 gebildet, um die RDLs 70 und die dielektrische Schicht 68 abzudecken. Die dielektrische Schicht 72 kann aus einem Material gebildet werden, das aus den gleichen Kandidatenmaterialien wie den zur Bildung der dielektrischen Schichten 62 und 68 verwendeten gewählt wird.
  • 11 und 12 veranschaulichen die Bildung von Under-Bump-Metallurgien (UBMs) 74 (11) und die Bildung elektrischer Verbinder 76 (12) nach einigen Ausführungsformen. Die Bildung der UBMs 74 kann das Strukturieren der dielektrischen Schicht 72, um Öffnungen zu bilden, und das Abscheiden und Strukturieren einer Metallschicht (von Metallschichten) wie etwa einer Titanschicht und einer Kupferschicht über der Titanschicht umfassen. Die Bildung der elektrischen Verbinder 76 kann das Anordnen von Lötkugeln auf den freigelegten Abschnitten der UBMs 74 und dann das Wiederverflüssigen der Lötkugeln umfassen. Nach alternativen Ausführungsformen der vorliegenden Offenbarung umfasst die Bildung der elektrischen Verbinder 76 das Durchführen eines Plattierschritts, um über den RDLs 70 Lötbereiche zu bilden, und dann das Wiederverflüssigen der Lötbereiche. Die elektrischen Verbinder 76 können auch Metallpfeiler, und optional Lötkappen auf den Metallpfeilern, umfassen, die ebenfalls durch Plattieren gebildet werden können. Über die Beschreibung hinweg wird der kombinierte Aufbau, der die dielektrische Schicht 24 und den darüber liegenden Aufbau enthält, als Package 100, das ein Verbundwafer mit einer in der Draufsicht runden Form sein kann, bezeichnet werden. Nach einigen Ausführungsformen umfasst der Verbundwafer 100 mehrere einander identische Komponenten, wobei in 12 jede der Komponenten dargestellt ist.
  • Als nächstes wird das Package 100 von dem Träger 20 abgenommen. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 220 dargestellt. Bei dem Abnehmen kann ein Klebeband 78 (13) auf die elektrischen Verbinder 76 geklebt werden. Bei nachfolgenden Schritten wird eine Strahlung wie etwa UV-Licht oder ein Laserstrahl auf den Trennfilm 22 projiziert, um den Trennfilm 22 zu zersetzen, und wird der Träger 20 von dem Package 100 abgenommen.
  • Als nächstes wird wie in 13 gezeigt über der dielektrischen Pufferschicht 24 eine dielektrische Schicht 77 gebildet. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 222 dargestellt. Nach einigen Ausführungsformen der vorliegenden Offenbarung wird die dielektrische Schicht 77 aus Formmasse gebildet, und wird sie durch Abgeben und dann Härten der Formmasse gebildet. Die Formmasse 77 kann auch ein Basismaterial (wie etwa ein Harz oder ein Polymer) und kugelförmige Teilchen in dem Basismaterial enthalten. Die dielektrische Schicht 77 kann auch aus anderen dielektrischen Materialien gebildet werden, die anorganische Materialien wie etwa Oxide, Nitride, Carbide, oder dergleichen sein können. Es kann ein Planarisierungsprozess durchgeführt werden, um die obere Fläche der dielektrischen Schicht 77 zu planarisieren.
  • Über der dielektrischen Schicht 77 werden Patch-Antennen 79 gebildet. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, ebenfalls als Prozess 225 dargestellt. Nach einigen Ausführungsformen der vorliegenden Offenbarung werden die Patch-Antennen 79 aus einem Metall gebildet, das aus Kupfer, Aluminium, Wolfram, Nickel, Silber, Gold, Legierungen davon, und/oder Mehrfachschichten davon gebildet sein kann. Die Patch-Antennen 79 sind elektrisch potentialfrei und überlappen die darunter liegenden Patch-Antennen 26B.
  • Ein Vereinzelungs(Die-Säge)schritt wird durchgeführt, um das Package 100 in mehrere Packages zu sägen, die jeweils dem in 13 gezeigten ähnlich sind. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 224 dargestellt. Eines der sich ergebenden Packages ist in 14 als Package 80 gezeigt.
  • 14 veranschaulicht das Bonden des Packages 80 mit einer Package-Komponente 82. Der entsprechende Prozess ist in dem Prozessablauf, der in 29 gezeigt ist, als Prozess 226 dargestellt. Nach einigen Ausführungsformen der vorliegenden Offenbarung wird das Bonden durch die elektrischen Verbinder 76, die Lötbereiche umfassen können, welche an leitende Merkmale 84 in der Package-Komponente 82 gebondet werden, durchgeführt. Nach einigen Ausführungsformen der vorliegenden Offenbarung ist die Package-Komponente 82 ein Package-Substrat, das ein kernloses Substrat oder ein Substrat mit einem Kern (wie etwa einem glasfaserverstärkten Kern) sein kann. Nach anderen Ausführungsformen der vorliegenden Offenbarung ist die Package-Komponente 82 eine gedruckte Leiterplatte oder ein Package. Zwischen dem Package 80 und der Package-Komponente 82 kann eine Unterfüllung 88 angeordnet werden. Das Package in 14 wird nachstehend als Package 86 bezeichnet.
  • Wie in 14 gezeigt bilden die Patch-Antennen 26B und die Patch-Antennen 79 (eine) gestapelte Patch-Antenne(n), die sich signaltechnisch mit dem Vorrichtungs-Die 52 koppelt (koppeln). In den RDLs, die unter dem Vorrichtungs-Die 52 liegen, kann eine geerdete Platte (können geerdete Platten) (nicht gezeigt) gebildet werden. Die geerdete(n) Platte(n) kann (können) sich unter den Zuleitungen, die das Vorrichtungs-Die 52 und die gestapelten Patch-Antennen verbinden, befinden. Die Patch-Antennen 79 überlappen die Patch-Antennen 26B und sind durch ein elektromagnetisches Feld damit gekoppelt. Über die Beschreibung hinweg werden der Metallfilm 36 und der Seitenabschirmungsaufbau 38 in Kombination als Abschirmungsaufbau 90 bezeichnet, wobei der Metallfilm 36 die Kappe des Abschirmungsaufbaus 90 bildet und der Seitenabschirmungsaufbau 38 den Mantel des Abschirmungsaufbaus 90 bildet. Der Abschirmungsaufbau 90 ist elektrisch durch die RDLs 66, 70 und die elektrischen Aufbauten 76 geerdet, und weist somit die Funktion des Abschirmens des Vorrichtungs-Dies 52 von der EMI der gestapelten Patch-Antenne auf. Einige der Erdungspfade sind durch die gestrichelte Linie 71 dargestellt. Nach einigen Ausführungsformen der vorliegenden Offenbarung weist der Seitenabschirmungsaufbau 38 mehrere Metallsäulen auf, und kann jede der mehreren Metallsäulen einzeln elektrisch geerdet sein, um eine bessere Abschirmungswirkung zu erzielen.
  • In 14 weisen die Patch-Antennen 26B und 79 Abschnitte auf, die einige Abschnitte des Vorrichtungs-Dies 52 überlappen. Entsprechend wird die durch das Package 86 belegte Fläche verringert. Die Überlappung kann eine Verschlechterung der EMI zwischen dem Vorrichtungs-Die 52 und den Patch-Antennen 26B und 79 verursachen. Nach einigen Ausführungsformen der vorliegenden Offenbarung wird das EMI-Problem durch das Bilden des Abschirmungsaufbaus 90 und das Einfügen der dielektrischen Schichten 32 und 34 (die über eine ausreichende Dicke verfügen) zwischen den Abschirmungsaufbau 90 und die Patch-Antennen 26B und 79 verringert.
  • 23 veranschaulicht eine Draufsicht auf Teile des Packages 86. Der Abschirmungsaufbau 90 umfasst den Mantel 38, der einen Ring bildet, welcher das Vorrichtungs-Die 52 umgibt, und die dielektrischen Schichten 32 und 34. Das Einkapselungsmaterial 60 kapselt den Abschirmungsaufbau 90 ein. Das Einkapselungsmaterial 60 umfasst einen äußeren Abschnitt, der den Abschirmungsaufbau 90 umgibt, und einen inneren Abschnitt, der von dem Mantel 38 des Abschirmungsaufbaus 90 umgeben ist.
  • 15 bis 22 veranschaulichen Querschnittansichten von Zwischenstadien bei der Bildung von Packages nach einigen Ausführungsformen der vorliegenden Offenbarung. Sofern nicht anders angegeben, sind die Materialien und die Bildungsverfahren der Komponenten bei diesen Ausführungsformen den gleichartigen Komponenten, die in den Ausführungsformen, welche in 1 bis 14 gezeigt sind, durch gleiche Bezugszeichen bezeichnet sind, im Wesentlichen gleich. Daher lassen sich die Einzelheiten im Hinblick auf den Bildungsprozess und die Materialien der Komponenten, die in 15 bis 22 gezeigt sind, der Besprechung der Ausführungsformen, die in 1 bis 14 gezeigt sind, entnehmen.
  • 15 bis 18 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen der vorliegenden Offenbarung. Diese Ausführungsformen sind den in 1 bis 14 gezeigten Ausführungsformen ähnlich, außer dass der Seitenabschirmungsaufbau 38 anders gebildet wird. Diese Ausführungsformen können eingesetzt werden, wenn der Höhenunterschied zwischen dem Seitenabschirmungsaufbau 38 und den Durchkontaktierungen 40 größer als die Prozessgrenzen ist und der Seitenabschirmungsaufbau 38 und die Durchkontaktierungen 40 daher nicht gleichzeitig plattiert werden können. Die anfänglichen Schritte dieser Ausführungsformen sind im Wesentlichen den in 1 bis 7 gezeigten gleich, um den in 15 gezeigten Aufbau zu bilden, außer dass der in 7 gezeigte Seitenabschirmungsaufbau 38 bei dem Aufbau, der in 15 gezeigt ist, nicht gebildet wird. Als nächstes werden wie in 16 gezeigt Öffnungen 94 in dem Einkapselungsmaterial 60 gebildet, um einige Teile des Metallfilms 36 einzusehen. Die Öffnungen 94 können zum Beispiel durch Laserbohren oder Ätzen gebildet werden. Wenn die Öffnungen 94 durch Laserbohren gebildet, werden, können sie obere Breiten aufweisen, die größer als die jeweiligen unteren Breiten sind.
  • Als nächstes wird wie in 17 gezeigt eine leitende Paste in die Öffnungen 94 ( 16) gefüllt und dann gehärtet, um den Seitenabschirmungsaufbau 38 zu bilden. Das Füllen kann zum Beispiel durch Schablonendruck erzielt werden. Die leitende Paste kann eine Kupferpaste, eine Silberpaste, oder dergleichen umfassen. Die nachfolgenden Schritte können im Wesentlichen die gleichen wie jene sein, die unter Bezugnahme auf 8 bis 14 gezeigt und besprochen wurden, und ihre Einzelheiten werden hier nicht wiederholt. Das sich ergebende Package 86 ist in 18 gezeigt.
  • 19 und 20 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen der vorliegenden Offenbarung. Diese Ausführungsformen sind den wie in 1 bis 14 gezeigten Ausführungsformen ähnlich, außer dass der Abschirmungsaufbau 90 als einstückige Einheit vorgeformt wird. Die anfänglichen Schritte dieser Ausführungsformen sind im Wesentlichen den in 1 bis 7 gezeigten gleich, um den in 19 gezeigten Aufbau zu bilden, außer, wenn die Durchkontaktierungen 40 und Antennen 42 gebildet werden, während der Seitenabschirmungsaufbau (7) nicht gebildet wird.
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung ist der Abschirmungsaufbau 90 wie in 19 gezeigt vorgeformt und wird er dann an den dielektrischen Schichten 32 und 34 angebracht. Daher bilden die Komponenten 32, 34, 90 und 52 in Kombination eine diskrete Einheit. Die diskrete Einheit wird dann auf der dielektrischen Schicht 28 angeordnet. Nach alternativen Ausführungsformen der vorliegenden Offenbarung werden zuerst die dielektrischen Schichten 32 und 34 auf der dielektrischen Schicht 28 angeordnet und wird dann das Vorrichtungs-Die 52 im Inneren des Abschirmungsaufbaus 90 angeordnet und daran angebracht. Der Abschirmungsaufbau 90 nach diesen Ausführungsformen kann die Form einer Wanne aufweisen, wobei der Mantel 38 und die Kappe 36 aus dem gleichen Material und als einstückiges Stück ohne unterscheidbare Grenzfläche dazwischen gebildet sind. Die nachfolgenden Schritte können im Wesentlichen die gleichen wie jene sein, die unter Bezugnahme auf 8 bis 14 gezeigt und besprochen wurden, und ihre Einzelheiten werden hier nicht wiederholt. Das sich ergebende Package 86 ist in 20 gezeigt.
  • 21 und 22 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines Packages nach einigen Ausführungsformen der vorliegenden Offenbarung. Diese Ausführungsformen sind den wie in 1 bis 14 gezeigten ähnlich, außer dass der Abschirmungsaufbau 90 durch Aufsprühen einer leitenden Paste (wie etwa einer Kupferpaste oder einer Silberpaste) oder durch einen Sputterprozess auf dem Vorrichtungs-Die 52 vorgeformt wird. Der DAF 54 kann vorhanden sein, oder kann weggelassen werden, damit die leitende Paste mit der Bodenfläche des Vorrichtungs-Dies 52 in Kontakt steht. Die anfänglichen Schritte dieser Ausführungsformen sind im Wesentlichen den in 1 bis 7 gezeigten gleich, um den in 21 gezeigten Aufbau zu bilden, außer, wenn die Durchkontaktierungen 40 und Antennen 42 gebildet werden, während der Seitenabschirmungsaufbau (7) nicht gebildet wird.
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung werden wie in 21 gezeigt das Vorrichtungs-Die 52 und der vorgeformte Abschirmungsaufbau 90 an den dielektrischen Schichten 32 und 34 angebracht, um eine diskrete Einheit zu bilden. Die diskrete Einheit wird dann auf der dielektrischen Schicht 28 angeordnet. Die nachfolgenden Schritte können im Wesentlichen die gleichen wie jene sein, die unter Bezugnahme auf 8 bis 14 gezeigt und besprochen wurden, und ihre Einzelheiten werden hier nicht wiederholt. Das sich ergebende Package 86 ist in 22 gezeigt.
  • 24A, 24B, 24C und 24D veranschaulichen die perspektivischen Ansichten einiger Abschirmungsaufbauten 90 nach einigen Ausführungsformen der vorliegenden Offenbarung. Diese Ausführungsformen können, soweit anwendbar, in den Aufbauten, die in 14, 18, 20 und 22 gezeigt sind, verwendet werden. Unter Bezugnahme auf 24A weist die Kappe 36 der Abschirmungsaufbauten 90 mehrere diskrete Metallstreifen auf, die voneinander getrennt sind. Der Seitenabschirmungsaufbau 38 umfasst mehrere Metallsäulen, die mit den diskreten Streifen verbunden sind. Jede der Metallsäulen kann einzeln elektrisch geerdet sein. Der Abstand D1 zwischen benachbarten Metallsäulen ist klein, um eine wirksame EMI-Isolation zu erzielen, wobei der Abstand D1 beispielsweise geringer als etwa 5 Prozent der Wellenlänge des durch die Patch-Antennen entweder gesendeten oder empfangenen HF-Signals ist. Das Vorrichtungs-Die 52 befindet sich in dem Ring, der aus den Metallsäulen in dem Seitenabschirmungsaufbau 38 gebildet ist.
  • 24B veranschaulicht einen Abschirmungsaufbau 90, der dem in 24A gezeigten Abschirmungsaufbau 92 ähnlich ist, außer dass die Kappe 36 eine feste Platte ist. Nach alternativen Ausführungsformen (nicht gezeigt) kann die Kappe 36 ein Netz (Gitter) sein, wobei Durchgangsöffnungen die Kappe 36 durchdringen. 24C veranschaulicht, dass die Kappe 36 eine feste Platte ist und der Seitenabschirmungsaufbau 38 eine feste Wand ist, die das Vorrichtungs-Die 52 vollständig umgeben kann. 24D veranschaulicht, dass die Kappe 36 diskrete Streifen umfasst, während der Seitenabschirmungsaufbau 38 ein fester Ring ist. Die wie in 24B, 24C und 24d gezeigten Abschirmungsaufbauten 90 können vorgeformt und dann wie in 19 gezeigt angebracht werden.
  • 25 bis 28 veranschaulichten mehrere Packages 92, die Abschirmaufbauten aufweisen. Es versteht sich, dass die Abschirmung bei den Ausführungsformen in 25 bis 28, soweit anwendbar, den Aufbau und die Bildungsverfahren wie in 1 bis 24 einsetzen kann. 25 veranschaulicht ein Package nach irgendeiner Ausführungsform der vorliegenden Offenbarung, wobei ein Package zwei Abschirmungsaufbauten 90 aufweist, in denen sich jeweils ein Vorrichtungs-Die (52A und 52B) befindet. Beide Vorrichtungs-Dies 52A und 52B können HF-Dies sein. Das Package kann Antennen 26B und 79 aufweisen oder davon frei sein, und die Abschirmungsaufbauten 90 werden verwendet, um die Interferenz zwischen den Vorrichtungs-Dies 52A und 52B und die Interferenz zwischen den Vorrichtungs-Dies 52A und 52B und den Antennen 26B und 79 (falls solche ausgebildet sind) zu verringern/beseitigen.
  • 26 veranschaulicht ein Package 92 nach irgendeiner Ausführungsform der vorliegenden Offenbarung, wobei der Seitenabschirmungsaufbau 90 das Vorrichtungs-Die 52, das ein HF-Vorrichtungs-Die oder ein Basisband-Die sein kann, umgibt. Ein Vorrichtungs-Die 53 ist ebenfalls in dem Package angeordnet, wobei das Vorrichtungs-Die 53 nicht von irgendeinem Abschirmungsaufbau umgeben und abgedeckt ist. Das Vorrichtungs-Die 53 kann ein Logik-Die sein. Das Package kann Antennen aufweisen oder davon frei sein, und der Abschirmungsaufbau 90 wird verwendet, um die Interferenz zwischen den Dies und zwischen den Dies und der Antenne (falls eine solche gebildet ist) zu beseitigen.
  • 27 veranschaulicht ein Package 92 nach irgendeiner Ausführungsform der vorliegenden Offenbarung, wobei ein Package einen Abschirmungsaufbau 90 mit einem darin angeordneten Logikvorrichtungs-Die 52 umfasst. Das Package weist keine darin eingebaute Antenne auf. Nach einigen Ausführungsformen der vorliegenden Offenbarung sind Durchkontaktierungen 40 mit rückseitigen RDLs 26 verbunden. Das Package 98 ist durch Lötbereiche 106 an das darunter liegende Package 86 gebondet. Das Package 98 kann Vorrichtungs-Dies 104 enthalten, die zum Beispiel Speicher-Dies sein können. 28 ist 26 ähnlich, außer dass der dielektrische Block 108 in dem Einkapselungsmaterial 60 eingekapselt ist Der dielektrische Block 128 kann einen niedrigen Wärmedehnungskoeffizienten (Coefficient of Thermal Expansion, CTE) aufweisen, und kann somit das Verziehen des Packages 98 verringern. Zum Beispiel kann der CTE des dielektrischen Blocks 128 geringer als etwa 5 ppm/° C sein.
  • Bei den oben veranschaulichten Ausführungsformen werden einige Prozesse und Merkmale im Einklang mit einigen Ausführungsformen der vorliegenden Offenbarung besprochen. Es können auch andere Merkmale und Prozesse aufgenommen werden. Zum Beispiel können Prüfaufbauten aufgenommen werden, um die Verifizierungsprüfung des 3D-Packens oder von 3D-IC-Vorrichtungen zu unterstützen. Die Prüfaufbauten können zum Beispiel Prüfkontaktstellen umfassen, die in einer Umverdrahtungsschicht oder auf einem Substrat, die oder das die Prüfung des 3D-Packens oder der 3D-IC, die Verwendung von Sonden und/oder Sondenkarten, und dergleichen gestattet, gebildet sind. Die Verifikationsprüfung kann an Zwischenaufbauten wie auch an dem endgültigen Aufbau durchgeführt werden. Zudem können die hier offenbarten Aufbauten und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifizierung bekannter guter Dies einbeziehen, um den Ertrag zu steigern und die Kosten zu verringern.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch das Bilden leitender Abschirmungsaufbauten, um Vorrichtungs-Dies abzuschirmen, und ferner durch das Hinzufügen einer dielektrischen Schicht (von dielektrischen Schichten), um die EMI zu isolieren, wird die EMI zwischen dem Vorrichtungs-Die und Antennen verringert.
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bilden einer Metallsäule über einer ersten dielektrischen Schicht; das Anbringen einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; das Einkapseln eines Vorrichtungs-Dies, der zweiten dielektrischen Schicht, eines Abschirmungsaufbaus, und der Metallsäule in einem Einkapselungsmaterial; das Planarisieren des Einkapselungsmaterials, um das Vorrichtungs-Die, den Abschirmungsaufbau, und die Metallsäule freizulegen; und das Bilden einer ersten Antenne, die sich elektrisch an das Vorrichtungs-Die koppelt, wobei die erste Antenne einen Abschnitt aufweist, der senkrecht mit einem Abschnitt des Vorrichtungs-Dies ausgerichtet ist. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Bilden des Abschirmungsaufbaus, das das Anbringen eines Metallfilms über der zweiten dielektrischen Schicht; und das Bilden eines Seitenabschirmungsaufbaus über dem Metallfilm umfasst, wobei der Seitenabschirmungsaufbau und der Metallfilm in Kombination den Abschirmungsaufbau bilden. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Bilden des Abschirmungsaufbaus, das das Anbringen eines Metallfilms über der zweiten dielektrischen Schicht; nach der Vornahme des Einkapselns das Bilden einer Öffnung in dem Einkapselungsmaterial, um einen Abschnitt des Metallfilms freizulegen; und das Füllen einer leitenden Paste in die Öffnung, um über dem Metallfilm einen Seitenabschirmungsaufbau zu bilden, umfasst, wobei der Seitenabschirmungsaufbau und der Metallfilm in Kombination den Abschirmungsaufbau bilden. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Vorformen des Abschirmungsaufbaus; das Anbringen des Vorrichtungs-Dies an dem Abschirmungsaufbau; und das Anbringen des vorgeformten Abschirmungsaufbaus und des Vorrichtungs-Dies als einstückige Einheit über der zweiten dielektrischen Schicht. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Sprühen einer leitenden Paste auf eine Fläche und eine Seitenwand des Vorrichtungs-Dies, um den Abschirmungsaufbau zu bilden; und das Anbringen des Abschirmungsaufbaus und des Vorrichtungs-Dies als einstückige Einheit über der zweiten dielektrischen Schicht. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Bilden einer dritten dielektrischen Schicht, wobei sich die dritte dielektrische Schicht und das Vorrichtungs-Die an entgegengesetzten Seiten der zweiten dielektrischen Schicht befinden; und das Bilden einer zweiten Antenne auf der dritten dielektrischen Schicht, wobei die zweite Antenne elektrisch von der ersten Antenne entkoppelt ist und so ausgebildet ist, dass sie sich durch ein elektromagnetisches Feld signaltechnisch mit der ersten Antenne koppelt, und die erste Antenne und die zweite Antenne in Kombination eine gestapelte Patch-Antenne bilden. Nach einigen Ausführungsformen umfasst das Verfahren das elektrische Erden des Abschirmungsaufbaus.
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bilden einer ersten dielektrischen Schicht über einem Träger; das Anbringen einer zweiten dielektrischen Schicht an der ersten dielektrischen Schicht; das Anordnen eines Metallfilms über der zweiten dielektrischen Schicht; das Bilden eines Seitenabschirmungsaufbaus über dem Metallfilm; das Anbringen eines Vorrichtungs-Dies an dem Metallfilm, wobei sich das Vorrichtungs-Die in einem Bereich befindet, der durch den Seitenabschirmungsaufbau umgeben ist; das Einkapseln des Vorrichtungs-Dies und des Seitenabschirmungsaufbaus in einem Einkapselungsmaterial; und das Bilden einer ersten Antenne, wobei sich die erste Antenne und das Vorrichtungs-Die an entgegengesetzten Seiten der zweiten dielektrischen Schicht befinden, und die erste Antenne elektrisch mit dem Vorrichtungs-Die gekoppelt ist. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Bilden mehrerer Umverdrahtungsleitungen, wobei die erste Antenne und das Vorrichtungs-Die ferner durch die mehreren Umverteilungsleitungen verbunden werden. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Bilden einer Metallsäule, wobei das Einkapselungsmaterial die Metallsäule einkapselt, und die erste Antenne und das Vorrichtungs-Die ferner durch die Metallsäule verbunden werden. Nach einigen Ausführungsformen werden die Metallsäule und der Seitenabschirmungsaufbau in einem gemeinsamen Plattierprozess gebildet. Nach einigen Ausführungsformen umfasst das Bilden des Seitenabschirmungsaufbaus das Abscheiden einer Metallkeimschicht über der ersten dielektrischen Schicht, der zweiten dielektrischen Schicht, und dem Metallfilm, wobei der Seitenabschirmungsaufbau von der Metallkeimschicht ausgehend gebildet wird; und das Beseitigen von Abschnitten der Metallkeimschicht, wobei die zurückbleibenden Abschnitte der Metallkeimschicht Teile des Seitenabschirmungsaufbaus sind. Nach einigen Ausführungsformen ist ein Abschnitt der ersten Antenne senkrecht mit einem Abschnitt des Vorrichtungs-Dies ausgerichtet. Nach einigen Ausführungsformen umfasst das Verfahren ferner das Bilden einer dritten dielektrischen Schicht, wobei sich die dritte dielektrische Schicht und das Vorrichtungs-Die an entgegengesetzten Seiten der zweiten dielektrischen Schicht befinden; und das Bilden einer zweiten Antenne auf der dritten dielektrischen Schicht, wobei die zweite Antenne elektrisch von der ersten Antenne entkoppelt ist, und die erste Antenne und die zweite Antenne in Kombination eine gestapelte Patch-Antenne bilden.
  • Nach einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine Vorrichtung ein Vorrichtungs-Die; einen Abschirmungsaufbau, der in ein Einkapselungsmaterial eingekapselt ist, wobei sich das Vorrichtungs-Die in dem Abschirmungsaufbau befindet; eine Durchkontaktierung, die durch das Einkapselungsmaterial dringt; und eine Antenne, wovon wenigstens ein Abschnitt den Abschirmungsaufbau überlappt, wobei die Antenne durch die Durchkontaktierung elektrisch mit dem Vorrichtungs-Die verbunden ist. Nach einigen Ausführungsformen umfasst der Abschirmungsaufbau eine leitende Kappe; und einen Seitenabschirmungsaufbau, der mit der leitenden Kappe verbunden ist, wobei der Abschirmungsaufbau einen Ring bildet, der das Vorrichtungs-Die umgibt. Nach einigen Ausführungsformen umfasst die Vorrichtung ferner ein Einkapselungsmaterial, wobei das Vorrichtungs-Die und der Abschirmungsaufbau beide in dem Einkapselungsmaterial eingekapselt sind, und Kanten der leitenden Kappe mit dem Einkapselungsmaterial in Kontakt stehen, um Grenzflächen zu bilden. Nach einigen Ausführungsformen umfasst die Vorrichtung ferner einen Die-Attach-Film, wobei das Vorrichtungs-Die durch den Die-Attach-Film an einer Fläche der leitenden Kappe angebracht ist. Nach einigen Ausführungsformen weisen die leitende Kappe und der Seitenabschirmungsaufbau dazwischen unterscheidbare Grenzflächen auf. Nach einigen Ausführungsformen ist der Abschirmungsaufbau eine einstückige Einheit ohne unterscheidbare Grenzfläche darin.
  • Das Obige umreißt Merkmale mehrerer Ausführungsformen, damit Fachleute die Gesichtspunkte der vorliegenden Offenbarung besser verstehen können. Fachleute sollten verstehen, dass sie die vorliegende Offenbarung leicht als Basis zur Gestaltung oder Abwandlung anderer Prozesse und Aufbauten zur Ausführung der gleichen Zwecke und/oder zur Erzielung der gleichen Vorteile wie die hier vorgestellten Ausführungsformen verwenden können. Fachleute sollten auch erkennen, dass derartige gleichwertige Aufbauten nicht von dem Geist und dem Umfang der vorliegenden Offenbarung abweichen, und dass sie hierin verschiedene Veränderungen, Ersetzungen und Abänderungen vornehmen können, ohne von dem Geist und dem Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/596393 [0001]

Claims (21)

  1. BEANSPRUCHT WIRD:
  2. Verfahren, umfassend: Bilden einer Metallsäule über einer ersten dielektrischen Schicht; Anbringen einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht; Einkapseln eines Vorrichtungs-Dies. der zweiten dielektrischen Schicht, eines Abschirmungsaufbaus, und der Metallsäule in einem Einkapselungsmaterial; Planarisieren des Einkapselungsmaterials, um das Vorrichtungs-Die, den Abschirmungsaufbau und die Metallsäule freizulegen; und Bilden einer ersten Antenne, die sich elektrisch an das Vorrichtungs-Die koppelt, wobei die erste Antenne einen Abschnitt aufweist, der senkrecht mit einem Abschnitt des Vorrichtungs-Dies ausgerichtet ist.
  3. Verfahren nach Anspruch 1, ferner umfassend das Bilden des Abschirmungsaufbaus, das das Anbringen eines Metallfilms über der zweiten dielektrischen Schicht; und das Bilden eines Seitenabschirmungsaufbaus über dem Metallfilm, umfasst, wobei der Seitenabschirmungsaufbau und der Metallfilm in Kombination den Abschirmungsaufbau bilden.
  4. Verfahren nach Anspruch 1 oder 2, ferner umfassend das Bilden des Abschirmungsaufbaus, das das Anbringen eines Metallfilms über der zweiten dielektrischen Schicht; nach der Vornahme des Einkapselns das Bilden einer Öffnung in dem Einkapselungsmaterial, um einen Abschnitt des Metallfilms freizulegen; und das Füllen einer leitenden Paste in die Öffnung, um über dem Metallfilm einen Seitenabschirmungsaufbau zu bilden, umfasst, wobei der Seitenabschirmungsaufbau und der Metallfilm in Kombination den Abschirmungsaufbau bilden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Vorformen des Abschirmungsaufbaus; Anbringen des Vorrichtungs-Dies an dem Abschirmungsaufbau; und Anbringen des vorgeformten Abschirmungsaufbaus und des Vorrichtungs-Dies als einstückige Einheit über der zweiten dielektrischen Schicht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Sprühen einer leitenden Paste auf eine Fläche und eine Seitenwand des Vorrichtungs-Dies, um den Abschirmungsaufbau zu bilden; und Anbringen des Abschirmungsaufbaus und des Vorrichtungs-Dies als einstückige Einheit über der zweiten dielektrischen Schicht.
  7. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: Bilden einer dritten dielektrischen Schicht, wobei sich die dritte dielektrische Schicht und das Vorrichtungs-Die an entgegengesetzten Seiten der zweiten dielektrischen Schicht befinden; und Bilden einer zweiten Antenne auf der dritten dielektrischen Schicht, wobei die zweite Antenne elektrisch von der ersten Antenne entkoppelt ist und so ausgebildet ist, dass sie sich durch ein elektromagnetisches Feld signaltechnisch mit der ersten Antenne koppelt, und die erste Antenne und die zweite Antenne in Kombination eine gestapelte Patch-Antenne bilden.
  8. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend das elektrische Erden des Abschirmungsaufbaus.
  9. Verfahren, umfassend: Bilden einer ersten dielektrischen Schicht über einem Träger; Anbringen einer zweiten dielektrischen Schicht an der ersten dielektrischen Schicht; Anordnen eines Metallfilms über der zweiten dielektrischen Schicht; Bilden eines Seitenabschirmungsaufbaus über dem Metallfilm; Anbringen eines Vorrichtungs-Dies an dem Metallfilm, wobei sich das Vorrichtungs-Die in einem Bereich befindet, der durch den Seitenabschirmungsaufbau umgeben ist; Einkapseln des Vorrichtungs-Dies und des Seitenabschirmungsaufbaus in einem Einkapselungsmaterial; und Bilden einer ersten Antenne, wobei sich die erste Antenne und das Vorrichtungs-Die an entgegengesetzten Seiten der zweiten dielektrischen Schicht befinden, und die erste Antenne elektrisch mit dem Vorrichtungs-Die gekoppelt ist.
  10. Verfahren nach Anspruch 8, ferner umfassend das Bilden mehrerer Umverdrahtungsleitungen, wobei die erste Antenne und das Vorrichtungs-Die ferner durch die mehreren Umverteilungsleitungen verbunden werden.
  11. Verfahren nach Anspruch 8 oder 9, ferner umfassend das Bilden einer Metallsäule, wobei das Einkapselungsmaterial die Metallsäule einkapselt, und die erste Antenne und das Vorrichtungs-Die ferner durch die Metallsäule verbunden werden.
  12. Verfahren nach Anspruch 10, wobei die Metallsäule und der Seitenabschirmungsaufbau in einem gemeinsamen Plattierprozess gebildet werden.
  13. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 11, wobei das Bilden des Seitenabschirmungsaufbaus das Abscheiden einer Metallkeimschicht über der ersten dielektrischen Schicht, der zweiten dielektrischen Schicht, und dem Metallfilm, wobei der Seitenabschirmungsaufbau von der Metallkeimschicht ausgehend gebildet wird; und das Beseitigen von Abschnitten der Metallkeimschicht, umfasst, wobei die zurückbleibenden Abschnitte der Metallkeimschicht Teile des Seitenabschirmungsaufbaus sind.
  14. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 12, wobei ein Abschnitt der ersten Antenne senkrecht mit einem Abschnitt des Vorrichtungs-Dies ausgerichtet ist.
  15. Verfahren nach einem der vorhergehenden Ansprüche 8 bis 13, ferner umfassend: Bilden einer dritten dielektrischen Schicht, wobei sich die dritte dielektrische Schicht und das Vorrichtungs-Die an entgegengesetzten Seiten der zweiten dielektrischen Schicht befinden; und Bilden einer zweiten Antenne auf der dritten dielektrischen Schicht, wobei die zweite Antenne elektrisch von der ersten Antenne entkoppelt ist, und die erste Antenne und die zweite Antenne in Kombination eine gestapelte Patch-Antenne bilden.
  16. Vorrichtung, umfassend: ein Vorrichtungs-Die; einen Abschirmungsaufbau, der in ein Einkapselungsmaterial eingekapselt ist, wobei sich das Vorrichtungs-Die in dem Abschirmungsaufbau befindet; eine Durchkontaktierung, die durch das Einkapselungsmaterial dringt; und eine Antenne, wovon wenigstens ein Abschnitt den Abschirmungsaufbau überlappt, wobei die Antenne durch die Durchkontaktierung elektrisch mit dem Vorrichtungs-Die verbunden ist.
  17. Vorrichtung nach Anspruch 15, wobei der Abschirmungsaufbau eine leitende Kappe; und einen Seitenabschirmungsaufbau, der mit der leitenden Kappe verbunden ist, wobei der Abschirmungsaufbau einen Ring bildet, der das Vorrichtungs-Die umgibt, umfasst.
  18. Vorrichtung nach Anspruch 16 oder 17, ferner umfassend ein Einkapselungsmaterial, wobei das Vorrichtungs-Die und der Abschirmungsaufbau beide in dem Einkapselungsmaterial eingekapselt sind, und Kanten der leitenden Kappe mit dem Einkapselungsmaterial in Kontakt stehen, um Grenzflächen zu bilden.
  19. Vorrichtung nach Anspruch 16, ferner umfassend einen Die-Attach-Film, wobei das Vorrichtungs-Die durch den Die-Attach-Film an einer Fläche der leitenden Kappe angebracht ist.
  20. Vorrichtung nach einem der vorhergehenden Ansprüche 16 bis 18, wobei die leitende Kappe und der Seitenabschirmungsaufbau dazwischen unterscheidbare Grenzflächen aufweisen.
  21. Vorrichtung nach einem der vorhergehenden Ansprüche 15 bis 19, wobei der Abschirmungsaufbau eine einstückige Einheit ohne unterscheidbare Grenzfläche darin ist.
DE102018125372.9A 2017-12-08 2018-10-14 Elektromagnetischer abschirmungsaufbau in einem info-package und verfahren zu dessen herstellung Active DE102018125372B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762596393P 2017-12-08 2017-12-08
US62/596,393 2017-12-08
US15/966,691 US10468355B2 (en) 2017-12-08 2018-04-30 EMI Shielding structure in InFO package
US15/966,691 2018-04-30

Publications (2)

Publication Number Publication Date
DE102018125372A1 true DE102018125372A1 (de) 2019-06-13
DE102018125372B4 DE102018125372B4 (de) 2021-11-11

Family

ID=66629793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018125372.9A Active DE102018125372B4 (de) 2017-12-08 2018-10-14 Elektromagnetischer abschirmungsaufbau in einem info-package und verfahren zu dessen herstellung

Country Status (1)

Country Link
DE (1) DE102018125372B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019121636A1 (de) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Verzugssteuerung von paketen unter verwendung eines eingebetteten kernrahmens
DE102019134673A1 (de) * 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co. Ltd. Antennen-package zur signalübertragung
US11114745B2 (en) 2019-09-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
DE102019130466B4 (de) 2019-06-25 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dreidimensionale integration grosser systeme und verfahren zu deren herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007381A1 (de) 2006-02-15 2007-08-23 Infineon Technologies Ag Halbleiterbauelement für einen Ultraweitband-Standard in der Ultrahochfrequenz-Kommunikation und Verfahren zur Herstellung desselben
US10043761B2 (en) 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9659878B2 (en) 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019130466B4 (de) 2019-06-25 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dreidimensionale integration grosser systeme und verfahren zu deren herstellung
DE102019121636A1 (de) * 2019-07-31 2021-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Verzugssteuerung von paketen unter verwendung eines eingebetteten kernrahmens
DE102019134673A1 (de) * 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co. Ltd. Antennen-package zur signalübertragung
US11114745B2 (en) 2019-09-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
US11791534B2 (en) 2019-09-30 2023-10-17 Tawian Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission

Also Published As

Publication number Publication date
DE102018125372B4 (de) 2021-11-11

Similar Documents

Publication Publication Date Title
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE112015007213B4 (de) Halbleiter-package mit durchgangsbrücken-die-verbindungen und verfahren zum herstellen eines halbleiter-package
CN110010503B (zh) 形成半导体器件的方法以及半导体器件
DE102013104369B4 (de) Einbetten von Materialien mit niedrigem k-Wert in Antennen
DE102018125372B4 (de) Elektromagnetischer abschirmungsaufbau in einem info-package und verfahren zu dessen herstellung
DE102019115952B4 (de) Halbleiter-packages
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019130466B4 (de) Dreidimensionale integration grosser systeme und verfahren zu deren herstellung
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102018106672A1 (de) LTHC als Ladungssperre beim Info-Package-Ausbilden
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102020108542A1 (de) Verstärkungs-package unter verwendung von verstärkungs-patches
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018126129A1 (de) Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau
DE102018122228A1 (de) Integriertes Multichip-Fan-Out-Package
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final