DE102020108542A1 - Verstärkungs-package unter verwendung von verstärkungs-patches - Google Patents
Verstärkungs-package unter verwendung von verstärkungs-patches Download PDFInfo
- Publication number
- DE102020108542A1 DE102020108542A1 DE102020108542.7A DE102020108542A DE102020108542A1 DE 102020108542 A1 DE102020108542 A1 DE 102020108542A1 DE 102020108542 A DE102020108542 A DE 102020108542A DE 102020108542 A1 DE102020108542 A1 DE 102020108542A1
- Authority
- DE
- Germany
- Prior art keywords
- package
- reinforcement patch
- reinforcement
- package component
- patch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002787 reinforcement Effects 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000002093 peripheral effect Effects 0.000 claims abstract description 13
- 238000007747 plating Methods 0.000 claims description 18
- 239000007769 metal material Substances 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000007667 floating Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 229920000642 polymer Polymers 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229920002577 polybenzoxazole Polymers 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- -1 silicon oxide nitride Chemical class 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/81447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/81455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/81464—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/81466—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Auxiliary Devices For And Details Of Packaging Control (AREA)
- Packages (AREA)
Abstract
Ein Verfahren umfasst ein Herstellen einer Umverteilungsstruktur mit den Schritten Herstellen einer Mehrzahl von dielektrischen Schichten über einem Träger; Herstellen einer Mehrzahl von Umverteilungsleitungen so, dass sie sich in die Mehrzahl von dielektrischen Schichten hinein erstrecken; und Herstellen eines Verstärkungs-Patches über dem Träger. Das Verfahren umfasst weiterhin ein Bonden einer Package-Komponente an die Umverteilungsstruktur, wobei die Package-Komponente einen peripheren Bereich aufweist, der einen Teil des Verstärkungs-Patches überdeckt; und ein Ablösen der Umverteilungsstruktur und der ersten Package-Komponente von dem Träger.
Description
- Hintergrund
- Mit der Weiterentwicklung von Halbleitertechnologien werden Halbleiter-Chips/- Dies immer kleiner. Außerdem müssen mehr Funktionen in die Halbleiter-Dies integriert werden. Daher benötigen die Halbleiter-Dies immer größere Anzahlen von Eingangs-/Ausgangs-Pads (E/A-Pads), die in kleinere Flächen gepackt werden müssen, und die Dichte der E/A-Pads ist im Laufe der Zeit schnell gestiegen. Dadurch wird das Packaging der Halbleiter-Dies schwieriger, was die Ausbeute des Packaging beeinträchtigt.
- Bei herkömmlichen Packaging-Technologien werden Dies von Wafern abgetrennt, bevor sie verkappt werden. Ein Vorzug dieser Packaging-Technologie ist die Möglichkeit, Fanout-Packages herzustellen, was bedeutet, dass die E/A-Pads auf einem Die auf eine größere Fläche als der des Dies verteilt werden können und dadurch die Anzahl von E/A-Pads auf den Flächen der Dies erhöht werden kann. Ein weiterer Vorzug dieser Packaging-Technologie ist, dass nur erwiesenermaßen gute Dies verkappt werden und fehlerhafte Dies verworfen werden, sodass Kosten und Aufwand nicht an fehlerhafte Dies verschwendet werden. Beim Packaging werden eine Anzahl von dielektrischen Schichten und eine Anzahl von Umverteilungsleitungen hergestellt. Die Umverteilungsleitungen werden mit den Dies elektrisch verbunden.
- Figurenliste
- Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
- Die
1 bis14 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages mit Verstärkungs-Patches gemäß einigen Ausführungsformen. - Die
15A und15B zeigen eine Schnittansicht bzw. eine Draufsicht eines Packages mit einem Verstärkungs-Patch, das eine elektrische Funktion hat, gemäß einigen Ausführungsformen. - Die
16A bis16G zeigen Strukturen von beispielhaften Verstärkungs-Patches gemäß einigen Ausführungsformen. - Die
17 bis19 zeigen Layouts einiger Verstärkungs-Patches gemäß einigen Ausführungsformen. - Die
20 und21 zeigen eine Schnittansicht bzw. eine Draufsicht eines Packages mit Durchkontaktierungen gemäß einigen weiteren Ausführungsformen. -
22 zeigt eine Schnittansicht eines Packages mit einer Mehrzahl von Package-Komponenten und den entsprechenden Verstärkungs-Patches gemäß einigen Ausführungsformen. -
23 zeigt einen Prozessablauf zum Herstellen eines Packages gemäß einigen Ausführungsformen. - Detaillierte Beschreibung
- Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
- Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
- Es werden ein Package mit Verstärkungs-Patches und ein Verfahren zu seiner Herstellung gemäß einigen Ausführungsformen bereitgestellt. Gemäß einigen Ausführungsformen der vorliegenden Erfindung werden Verstärkungs-Patches aus Metall hergestellt, die eine hohe Dichte haben. Die Verstärkungs-Patches werden in den Bereichen angeordnet, die durch eine hohe mechanische Spannung belastet sind, wie etwa in den Bereichen direkt unter den Peripherien der Dies in den Packages. Ausführungsformen, die hier erörtert werden, sollen Beispiele aufzeigen, um eine Herstellung oder Nutzung des Gegenstands der vorliegenden Erfindung zu ermöglichen, und ein Durchschnittsfachmann dürfte sofort Modifikationen erkennen, die innerhalb des beabsichtigten Schutzumfangs anderer Ausführungsformen vorgenommen werden können. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugssymbole zum Bezeichnen von ähnlichen Elementen verwendet. Verfahrensausführungsformen können hier zwar in einer bestimmten Reihenfolge beschrieben sein, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
- Die
1 bis14 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages gemäß einigen Ausführungsformen. Die entsprechenden Schritte sind auch in dem Prozessablauf schematisch angegeben, der in23 gezeigt ist. -
1 zeigt einen Träger20 und eine Ablöseschicht22 , die auf dem Träger20 hergestellt ist. Der Träger20 kann bei einigen Ausführungsformen ein Glasträger sein. Der Träger20 kann eine runde Draufsichtform haben. Die Ablöseschicht22 kann aus einem LTHC-Material (LTHC: Licht-Wärme-Umwandlung) hergestellt werden, das sich zersetzen kann, sodass darüber befindliche Strukturen, die in späteren Schritten hergestellt werden, von dem Träger20 abgelöst werden können. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Ablöseschicht22 aus einem durch Wärme ablösbaren Material auf Epoxidbasis hergestellt. Die Ablöseschicht22 kann durch Beschichtung auf den Träger20 aufgebracht werden. Die Oberseite der Ablöseschicht22 wird egalisiert und ist planar. - Auf der Ablöseschicht
22 wird eine dielektrische Schicht24 hergestellt. Der entsprechende Schritt ist als ein Schritt202 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht24 aus einem Polymer hergestellt, das ein Polyimid, Polybenzoxazol (PBO), Benzocyclobuten (BCB) oder dergleichen sein kann. Die dielektrische Schicht24 kann auch aus einem Nicht-Polymer (einem anorganischen Material), das Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid oder dergleichen sein kann, hergestellt werden oder kann dieses aufweisen. - In
2 werden Umverteilungsleitungen (RDLs)26 (und gegebenenfalls Verstärkungs-Patches27 ) über der dielektrischen Schicht24 hergestellt. Der entsprechende Schritt ist als ein Schritt204 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die Herstellung der RDLs26 kann ein Herstellen einer Seedschicht (nicht dargestellt) über der dielektrischen Schicht24 , ein Herstellen einer strukturierten Maske (nicht dargestellt), wie etwa eines Fotoresists, über der Seedschicht und ein Durchführen eines Metallplattierungsprozesses an der freigelegten Seedschicht zum Plattieren eines metallischen Materials umfassen. Die strukturierte Maske und die Teile der Seedschicht, die nicht von der strukturierten Maske bedeckt sind, werden dann entfernt, sodass die in2 gezeigten RDLs26 zurückbleiben. Gemäß einigen Ausführungsformen der vorliegenden Erfindung umfasst die Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Seedschicht kann zum Beispiel durch physikalische Aufdampfung (PVD) hergestellt werden. Die Plattierung kann zum Beispiel durch elektrochemische Plattierung erfolgen. Das plattierte metallische Material kann ein Metall oder eine Metalllegierung mit Kupfer, Aluminium, Wolfram oder dergleichen sein. Die RDLs26 können Metallpads für Aufsetz-UBMs (Metallisierungen unter dem Kontakthügel) und metallische Leiterbahnen zum Übertragen von elektrischen Signalen, Energie oder dergleichen aufweisen. - Gemäß einigen Ausführungsformen werden zu dem Zeitpunkt, zu dem die RDLs
26 hergestellt werden, Verstärkungs-Patches27 mit den gleichen Prozessen wie zum Herstellen der RDLs26 hergestellt. Einzelheiten zu den Verstärkungs-Patches27 werden in nachfolgenden Absätzen erörtert. Bei alternativen Ausführungsformen werden die Verstärkungs-Patches27 nicht hergestellt. - In
3 wird eine dielektrische Schicht28 auf den RDLs26 hergestellt. Der entsprechende Schritt ist als ein Schritt206 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Eine Unterseite der dielektrischen Schicht28 ist in Kontakt mit Oberseiten der RDLs26 , der Verstärkungs-Patches27 und der dielektrischen Schicht24 . Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht28 aus einem Polymer hergestellt, das Polyimid, PBO, BCB oder dergleichen sein kann. Bei alternativen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht28 aus einem Nicht-Polymer (einem anorganischen Material) hergestellt, das Siliziumoxid, Siliziumnitrid oder dergleichen sein kann. Anschließend wird die dielektrische Schicht28 strukturiert, um darin Öffnungen30 zu erzeugen. Einige Teile der RDLs26 werden durch die Öffnungen30 in der dielektrischen Schicht28 freigelegt. - In
4 werden dann RDLs32 (und gegebenenfalls Verstärkungs-Patches33 ) zum Verbinden mit den RDLs26 hergestellt. Der entsprechende Schritt ist als ein Schritt208 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Die RDLs32 umfassen metallische Leiterbahnen (Metallleitungen) über der dielektrischen Schicht28 . Die RDLs32 umfassen außerdem Durchkontaktierungen, die sich in die Öffnungen30 in der dielektrischen Schicht28 hinein erstrecken. Die RDLs32 werden ebenfalls in einem Plattierungsprozess hergestellt, wobei die RDLs32 jeweils eine Seedschicht (nicht dargestellt) und ein plattiertes metallisches Material über der Seedschicht aufweisen. Die Materialien für die Seedschicht und das plattierte metallische Material können aus den gleichen Materialien gewählt werden, die für die Seedschicht bzw. das plattierte metallische Material für die RDLs26 in Frage kommen. - Gemäß einigen Ausführungsformen werden zu dem Zeitpunkt, zu dem die RDLs
32 hergestellt werden, Verstärkungs-Patches33 in dem gleichen Prozess wie zum Herstellen der RDLs32 hergestellt. Einzelheiten zu den Verstärkungs-Patches33 werden in nachfolgenden Absätzen erörtert. Bei alternativen Ausführungsformen werden die Verstärkungs-Patches33 nicht hergestellt. - In
5 wird eine dielektrische Schicht34 über den RDLs32 und der dielektrischen Schicht28 hergestellt. Der entsprechende Schritt ist als ein Schritt210 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht34 aus einem Polymer hergestellt, das Polyimid, PBO, BCB oder dergleichen sein kann. Bei alternativen Ausführungsformen der vorliegenden Erfindung kann die dielektrische Schicht34 aus einem anorganischen Material hergestellt werden, das aus der Gruppe Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxidnitrid oder dergleichen gewählt werden kann. -
6 zeigt ein Herstellen von RDLs36 (die mit den RDLs32 elektrisch verbunden werden) und von entsprechenden Verstärkungs-Patches37 . Der entsprechende Schritt ist als ein Schritt212 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Für die Herstellung der RDLs36 können Verfahren und Materialien verwendet werden, die denen für die Herstellung der RDLs32 ähnlich sind. In den erläuternden beispielhaften Ausführungsformen wird zwar dargelegt, dass drei dielektrische Schichten24 ,28 und34 und jeweils darin hergestellte RDLs26 ,32 und36 verwendet werden, aber es dürfte wohlverstanden sein, dass in Abhängigkeit von den Trassierungsanforderungen und der Forderung nach Verwendung von Polymeren zum Puffern der mechanischen Spannung weniger oder mehr dielektrische Schichten und RDL-Schichten verwendet werden können. Zum Beispiel können zwei dielektrische Schichten oder vier, fünf oder mehr dielektrische Schichten und die entsprechenden RDL-Schichten verwendet werden. - Gemäß einigen Ausführungsformen werden zu dem Zeitpunkt, zu dem die RDLs
36 hergestellt werden, Verstärkungs-Patches37 in dem gleichen Prozess wie zum Herstellen der RDLs36 hergestellt. Bei alternativen Ausführungsformen werden die Verstärkungs-Patches37 nicht hergestellt. Einzelheiten zu den Verstärkungs-Patches37 werden in nachfolgenden Absätzen erörtert. Eines der Strukturelemente ist als 36/37 dargestellt, um anzugeben, dass es zur elektrischen Trassierung und/oder mechanischen Verstärkung verwendet werden kann. Die RDL36 / das Verstärkungs-Patch37 kann zum Beispiel zum Trassieren, aber nicht zum Verstärken verwendet werden oder kann zum Verstärken, aber nicht zum Trassieren verwendet werden oder kann zum Trassieren und zum Verstärken verwendet werden, wie in nachfolgenden Absätzen dargelegt wird. - In
7 wird eine dielektrische Schicht38 über den RDLs36 und der dielektrischen Schicht34 hergestellt. Der entsprechende Schritt ist als ein Schritt214 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht38 aus einem Polymer hergestellt, das Polyimid, PBO, BCB oder dergleichen sein kann. Bei alternativen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht38 aus einem anorganischen Material hergestellt, das aus der Gruppe Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid, Siliziumoxidnitrid oder dergleichen gewählt werden kann. - In
8 werden Öffnungen40 in der dielektrischen Schicht38 erzeugt, um die darunter befindlichen RDLs36 freizulegen. Das Verstärkungs-Patch37 (falls vorhanden) kann ebenfalls freigelegt werden oder auch nicht. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische Schicht38 aus einem lichtempfindlichen Material, wie etwa Polyimid oder PBO, hergestellt. Dementsprechend kann das Erzeugen der Öffnungen40 ein Durchführen eines Belichtungsprozesses an der dielektrischen Schicht38 unter Verwendung einer lithografischen Maske umfassen, die opake und transparente Strukturen aufweist. Anschließend wird die dielektrische Schicht38 entwickelt, um die Öffnungen40 zu erzeugen. - In
9 werden UBMs42 und Verstärkungs-Patches44 hergestellt. Die UBMs42 können auch eine Trassierungsfunktion haben und werden daher auch als RDLs42 bezeichnet. Der entsprechende Schritt ist als ein Schritt216 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Das Herstellungsverfahren für die UBMs42 und die Verstärkungs-Patches44 kann die folgenden Schritte umfassen: Herstellen einer metallischen Schutz-Seedschicht (nicht einzeln dargestellt) auf der dielektrischen Schicht38 ; Herstellen einer strukturierten Maske (nicht dargestellt), wie etwa eines Fotoresists, über der metallischen Seedschicht; und Durchführen eines Metallplattierungsprozesses an der freigelegten metallischen Seedschicht. Die strukturierte Maske und die Teile der metallischen Seedschicht, die nicht von der strukturierten Maske bedeckt sind, werden dann entfernt, sodass UBMs42 und Verstärkungs-Patches44 zurückbleiben. Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst die metallische Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht, wobei die Titanschicht und die Kupferschicht als konforme Schichten hergestellt sind, die erste Teile, die sich in die Öffnungen40 hinein erstrecken, und zweite Teile über der dielektrischen Schicht38 aufweisen. Die metallische Seedschicht kann zum Beispiel durch PVD hergestellt werden. Die Plattierung kann zum Beispiel durch elektrochemische Plattierung erfolgen. Da die UBMs42 und die Verstärkungs-Patches44 in gemeinsamen Prozessen hergestellt werden können, können sie die gleiche Struktur haben und können aus den gleichen Materialien hergestellt werden. Bei alternativen Ausführungsformen können die UBMs42 und die Verstärkungs-Patches44 in getrennten Prozessen hergestellt werden, und sie können daher aus unterschiedlichen Materialien oder aus den gleichen Materialien hergestellt werden, die aus der Gruppe Titan, Kupfer, Nickel, Palladium oder dergleichen gewählt werden. - Bei einigen Ausführungsformen sind alle Verstärkungs-Patches
44 über der dielektrischen Schicht38 angeordnet, und es gibt keine Durchkontaktierung in der dielektrischen Schicht38 , die die Verstärkungs-Patches44 mit darunter befindlichen leitfähigen Strukturelementen in der dielektrischen Schicht38 verbindet. Bei alternativen Ausführungsformen der vorliegenden Erfindung werden einige oder alle Verstärkungs-Patches44 über Durchkontaktierungen46 mit den darunter befindlichen RDLs36 und/oder Verstärkungs-Patches37 elektrisch und physisch verbunden. Die Durchkontaktierungen46 sind mit Strichlinien dargestellt, um anzugeben, dass sie hergestellt werden können oder auch nicht. Die Verstärkungs-Patches44 und die Durchkontaktierungen46 (falls vorhanden) werden in gemeinsamen Herstellungsprozessen hergestellt. In der gesamten Beschreibung werden die über der Ablöseschicht22 befindlichen Strukturelemente, die RDLs, Verstärkungs-Patches und dielektrische Schichten umfassen, kollektiv als eine Umverteilungsstruktur48 bezeichnet. - Dann werden Package-Komponenten
52A und52B an die Umverteilungsstruktur48 gebondet, wie in10 gezeigt ist. Der entsprechende Schritt ist als ein Schritt218 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung umfassen die Package-Komponenten52A und52B einen oder mehrere Logik-Dies, einen oder mehrere Speicher-Dies, einen oder mehrere E/A-Dies, einen oder mehrere Die-Stapel, ein oder mehrere Packages oder dergleichen in jeder Kombination. Es sind zwar zwei Package-Komponenten dargestellt, aber es dürfte wohlverstanden sein, dass eine Mehrzahl von Gruppen von Package-Komponenten verwendet werden kann, wobei jede Gruppe eine, drei, vier, fünf oder mehr Package-Komponenten umfasst, die an die Umverteilungsstruktur48 gebondet werden. Bei einigen Ausführungsformen kann der Logik-Die ein Hauptprozessor(CPU)-Die, ein Microcontroller-Einheit(MCU)-Die, ein Baseband(BB)-Die oder ein Anwendungsprozessor(AP)-Die oder dergleichen sein. Die Speicher-Dies können ein oder mehrere DRAM-Dies (DRAM: dynamischer Direktzugriffsspeicher), ein oder mehrere SRAM-Dies (SRAM: statischer Direktzugriffsspeicher) oder dergleichen sein. Die Die-Stapel können Speicher-Die-Stapel sein, die HBM-Stapel (HBM: Speicher mit hoher Bandbreite) sein können. Die Package-Komponenten52A und52B können einander gleichen oder voneinander verschieden sein. Die Package-Komponenten52A und52B werden kollektiv als Package-Komponenten52 bezeichnet. - Das Bonden der Package-Komponenten
52A und52B kann durch Lötbonden erfolgen, wobei Lötbereiche53 die UBMs42 mit Metallpads (Mikrokontakthügeln)50 in den Package-Komponenten52A und52B verbinden. Bei alternativen Ausführungsformen können andere Bondverfahren, wie etwa Hybridbondung, direkte Metall-Metall-Bondung oder dergleichen, verwendet werden. -
11 zeigt, dass die Unterfüllung54 und ein Verkapselungsmaterial56 für die Verkapselung verteilt werden. Der entsprechende Schritt ist als ein Schritt220 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Gemäß einigen Ausführungsformen wird zunächst die Unterfüllung54 in die Spalte zwischen den Package-Komponenten52 und der Umverteilungsstruktur48 verteilt. Die Unterfüllung54 kann zwischen benachbarten Package-Komponenten52 verteilt werden oder auch nicht. Das Verkapselungsmaterial56 kann aus einer Formmasse, einer Formunterfüllung, einem Epoxid, einem Harz oder dergleichen hergestellt werden oder dieses aufweisen. Die Unterfüllung54 und das Verkapselungsmaterial56 werden in flüssiger Form verteilt und dann gehärtet. Wenn das Verkapselungsmaterial56 aus einer Formmasse hergestellt wird, kann es ein Grundmaterial, das ein Polymer, ein Harz, ein Epoxid oder dergleichen sein kann, und Füllstoffteilchen in dem Grundmaterial aufweisen. Die Füllstoffteilchen können dielektrische Teilchen aus SiO2, Al2O3, Siliziumdioxid oder dergleichen sein und können kugelförmig sein. Außerdem können die kugelförmigen Füllstoffteilchen mehrere unterschiedliche Durchmesser haben. Ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemisch-mechanische Polierung) oder ein mechanischer Schleifprozess, kann durchgeführt werden, um die Oberseiten der Package-Komponenten52 auf gleiche Höhe mit der Oberseite des Verkapselungsmaterials56 zu bringen. In der gesamten Beschreibung werden die Strukturelemente über der Ablöseschicht22 , die die Umverteilungsstruktur48 , die Package-Komponenten52 , die Unterfüllung54 und das Verkapselungsmaterial56 umfassen, kollektiv als neu konfigurierter Wafer100 bezeichnet. - Dann wird der neu konfigurierte Wafer
100 von dem Träger20 abgelöst. Der entsprechende Schritt ist als ein Schritt222 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Gemäß einigen Ausführungsformen durchläuft ein Laserstrahl den Träger20 , um auf die Ablöseschicht22 projiziert zu werden. Die Ablöseschicht22 absorbiert die Energie des Laserstrahls und wird zersetzt. Der Träger20 kann dadurch von der Ablöseschicht22 abgehoben werden, sodass der neu konfigurierte Wafer100 von dem Träger20 demontiert werden kann. Der resultierende neu konfigurierte Wafer100 ist in12 gezeigt und ist im Vergleich zu11 umgekehrt dargestellt. - Bleiben wir bei
12 . In der dielektrischen Schicht24 werden Öffnungen58 erzeugt. Bei einigen Ausführungsformen der vorliegenden Erfindung erfolgt die Erzeugung der Öffnungen58 durch Laserbohren, Ätzen oder dergleichen. Die Metallpads in den RDLs42 werden zu den Öffnungen58 freigelegt. - In
34 werden UBMs60 und Verstärkungs-Patches62 hergestellt. Der entsprechende Schritt ist als ein Schritt224 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Der Herstellungsprozess für die UBMs60 und die Verstärkungs-Patches62 kann Folgendes umfassen: Herstellen einer metallischen Seedschicht (nicht dargestellt) über der dielektrischen Schicht24 ; Herstellen einer strukturierten Maske (nicht dargestellt), wie etwa eines Fotoresists, über der metallischen Seedschicht; und Durchführen eines Metallplattierungsprozesses an der freigelegten metallischen Seedschicht. Die strukturierte Maske und die Teile der metallischen Seedschicht, die nicht von der strukturierten Maske bedeckt sind, werden dann entfernt, sodass die UBMs60 und die Verstärkungs-Patches62 zurückbleiben. Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst die metallische Seedschicht eine Titanschicht und eine Kupferschicht über der Titanschicht, wobei die Titanschicht als eine konforme Schicht hergestellt wird, die erste Teile, die sich in die Öffnungen58 hinein erstrecken, und zweite Teile über der dielektrischen Schicht24 umfasst. Die metallische Seedschicht kann zum Beispiel durch PVD hergestellt werden. Die Plattierung kann zum Beispiel durch elektrochemische Plattierung erfolgen. Da die UBMs60 und die Verstärkungs-Patches62 in gemeinsamen Prozessen hergestellt werden können, können sie die gleiche Struktur haben und können aus den gleichen Materialien hergestellt werden. Bei alternativen Ausführungsformen können die UBMs60 und die Verstärkungs-Patches62 in getrennten Prozessen hergestellt werden, und sie können daher aus unterschiedlichen Materialien oder aus den gleichen Materialien hergestellt werden. - Dann werden Lötbereiche
64 auf den UBMs60 hergestellt. Der entsprechende Schritt ist als ein Schritt224 in dem Prozessablauf200 angegeben, der in23 gezeigt ist. Bei einigen Ausführungsformen kann die Herstellung der Lötbereiche64 ein Platzieren von Lötkugeln auf den UBMs60 und ein anschließendes Aufschmelzen der platzierten Lötkugeln umfassen. Bei alternativen Ausführungsformen kann die Herstellung der Lötbereiche64 ein Plattieren von Lötbereichen auf den UBMs60 und ein anschließendes Aufschmelzen der plattierten Lötbereiche umfassen. Dann kann ein Vereinzelungsprozess durchgeführt werden, bei dem der neu konfigurierte Wafer100 in eine Mehrzahl von Packages100' zersägt wird, die miteinander identisch sind. -
14 zeigt ein Bonden der Packages100' an eine Package-Komponente66 , sodass ein Package70 entsteht. Bei einigen Ausführungsformen der vorliegenden Erfindung ist die Package-Komponente66 ein Package-Substrat, ein Interposer, ein Package oder dergleichen, oder sie weist dieses auf. In einen Spalt zwischen dem Package100' und der Package-Komponente66 kann eine Unterfüllung68 verteilt werden, sodass die Verstärkungs-Patches62 in Kontakt mit der Unterfüllung68 kommen können. - Die
16A bis16G zeigen Draufsichten einiger beispielhafter Verstärkungs-Patches27 ,33 ,37 ,44 und62 . In nachfolgenden Absätzen werden die Verstärkungs-Patches27 ,33 ,37 ,44 und62 einzeln oder kollektiv als Verstärkungs-Patches74 bezeichnet. Dementsprechend sind die dargestellten Verstärkungs-Patches mit 74 bezeichnet, um anzugeben, dass eines der Verstärkungs-Patches27 ,33 ,37 ,44 und62 diese Strukturen annehmen kann.16A zeigt ein rechteckiges Verstärkungs-Patch74 , das kompakt ist und keine Durchkontaktlöcher hat.16B zeigt ein kreisförmiges Verstärkungs-Patch, das kompakt ist und keine Durchkontaktlöcher hat.16C zeigt ein Verstärkungs-Patch74 , das in Schlangenlinien hergestellt ist.16D zeigt ein rechteckiges Verstärkungs-Patch74 , das Durchkontaktlöcher72 aufweist.16E zeigt ein Verstärkungs-Patch74 , das in Form eines Netzes mit horizontalen Linien und vertikalen Linien hergestellt ist, die die horizontalen Linien kreuzen. Das Netz kann auch als eine Metallplatte angesehen werden, die eine Mehrzahl von Durchkontaktlöchern aufweist, wobei die Durchkontaktlöcher eine Matrix bilden.16F zeigt ein ovales Verstärkungs-Patch74 , das kompakt ist und keine Durchkontaktlöcher aufweist.16G zeigt ein Verstärkungs-Patch74 mit einer unregelmäßigen Form. Es dürfte wohlverstanden sein, dass die dargestellten Verstärkungs-Patches lediglich Beispiele sind und dass weitere Verstärkungs-Patches dadurch hergestellt werden können, dass die Strukturelemente in diesen Beispielen kombiniert werden, solange diese Strukturelemente verwendet werden können. Zum Beispiel können die Durchkontaktlöcher72 (16D ) in einem der Verstärkungs-Patches74 hergestellt werden, die in den16B ,16F und16G gezeigt sind, oder dergleichen. Außerdem kann das Verstärkungs-Patch mit der Netzstruktur auch eine Außenkontur75 haben, die in den16B ,16F und16G gezeigt ist. - Damit die Verstärkungs-Patches
74 eine ausreichende Festigkeit zum Verstärken der Struktur haben, werden sie so konzipiert, dass sie eine ausreichende Größe haben. Zum Beispiel können eine Länge L und eine Breite W in den16A ,16C ,16D 16E ,16F und16G und ein DurchmesserD1 in16B größer als etwa 500 µm sein und können etwa 500 µm bis etwa 10.000 µm betragen. Außerdem ist in dem Bereich, der von der Kontur75 definiert wird und mit Strichlinien dargestellt ist, eine Gesamtdichte des Metalls ausreichend hoch, wobei die Metalldichte das Verhältnis der Gesamtfläche des Metalls in der Kontur75 zu der Gesamtfläche in der Kontur75 ist. Zum Beispiel kann die Metalldichte größer als etwa 70 % sein und kann etwa 70 % bis 100 % betragen (wenn das Verstärkungs-Patch kompakt ist). Wenn hingegen die Verstärkungs-Patches74 zu dünn sind und/oder die Metalldichte zu niedrig ist, verformen sich die Verstärkungs-Patches74 bei Belastung leicht, und sie haben keine ausreichende Festigkeit zum Verstärken des Packages. - Kommen wir zu
14 zurück. Die Verstärkungs-Patches27 ,33 ,37 ,44 und62 werden zum Verstärken des Packages100' verwendet. Zum Beispiel werden die Package-Komponenten52 an eine RDL-Struktur48 gebondet, und es besteht eine signifikante Differenz zwischen einem Wärmeausdehnungskoeffizienten (CTE) der Package-Komponenten52 und einem CTE der RDL-Struktur48 . Dies führt zu einer signifikanten mechanischen Spannung, die in den Bereichen in der Nähe der peripheren Bereiche der Package-Komponenten52 und in den Bereichen in der Nähe der Spalte zwischen benachbarten Package-Komponenten52 entsteht. In dem in14 gezeigten Beispiel sind einige Verstärkungs-Patches27 ,33 ,37 ,44A und62A direkt unter dem Spalt zwischen den Package-Komponenten52A und52B angeordnet. Diese Verstärkungs-Patches können sich auch direkt unter den peripheren Bereichen der Package-Komponenten52A und/oder52B erstrecken. Außerdem befinden sich einige Verstärkungs-Patches (wie etwa 44B und 62B) direkt unter den äußeren peripheren Bereichen der Package-Komponenten52A und/oder52B . - Die
17 bis19 zeigen Draufsichten einiger Verstärkungs-Patches74 (die Verstärkungs-Patches74A ,74B und74C umfassen), wobei die Verstärkungs-Patches74 die Verstärkungs-Patches27 ,33 ,37 ,44 und62 in jeder Kombination darstellen können. Wie in17 gezeigt ist, sind die Verstärkungs-Patches74A an den Ecken der (und unter den) Package-Komponenten52A und52B angeordnet. Damit die Verstärkungs-Patches74A ein ausreichendes Verstärkungsvermögen haben, können ihre LängeL1 und ihre BreiteW1 größer als etwa 500 µm sein und etwa 500 µm bis etwa 10.000 µm betragen. Außerdem überdecken die Package-Komponenten52A und52B die Verstärkungs-Patches74 mit entsprechenden Flächen. Zum Beispiel können eine ÜberdeckungslängeL2 und eine ÜberdeckungsbreiteW2 größer als etwa 200 µm sein. Eine Nicht-Überdeckung-Länge L2' und eine Nicht-Überdeckung-Breite W2' können ebenfalls größer als etwa 200 µm sein, sodass sich die Verstärkungs-Patches74 weit genug ausdehnen können, um eine Verstärkungskraft für die benachbarten Bereiche bereitzustellen, in denen die Belastung am höchsten ist. - Das Verstärkungs-Patch
74B ist dicht an einem Spalt G zwischen den Package-Komponenten52A und52B angeordnet. Gemäß einigen Ausführungsformen dehnt sich das Verstärkungs-Patch74B über den gesamten Bereich direkt unter dem Spalt G zwischen den Package-Komponenten52A und52B aus, und es kann sich direkt unter den Package-Komponenten52A und/oder52B erstrecken. Dementsprechend ist eine BreiteW3 des Verstärkungs-Patches74 größer als der Spalt G zwischen den Package-Komponenten52A und52B . Außerdem kann eine ÜberdeckungsbreiteW4 des Verstärkungs-Patches74 größer als etwa 200 µm sein und kann etwa 200 µm bis etwa 500 µm betragen. Eine LängeL3 des Verstärkungs-Patches74 kann größer als die Längen der Package-Komponenten52A und52B sein. Der in14 gezeigte Referenzquerschnitt kann aus dem in17 gezeigten Referenzquerschnitt14 -14 erhalten werden. -
18 zeigt eine Draufsicht eines Verstärkungs-Patches74 gemäß weiteren Ausführungsformen. Das Verstärkungs-Patch74 kann einen Ring oder eine Mehrzahl von Ringen um die peripheren Bereiche jeder der Package-Komponenten52A und52B bilden. Wenn es mehr als eine Package-Komponente52 gibt, können sich die benachbarten Verstärkungs-Patch-Ringe miteinander verbinden, sodass sich der Verbindungsbereich über den gesamten Spalt / alle Spalte zwischen den Package-Komponenten52 erstrecken kann. Außerdem können die Verstärkungs-Patch-Ringe jeweils einen inneren Teil direkt unter dem peripheren Bereich der entsprechenden Package-Komponente52 und einen äußeren Teil aufweisen, der nicht von der entsprechenden Package-Komponente52 überdeckt wird. Der äußere Teil kann somit ebenfalls ein Ring sein, der die entsprechende Package-Komponente52 in der Ebene umschließt. Die ÜberdeckungsbreiteW4 , die auch die Breite der inneren Teile der Verstärkungs-Patch-Ringe ist, kann bei einigen Ausführungsformen größer als etwa 200 µm sein. -
19 zeigt eine Draufsicht eines Packages70 mit einem Verstärkungs-Patch74 gemäß weiteren Ausführungsformen. Das Package70 weist mehrere äußere kleinere Package-Komponenten52C auf, die zu einem Ring ausgerichtet sind, der die größeren Package-Komponenten52A und52B umschließt. Es ist wahrscheinlicher, dass eine hohe Belastung um die peripheren Bereiche der größeren Package-Komponenten52A und52B und nicht um die äußeren peripheren Bereiche der kleineren Package-Komponenten52C auftrifft. Dementsprechend können ein oder mehrere Verstärkungs-Patches74 dicht an den peripheren Bereichen der größeren Package-Komponenten52A und52B hergestellt werden, und sie können dicht an den äußeren peripheren Bereichen der kleineren Package-Komponenten52C hergestellt werden oder auch nicht. Wie in19 gezeigt ist, werden die Verstärkungs-Patches74 zum Beispiel um die Package-Komponenten52A und52B hergestellt, wobei sie sich unter diesen erstrecken können. Die Verstärkungs-Patches74 können sich direkt unter den kleineren Package-Komponenten52C erstrecken oder auch nicht. - Kommen wir zu
14 zurück. Die Verstärkungs-Patches27 ,33 ,37 ,44 und62 können elektrisch floatend sein. Bei einigen Ausführungsformen können die Verstärkungs-Patches27 ,33 ,37 ,44 und62 jeweils als ein diskretes und isoliertes Strukturelement hergestellt werden, wobei keine Durchkontaktierungen mit den Verstärkungs-Patches verbunden werden. Dementsprechend werden die entsprechenden Verstärkungs-Patches27 ,33 ,37 ,44 und62 jeweils vollständig in dielektrische Materialien eingebettet. Bei alternativen Ausführungsformen können einige benachbarte Verstärkungs-Patches (mittels Durchkontaktierungen) mit den darüber und/oder darunter befindlichen Verstärkungs-Patches zu einer verbundenen Struktur verbunden werden, sodass das Verstärkungsvermögen weiter verbessert wird. Die verbundene Struktur kann immer noch elektrisch floatend sein und kann vollständig in dielektrische Materialien eingebettet sein. Wie in14 gezeigt ist, können zum Beispiel beim Herstellen von Durchkontaktierungen46 Verstärkungs-Patches44A und44B eine verbundene Struktur mit jeweiligen darunter befindlichen Verstärkungs-Patches37 bilden. Bei alternativen Ausführungsformen werden die Verstärkungs-Patches27 ,33 ,37 ,44 und62 elektrisch geerdet und können eine elektrische Abschirmfunktion haben. Bei alternativen Ausführungsformen werden die Verstärkungs-Patches27 ,33 ,37 ,44 und62 mit einer positiven Versorgungsspannung Vdd verbunden. -
15A zeigt ein Package70 gemäß alternativen Ausführungsformen. Diese Ausführungsformen sind den in14 gezeigten Ausführungsformen ähnlich, mit der Ausnahme, dass die Verstärkungs-Patches27 ,33 ,37 ,44 und/oder62 neben ihrer mechanischen Verstärkungsfunktion auch eine elektrische Funktion haben können. Zum Beispiel kann das Verstärkungs-Patch44A die Package-Komponenten52A und52B durch Lötbereiche53A miteinander verbinden. Bei diesen Ausführungsformen fungiert das Verstärkungs-Patch44A auch als eine UBM für die entsprechenden Lötbereiche53A . Die Package-Komponente52A kann mit der Package-Komponente52B elektrisch verbunden werden, wobei die elektrische Erd- oder Versorgungsspannung Vdd von dem Verstärkungs-Patch44A geführt wird. Die Package-Komponente52A kann außerdem signalmäßig mit der Package-Komponente52B verbunden werden, wobei Signale über das Verstärkungs-Patch44A übertragen werden. Ähnlich wie bei der Ausführungsform in14 können zum Verbinden mit dem Verstärkungs-Patch37 Durchkontaktierungen46 direkt unter der Verstärkungs-Patch44A hergestellt werden oder auch nicht. -
15B zeigt eine Draufsicht des Verstärkungs-Patches44A , das eine elektrische Funktion hat. Für das dargestellte Verstärkungs-Patch44A wird als ein Beispiel die in16E gezeigte Struktur verwendet, aber es kann auch ein Verstärkungs-Patch mit einer anderen Struktur verwendet werden. Die Lötbereiche53A werden so hergestellt, dass sie mit den gegenüberliegende Enden des Verstärkungs-Patches44A verbunden werden. Durchkontaktierungen46 , die hergestellt werden können oder auch nicht, sind ebenfalls dargestellt. Es dürfte wohlverstanden sein, dass es mehrere Durchkontaktierungen46 geben kann, die über das gesamte Verstärkungs-Patch44A verteilt sind, obwohl nur zwei Durchkontaktierungen46 gezeigt sind. Das tieferliegende Verstärkungs-Patch37 (wenn es hergestellt wird und mit dem Verstärkungs-Patch44A verbunden wird) kann die gleiche Form wie oder eine andere Form als das Verstärkungs-Patch44A haben. -
15A zeigt außerdem Verstärkungs-Patches44C , die an anderen Positionen als in der Nähe der peripheren Bereiche der Package-Komponenten52 verteilt sind. Obwohl es nicht dargestellt ist, können ähnliche Verstärkungs-Patches44C in anderen Schichten hergestellt werden, zum Beispiel können sie in dem gleichen Herstellungsprozess wie die dargestellten Verstärkungs-Patches27 ,33 und37 hergestellt werden. Die Verstärkungs-Patches44C können dort hergestellt werden, wo ausreichend Platz dafür verfügbar ist, sodass sie eine ausreichende Größe zum Erfüllen der Verstärkungsfunktion haben. Einige der Verstärkungs-Patches44C können vollständig von den Package-Komponenten52A und/oder52B überdeckt werden, wie in15A gezeigt ist, während einige andere Verstärkungs-Patches vollständig gegenüber den Package-Komponenten52A und52B versetzt sein können. Obwohl es nicht dargestellt ist, können Verstärkungs-Patches44C in anderen Packages70 hergestellt werden, wie etwa denen, die in den14 ,20 und22 gezeigt sind. - Die
20 und21 zeigen eine Schnittansicht bzw. eine Draufsicht eines Packages70 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind den in den14A und15A gezeigten Ausführungsformen ähnlich, mit der Ausnahme, dass Durchkontaktierungen78 in einem Verkapselungsmaterial56 hergestellt werden und zum elektrischen Verbinden einer Umverteilungsstruktur48 mit einem Package80 verwendet werden. Gemäß einigen Ausführungsformen der vorliegenden Erfindung umfasst die Herstellung der Durchkontaktierungen78 die folgenden Schritte: Erzeugen von Öffnungen in der dielektrischen Schicht38 , um einige Metallpads in den RDLs36 freizulegen; Herstellen einer metallischen Seedschicht so, dass sie sich in die Öffnung erstreckt; Herstellen einer Plattierungsmaske, wie etwa eines Fotoresists, über der Umverteilungsstruktur48 ; Strukturieren der Plattierungsmaske, um weitere Öffnungen zu erzeugen; und Plattieren der Durchkontaktierungen78 in den weiteren Öffnungen. In der dielektrischen Schicht38 werden Durchkontaktierungen79 zum Verbinden der Durchkontaktierungen78 mit den RDLs36 hergestellt. Bei einigen Ausführungsformen können die Durchkontaktierungsöffnungen für die Durchkontaktierungen79 gleichzeitig mit den Durchkontaktierungsöffnungen für die UBMs42 erzeugt werden, um Herstellungskosten zu senken. Die metallische Seedschicht zum Herstellen der Durchkontaktierungen79 und der Durchkontaktierungen78 kann daher die gleiche metallische Seedschicht wie zum Herstellen der UBMs42 und der Verstärkungs-Patches44 sein. Anders ausgedrückt, für die Durchkontaktierungen78 und die Durchkontaktierungen79 werden der gleiche Durchkontaktierungsöffnungs-Erzeugungsprozess und der gleiche Metallische-Seedschicht-Herstellungsprozess wie für die UBMs42 verwendet, aber es werden andere Plattierungsmasken und andere Plattierungsprozesse als für die UBMs42 verwendet. Bei einigen Ausführungsformen können die Package-Komponenten52 nach der Herstellung der Durchkontaktierungen78 an die Umverteilungsstruktur48 gebondet werden. - Nach der Verkapselung der Durchkontaktierungen
78 und der Package-Komponenten52 in dem Verkapselungsmaterial56 wird das Package80 durch Lötbereiche84 an die Durchkontaktierungen78 gebondet. Bei einigen Ausführungsformen weist das Package80 Speicher-Dies auf, die an ein Package-Substrat gebondet sind. Zum Schutz der Lötbereiche84 kann eine Unterfüllung82 verteilt werden. Dann wird der entsprechende neu konfigurierte Wafer in Packages100' zersägt. Die Package-Komponente66 wird an eines der Packages100' gebondet. -
21 zeigt eine beispielhafte Draufsicht eines Packages70 mit Durchkontaktierungen78 gemäß einigen Ausführungsformen. Die Durchkontaktierungen78 können zu einem Ring ausgerichtet sein, der die Package-Komponenten52 umschließt. Bei einigen Ausführungsformen sind außerdem Verstärkungs-Patches74 dargestellt. Es dürfte wohlverstanden sein, dass die dargestellten Verstärkungs-Patches74 und Package-Komponenten52 nur Beispiele sind und dass andere Layouts, wie etwa die, die in den18 und19 gezeigt sind, ebenfalls verwendet werden können. -
22 zeigt eine Schnittansicht eines Packages70 gemäß einigen Ausführungsformen. Diese Ausführungsformen sind den in den14 und15A gezeigten Ausführungsformen ähnlich, mit der Ausnahme, dass es außer den Package-Komponenten52A und52B auch eine Mehrzahl von Package-Komponenten52C geben kann. Bei einigen Ausführungsformen sind die Package-Komponenten52A und52B Logik-Dies, und die Package-Komponenten52C können Speicher-Dies, Speicher-Die-Stapel, wie etwa HBMs, Speicher-Packages oder dergleichen sein.22 kann aus dem in19 gezeigten Referenzquerschnitt22 -22 erhalten werden. - Bei den vorstehend erläuterten Ausführungsformen werden einige Prozesse und Strukturelemente gemäß einigen Ausführungsformen der vorliegenden Erfindung erörtert, um ein dreidimensionales Package (3D-Package) herzustellen. Es können auch andere Prozesse und Strukturelemente verwendet werden. Zum Beispiel können Prüfstrukturen zur Unterstützung bei der Verifikationsprüfung einer 3D-Verkappung oder von 3DIC-Bauelementen verwendet werden. Die Prüfstrukturen können zum Beispiel Prüfpads, die in einer Umverteilungsschicht oder auf einem Substrat hergestellt sind und die Prüfung der 3D-Verkappung oder 3DIC-Bauelemente ermöglichen, die Verwendung von Sonden und/oder Sondenkarten und dergleichen umfassen. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an Endstrukturen durchgeführt werden. Außerdem können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen guten Dies umfassen, um die Ausbeute zu steigern und die Kosten zu senken.
- Die Ausführungsformen der vorliegenden Erfindung haben mehrere Vorzüge. Durch Herstellen von Verstärkungs-Patches an Positionen in Packages, an denen mechanische Spannungen hoch sind, können die Verstärkungs-Patches das Package zusätzlich mechanisch abstützen. Die Verstärkungs-Patches können unter Verwendung der gleichen Prozesse wie für die Herstellung einiger RDLs hergestellt werden, sodass keine zusätzlichen Kosten entstehen.
- Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Herstellen einer Umverteilungsstruktur mit den Teilschritten Herstellen einer Mehrzahl von dielektrischen Schichten über einem Träger, Herstellen einer Mehrzahl von Umverteilungsleitungen so, dass sie sich in die Mehrzahl von dielektrischen Schichten erstrecken, und Herstellen eines Verstärkungs-Patches über dem Träger; Bonden einer ersten Package-Komponente an die Umverteilungsstruktur, wobei die erste Package-Komponente einen peripheren Bereich aufweist, der einen Teil des Verstärkungs-Patches überdeckt; und Ablösen der Umverteilungsstruktur und der ersten Package-Komponente von dem Träger. Gemäß einer Ausführungsform umfasst das Verfahren weiterhin ein Verteilen einer Unterfüllung zwischen der ersten Package-Komponente und der Umverteilungsstruktur, wobei die Unterfüllung das Verstärkungs-Patch kontaktiert. Gemäß einer Ausführungsform umfasst das Verfahren nach dem Ablösen weiterhin ein Herstellen eines weiteren Verstärkungs-Patches, wobei das Verstärkungs-Patch und das weitere Verstärkungs-Patch auf gegenüberliegenden Seiten der Mehrzahl von dielektrischen Schichten angeordnet werden. Gemäß einer Ausführungsform umfasst das Herstellen der Umverteilungsstruktur weiterhin ein Herstellen einer Mehrzahl von Metallisierungen unter dem Kontakthügel so, dass sie sich in eine der Mehrzahl von dielektrischen Schichten hinein erstrecken, wobei das Verstärkungs-Patch und die Mehrzahl von Metallisierungen unter dem Kontakthügel in einem gemeinsamen Prozess hergestellt werden und die erste Package-Komponente an die Mehrzahl von Metallisierungen unter dem Kontakthügel gebondet wird. Gemäß einer Ausführungsform umfasst die Herstellung des Verstärkungs-Patches ein Plattieren. Gemäß einer Ausführungsform ist nach dem Ablösen das Verstärkungs-Patch vollständig in dielektrische Materialien eingebettet. Gemäß einer Ausführungsform umfasst das Verfahren weiterhin ein Bonden einer zweiten Package-Komponente an die Umverteilungsstruktur, wobei das Verstärkungs-Patch Folgendes aufweist: einen ersten Teil, der von der ersten Package-Komponente überdeckt ist; einen zweiten Teil, der von der zweiten Package-Komponente überdeckt ist; und einen dritten Teil, der den ersten Teil mit dem zweiten Teil verbindet. Gemäß einer Ausführungsform hat das Verstärkungs-Patch eine Maschenstruktur.
- Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Package Folgendes auf: eine Umverteilungsstruktur mit einer Mehrzahl von dielektrischen Schichten, einer Mehrzahl von Umverteilungsleitungen, die sich in die Mehrzahl von dielektrischen Schichten hinein erstrecken, und einem Verstärkungs-Patch, das die Mehrzahl von dielektrischen Schichten überdeckt, wobei das Verstärkungs-Patch ein metallisches Material aufweist; eine erste Package-Komponente, die über der Umverteilungsstruktur angeordnet ist und an diese gebondet ist; und eine Unterfüllung zwischen der Umverteilungsstruktur und der ersten Package-Komponente, wobei die Unterfüllung das Verstärkungs-Patch kontaktiert. Gemäß einer Ausführungsform ist das Verstärkungs-Patch vollständig in dielektrische Materialien eingebettet. Gemäß einer Ausführungsform hat das Verstärkungs-Patch eine Breite, die größer als etwa 500 µm ist. Gemäß einer Ausführungsform wird das Verstärkungs-Patch von einem Randteil der ersten Package-Komponente überdeckt, wobei eine Überdeckungsbreite größer als etwa 200 µm ist. Gemäß einer Ausführungsform ist das Verstärkungs-Patch elektrisch floatend. Gemäß einer Ausführungsform ist das Verstärkungs-Patch elektrisch mit der ersten Package-Komponente verbunden, und das Verstärkungs-Patch hat eine Maschenstruktur. Gemäß einer Ausführungsform bildet das Verstärkungs-Patch einen Ring in der Nähe von vier Rändern der ersten Package-Komponente.
- Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Package Folgendes auf: eine Umverteilungsstruktur mit einer Mehrzahl von dielektrischen Schichten, einer Mehrzahl von Umverteilungsleitungen, die sich in die Mehrzahl von dielektrischen Schichten hinein erstrecken, und einem Verstärkungs-Patch, das eine der Mehrzahl von dielektrischen Schichten kontaktiert, wobei das Verstärkungs-Patch elektrisch floatend ist; und eine Package-Komponente, die an die Umverteilungsstruktur gebondet ist, wobei das Verstärkungs-Patch einen ersten Teil aufweist, der von einem Eckteil der Package-Komponente überdeckt ist. Gemäß einer Ausführungsform weist das Verstärkungs-Patch weiterhin einen zweiten Teil auf, der sich über die Package-Komponente hinaus erstreckt. Gemäß einer Ausführungsform hat der erste Teil des Verstärkungs-Patches eine Breite, die größer als etwa 200 µm ist. Gemäß einer Ausführungsform bildet das Verstärkungs-Patch einen Ring, der einen inneren Teil, der von der Package-Komponente überdeckt wird, und einen äußeren Teil umfasst, der sich über Ränder der Package-Komponente hinaus erstreckt, wobei der innere Teil und der äußere Teil Ringformen haben. Gemäß einer Ausführungsform weist das Package weiterhin eine Unterfüllung zwischen der Umverteilungsstruktur und der Package-Komponente auf, wobei die Unterfüllung das Verstärkungs-Patch kontaktiert.
- Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.
Claims (20)
- Verfahren mit den folgenden Schritten: Herstellen einer Umverteilungsstruktur mit den folgenden Teilschritten: Herstellen einer Mehrzahl von dielektrischen Schichten über einem Träger, Herstellen einer Mehrzahl von Umverteilungsleitungen so, dass sie sich in die Mehrzahl von dielektrischen Schichten hinein erstrecken, und Herstellen eines Verstärkungs-Patches über dem Träger; Bonden einer ersten Package-Komponente an die Umverteilungsstruktur, wobei die erste Package-Komponente einen peripheren Bereich aufweist, der einen Teil des Verstärkungs-Patches überdeckt; und Ablösen der Umverteilungsstruktur und der ersten Package-Komponente von dem Träger.
- Verfahren nach
Anspruch 1 , das weiterhin ein Verteilen einer Unterfüllung zwischen der ersten Package-Komponente und der Umverteilungsstruktur umfasst, wobei die Unterfüllung das Verstärkungs-Patch kontaktiert. - Verfahren nach
Anspruch 1 oder2 , das nach dem Ablösen weiterhin ein Herstellen eines weiteren Verstärkungs-Patches umfasst, wobei das Verstärkungs-Patch und das weitere Verstärkungs-Patch auf entgegengesetzten Seiten der Mehrzahl von dielektrischen Schichten angeordnet werden. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das Herstellen der Umverteilungsstruktur weiterhin Folgendes umfasst: Herstellen einer Mehrzahl von Unterkontakt-Metallisierungen so, dass sie sich in eine der Mehrzahl von dielektrischen Schichten hinein erstrecken, wobei das Verstärkungs-Patch und die Mehrzahl von Unterkontakt-Metallisierungen in einem gemeinsamen Prozess hergestellt werden und die erste Package-Komponente an die Mehrzahl von Unterkontakt-Metallisierungen gebondet wird.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Herstellen des Verstärkungs-Patches ein Plattieren umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Ablösen das Verstärkungs-Patch vollständig in dielektrische Materialien eingebettet ist.
- Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin ein Bonden einer zweiten Package-Komponente an die Umverteilungsstruktur umfasst, wobei das Verstärkungs-Patch Folgendes aufweist: einen ersten Teil, der von der ersten Package-Komponente überdeckt ist; einen zweiten Teil, der von der zweiten Package-Komponente überdeckt ist; und einen dritten Teil, der den ersten Teil mit dem zweiten Teil verbindet.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verstärkungs-Patch eine Maschenstruktur hat.
- Package mit: einer Umverteilungsstruktur, die Folgendes umfasst: eine Mehrzahl von dielektrischen Schichten, eine Mehrzahl von Umverteilungsleitungen, die sich in die Mehrzahl von dielektrischen Schichten hinein erstrecken, und ein Verstärkungs-Patch, das die Mehrzahl von dielektrischen Schichten überdeckt, wobei das Verstärkungs-Patch ein metallisches Material aufweist; einer ersten Package-Komponente, die über der Umverteilungsstruktur angeordnet ist und an diese gebondet ist; und einer Unterfüllung zwischen der Umverteilungsstruktur und der ersten Package-Komponente, wobei die Unterfüllung das Verstärkungs-Patch kontaktiert.
- Package nach
Anspruch 9 , wobei das Verstärkungs-Patch vollständig in dielektrische Materialien eingebettet ist. - Package nach
Anspruch 9 oder10 , wobei das Verstärkungs-Patch eine Breite hat, die größer als etwa 500 µm ist. - Package nach einem der
Ansprüche 9 bis11 , wobei das Verstärkungs-Patch von einem Randteil der ersten Package-Komponente überdeckt ist, wobei eine Überdeckungsbreite größer als etwa 200 µm ist. - Package nach einem der
Ansprüche 9 bis12 , wobei das Verstärkungs-Patch elektrisch floatend ist. - Package nach einem der
Ansprüche 9 bis12 , wobei das Verstärkungs-Patch mit der ersten Package-Komponente elektrisch verbunden ist und eine Maschenstruktur hat. - Package nach einem der
Ansprüche 9 bis11 , wobei das Verstärkungs-Patch einen Ring in der Nähe von vier Rändern der ersten Package-Komponente bildet. - Package mit: einer Umverteilungsstruktur, die Folgendes umfasst: eine Mehrzahl von dielektrischen Schichten, eine Mehrzahl von Umverteilungsleitungen, die sich in die Mehrzahl von dielektrischen Schichten hinein erstrecken, und ein Verstärkungs-Patch, das eine der Mehrzahl von dielektrischen Schichten kontaktiert, wobei das Verstärkungs-Patch elektrisch floatend ist; und einer Package-Komponente, die an die Umverteilungsstruktur gebondet ist, wobei das Verstärkungs-Patch einen ersten Teil aufweist, der von einem Eckteil der Package-Komponente überdeckt wird.
- Package nach
Anspruch 16 , wobei das Verstärkungs-Patch weiterhin einen zweiten Teil aufweist, der sich über die Package-Komponente hinaus erstreckt. - Package nach
Anspruch 16 oder17 , wobei der erste Teil des Verstärkungs-Patches eine Breite hat, die größer als etwa 200 µm ist. - Package nach einem der
Ansprüche 16 bis18 , wobei das Verstärkungs-Patch einen Ring bildet, der Folgendes umfasst: einen inneren Teil, der von der Package-Komponente überdeckt wird; und einen äußeren Teil, der sich über Ränder der Package-Komponente hinaus erstreckt, wobei der innere Teil und der äußere Teil Ringformen haben. - Package nach einem der
Ansprüche 16 bis18 , das weiterhin eine Unterfüllung zwischen der Umverteilungsstruktur und der Package-Komponente aufweist, wobei die Unterfüllung das Verstärkungs-Patch kontaktiert.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/823,995 | 2020-03-19 | ||
US16/823,995 US11393746B2 (en) | 2020-03-19 | 2020-03-19 | Reinforcing package using reinforcing patches |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102020108542A1 true DE102020108542A1 (de) | 2021-09-23 |
DE102020108542B4 DE102020108542B4 (de) | 2023-06-22 |
Family
ID=76507839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020108542.7A Active DE102020108542B4 (de) | 2020-03-19 | 2020-03-27 | Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung |
Country Status (5)
Country | Link |
---|---|
US (3) | US11393746B2 (de) |
KR (1) | KR102425696B1 (de) |
CN (1) | CN113053757B (de) |
DE (1) | DE102020108542B4 (de) |
TW (1) | TWI773178B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11894318B2 (en) | 2020-05-29 | 2024-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11393746B2 (en) * | 2020-03-19 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reinforcing package using reinforcing patches |
US11251114B2 (en) * | 2020-05-01 | 2022-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package substrate insulation opening design |
DE102020130962A1 (de) * | 2020-05-29 | 2021-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren |
US11705420B2 (en) * | 2020-10-29 | 2023-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-bump connection to interconnect structure and manufacturing method thereof |
US20220208559A1 (en) * | 2020-12-30 | 2022-06-30 | Advanced Micro Devices, Inc. | Method and apparatus for chip manufacturing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130221493A1 (en) | 2012-02-28 | 2013-08-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
US20180044169A1 (en) | 2016-08-12 | 2018-02-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US20190371734A1 (en) | 2018-05-30 | 2019-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of manufacturing the same |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE9704931D0 (sv) * | 1997-02-05 | 1997-12-30 | Akzo Nobel Nv | Sizing of paper |
JP2003005022A (ja) | 2001-06-25 | 2003-01-08 | Canon Inc | 交換レンズ及びカメラシステム |
JP3866058B2 (ja) | 2001-07-05 | 2007-01-10 | シャープ株式会社 | 半導体装置、配線基板及びテープキャリア |
US7375567B2 (en) * | 2005-06-30 | 2008-05-20 | Texas Instruments Incorporated | Digital storage element architecture comprising dual scan clocks and preset functionality |
US8759964B2 (en) | 2007-07-17 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level package structure and fabrication methods |
US20090218703A1 (en) * | 2008-02-29 | 2009-09-03 | Soo Gil Park | Lamination Tape for Reducing Chip Warpage and Semiconductor Device Containing Such Tape |
JP5339928B2 (ja) | 2009-01-15 | 2013-11-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
US9985150B2 (en) | 2010-04-07 | 2018-05-29 | Shimadzu Corporation | Radiation detector and method of manufacturing the same |
US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
US8361842B2 (en) | 2010-07-30 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded wafer-level bonding approaches |
US9064879B2 (en) | 2010-10-14 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures using a die attach film |
US8884431B2 (en) | 2011-09-09 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging methods and structures for semiconductor devices |
US8829676B2 (en) | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
US9000584B2 (en) | 2011-12-28 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor device with a molding compound and a method of forming the same |
US8680647B2 (en) | 2011-12-29 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with passive devices and methods of forming the same |
US8703542B2 (en) | 2012-05-18 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level packaging mechanisms |
US9991190B2 (en) | 2012-05-18 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging with interposer frame |
US8809996B2 (en) | 2012-06-29 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with passive devices and method of forming the same |
US8785299B2 (en) | 2012-11-30 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package with a fan-out structure and method of forming the same |
US8803306B1 (en) | 2013-01-18 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package structure and methods for forming the same |
US8778738B1 (en) | 2013-02-19 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices and packaging devices and methods |
US9263511B2 (en) | 2013-02-11 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package with metal-insulator-metal capacitor and method of manufacturing the same |
US9048222B2 (en) | 2013-03-06 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating interconnect structure for package-on-package devices |
US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
US8877554B2 (en) | 2013-03-15 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices |
US9209048B2 (en) | 2013-12-30 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two step molding grinding for packaging applications |
KR20160080965A (ko) * | 2014-12-30 | 2016-07-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US10165682B2 (en) * | 2015-12-28 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Opening in the pad for bonding integrated passive device in InFO package |
US9831148B2 (en) * | 2016-03-11 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated fan-out package including voltage regulators and methods forming same |
US10026716B2 (en) * | 2016-04-15 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC formation with dies bonded to formed RDLs |
US9935080B2 (en) * | 2016-04-29 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-layer Package-on-Package structure and method forming same |
US9941866B2 (en) * | 2016-07-12 | 2018-04-10 | Qualcomm Incorporated | Apparatus for design for testability of multiport register arrays |
US10062654B2 (en) | 2016-07-20 | 2018-08-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semicondcutor structure and semiconductor manufacturing process thereof |
US10083949B2 (en) * | 2016-07-29 | 2018-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Using metal-containing layer to reduce carrier shock in package formation |
US10177060B2 (en) * | 2016-10-21 | 2019-01-08 | Powertech Technology Inc. | Chip package structure and manufacturing method thereof |
TWI745494B (zh) | 2016-11-28 | 2021-11-11 | 日商三井金屬鑛業股份有限公司 | 多層配線板之製造方法 |
US10854568B2 (en) * | 2017-04-07 | 2020-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with Si-substrate-free interposer and method forming same |
JP2019041041A (ja) | 2017-08-28 | 2019-03-14 | 新光電気工業株式会社 | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 |
US10290571B2 (en) * | 2017-09-18 | 2019-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages with si-substrate-free interposer and method forming same |
KR102124892B1 (ko) * | 2017-09-29 | 2020-06-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 팬-아웃 패키징 공정에서의 범프 정렬 |
US11101209B2 (en) * | 2017-09-29 | 2021-08-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution structures in semiconductor packages and methods of forming same |
US10468355B2 (en) * | 2017-12-08 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | EMI Shielding structure in InFO package |
US11315891B2 (en) * | 2018-03-23 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming semiconductor packages having a die with an encapsulant |
US10892290B2 (en) * | 2018-03-27 | 2021-01-12 | Omnivision Technologies, Inc. | Interconnect layer contact and method for improved packaged integrated circuit reliability |
US10510645B2 (en) * | 2018-04-30 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarizing RDLs in RDL-first processes through CMP process |
US11075151B2 (en) * | 2018-06-29 | 2021-07-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out package with controllable standoff |
US10825696B2 (en) * | 2018-07-02 | 2020-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cross-wafer RDLs in constructed wafers |
US11139282B2 (en) | 2018-07-26 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure and method for manufacturing the same |
WO2020098470A1 (en) * | 2018-11-15 | 2020-05-22 | Changxin Memory Technologies, Inc. | Redistribution layer (rdl) structure, semiconductor device and manufacturing method thereof |
US20210159188A1 (en) * | 2019-11-22 | 2021-05-27 | Advanced Semiconductor Engineering, Inc. | Package structure and method for manufacturing the same |
US11393746B2 (en) * | 2020-03-19 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reinforcing package using reinforcing patches |
-
2020
- 2020-03-19 US US16/823,995 patent/US11393746B2/en active Active
- 2020-03-27 DE DE102020108542.7A patent/DE102020108542B4/de active Active
- 2020-06-22 KR KR1020200075843A patent/KR102425696B1/ko active IP Right Grant
- 2020-08-27 CN CN202010879929.1A patent/CN113053757B/zh active Active
-
2021
- 2021-03-10 TW TW110108470A patent/TWI773178B/zh active
-
2022
- 2022-06-24 US US17/808,827 patent/US11728256B2/en active Active
-
2023
- 2023-06-23 US US18/340,387 patent/US20230335477A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130221493A1 (en) | 2012-02-28 | 2013-08-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
US20180044169A1 (en) | 2016-08-12 | 2018-02-15 | Qorvo Us, Inc. | Wafer-level package with enhanced performance |
US20190371734A1 (en) | 2018-05-30 | 2019-12-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of manufacturing the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11894318B2 (en) | 2020-05-29 | 2024-02-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
US20210296220A1 (en) | 2021-09-23 |
DE102020108542B4 (de) | 2023-06-22 |
CN113053757A (zh) | 2021-06-29 |
US20230335477A1 (en) | 2023-10-19 |
KR102425696B1 (ko) | 2022-07-28 |
US20220328392A1 (en) | 2022-10-13 |
TWI773178B (zh) | 2022-08-01 |
US11728256B2 (en) | 2023-08-15 |
KR20210118348A (ko) | 2021-09-30 |
US11393746B2 (en) | 2022-07-19 |
TW202137449A (zh) | 2021-10-01 |
CN113053757B (zh) | 2024-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102020108542B4 (de) | Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung | |
DE102019103993B4 (de) | Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür | |
DE102016100274B4 (de) | Verfahren und packages für struktur eines dreidimensionalen chip-stackings | |
DE102016101685B4 (de) | Verfahren zur herstellung eines integrierten fan-out-packages | |
DE102019103729B4 (de) | Halbleiter-package und verfahren | |
DE102011056315B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102018130035B4 (de) | Package und verfahren | |
DE102019105763A1 (de) | Integriertes photonisches package undverfahren zu dessen herstellung | |
DE102017117808A1 (de) | Leitungsführungsentwurf für Dummy-Metallkappe und Umverteilungsleitung | |
DE10234208A1 (de) | Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür | |
DE102019103952A1 (de) | Kreuzwafer-RDLs in konstruierten Wafern | |
DE102019116734A1 (de) | Fan-out-package mit einem steuerbaren standoff-abstand | |
DE102020101431A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE102019117763A1 (de) | Seitenwandschutz für metallkontakthügel | |
DE102020100946B4 (de) | Getrenntes strom- und erdungsdesign zur ertragsverbesserung | |
DE102019109592A1 (de) | Die-stapel und deren ausbildungsverfahren | |
DE102018117689A1 (de) | Unterstützen von Info-Packages zum Reduzieren von Durchbiegung | |
DE102019117199A1 (de) | Fan-out-packages und verfahren zu deren herstellung | |
DE102018106672A1 (de) | LTHC als Ladungssperre beim Info-Package-Ausbilden | |
DE102020114002A1 (de) | Package-struktur | |
DE102019128619A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102020124229A1 (de) | Halbleitervorrichtung und verfahren | |
DE102021104194A1 (de) | Mehrhöckerverbindung zu einer interconnect-struktur und verfahren zu ihrer herstellung | |
DE102019129840B4 (de) | Halbleiter-bauelement und verfahren zu dessen herstellung | |
DE102019114968B3 (de) | Package von integrierten schaltungsvorrichtungen und sein herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |