DE102015104710A1 - Lösung zum Verringern schlechten Kontakts in Info-Gehäusen - Google Patents

Lösung zum Verringern schlechten Kontakts in Info-Gehäusen Download PDF

Info

Publication number
DE102015104710A1
DE102015104710A1 DE102015104710.1A DE102015104710A DE102015104710A1 DE 102015104710 A1 DE102015104710 A1 DE 102015104710A1 DE 102015104710 A DE102015104710 A DE 102015104710A DE 102015104710 A1 DE102015104710 A1 DE 102015104710A1
Authority
DE
Germany
Prior art keywords
housing
spacer
rdls
electrical connection
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015104710.1A
Other languages
English (en)
Other versions
DE102015104710B4 (de
Inventor
Jing-Cheng Lin
Chen-Hua Yu
Shih Ting Lin
Shin-puu Jeng
Szu Wei Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015104710A1 publication Critical patent/DE102015104710A1/de
Application granted granted Critical
Publication of DE102015104710B4 publication Critical patent/DE102015104710B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

Ein Gehäuse umfasst ein erstes Gehäuse, das einen Vorrichtungs-Die umfasst, eine Formmasse, die den Vorrichtungs-Die darin formt, eine Durchkontaktierung, die die Formmasse durchstößt, und mehrere erste Umverteilungsleitungen (RDLs) und mehrere zweite RDLs auf gegenüberliegenden Seiten der Formmasse. Die Durchkontaktierung verbindet eine der mehreren ersten RDLs mit einer der mehreren zweiten RDLs elektrisch. Das Gehäuse umfasst weiter ein zweites Gehäuse, das mit dem ersten Gehäuse verbunden ist, einen Abstandhalter, der in einer Lücke zwischen dem ersten Gehäuse und dem zweiten Gehäuse angeordnet ist, und ein erstes elektrisches Anschlussteil und ein zweites elektrisches Anschlussteil auf gegenüberliegenden Seiten des Abstandhalters. Das erste elektrische Anschlussteil und das zweite elektrische Anschlussteil verbinden das erste Gehäuse elektrisch mit dem zweiten Gehäuse. Der Abstandhalter hat einen Abstand von dem ersten elektrischen Anschlussteil und dem zweiten elektrischen Anschlussteil.

Description

  • Diese Anmeldung beansprucht die Priorität der vorläufigen U.S.-Anmeldung mit der Seriennr. 61/949 843, eingereicht am 7. März 2014, mit dem Titel „Semiconductor Package and Methods for Manufacturing und Testing Same”; diese Anmeldung ist hiermit durch Bezugnahme aufgenommen.
  • HINTERGRUND
  • Bei der Entwicklung der Halbleitertechnologie werden Halbleiterchips/-dies immer kleiner. Unterdessen müssen mehr Funktionen in die Halbleiterdies integriert werden. Daher müssen Halbleiterdies immer größere Zahlen von E/A-Kontaktstellen aufweisen, die in kleinere Flächen angeordnet werden, und die Dichte der E/A-Kontaktstellen steigt mit der Zeit schnell an. Im Ergebnis wird das Kapseln (Packaging) der Halbleiterdies immer schwieriger, was den Ertrag des Kapselns negativ beeinflusst.
  • Herkömmliche Kapselungstechnologien können in zwei Kategorien aufgeteilt werden. Bei der ersten Kategorie werden Dies auf einem Wafer gekapselt, bevor sie gesägt werden. Diese Kapselungstechnologie hat einige vorteilhafte Eigenschaften, etwa einen größeren Durchsatz und niedrigere Kosten. Weiter wird weniger Unterfüllung oder Formmasse benötigt. Diese Kapselungstechnologie leidet jedoch auch unter Nachteilen. Wie vorher erwähnt, werden die Größen der Dies zunehmend kleiner und die entsprechenden Gehäuse können nur Fan-In-Gehäuse sein, bei denen die E/A-Kontaktstellen jedes Dies auf einen Bereich direkt über der Oberfläche des entsprechenden Dies beschränkt sind. Durch die begrenzte Fläche der Dies ist die Anzahl von E/A-Kontaktstellen aufgrund der Begrenzungen des Mittenabstands der E/A-Kontaktstellen begrenzt. Wenn der Mittenabstand der Kontaktstellen verringert wird, können Lötbrücken auftreten. Zusätzlich müssen, unter dem Erfordernis von festen Lötkugel-Größen, Lötkugeln eine bestimmte Größe haben, was wiederum die Anzahl von Lötkugeln beschränkt, die auf der Oberfläche eines Dies angeordnet werden können.
  • In der anderen Kategorie von Kapselung werden Dies von Wafern gesägt, bevor sie gekapselt werden, und nur „bekannte gute Dies” werden gekapselt. Eine vorteilhafte Eigenschaft dieser Kapselungstechnologie ist die Möglichkeit, Fan-Out-Gehäuse auszubilden, was bedeutet, dass die E/A-Kontaktstellen auf einem Die auf eine größere Fläche als den Die umverteilt werden können, so dass die Anzahl von E/A-Kontaktstellen, die auf den Oberflächen des Dies angeordnet sind, erhöht werden kann.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert sein.
  • 1 bis 7 zeigen die Schnittansichten von Zwischenstufen bei dem Ausbilden eines Gehäuses, das ein integriertes Fan-Out-(InFO)-Gehäuse umfasst, in Übereinstimmung mit einigen Ausführungsformen;
  • 8 und 9 sind Schnittansichten einiger Gehäuse in Übereinstimmung mit einigen Ausführungsformen; und
  • 10A bis 10F sind Draufsichten/Untersichten der Gehäuse in den InFO-Gehäusen in Übereinstimmung mit einigen Ausfühhrungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten”, „unter”, „unterer”, „über”, „oberer” und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Es sind ein Gehäuse (engl.: Package) und ein Verfahren zu seiner Herstellung in Übereinstimmung mit verschiedenen beispielhaften Ausführungsformen vorgesehen. Die Varianten der Ausführungsformen werden beschrieben. Überall in den verschiedenen Ansichten und beispielhaften Ausführungsformen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen.
  • 1 zeigt eine Schnittansicht des Gehäuses (engl.: Package) 100. In einigen Ausführungsformen umfasst das Gehäuse 100 einen Vorrichtungs-Die 102, wobei die Vorderseite des Vorrichtungs-Dies 102 nach unten zeigt und mit den Umverteilungsleitungen (RDLs) 112 verbunden ist. In alternativen Ausführungsformen umfasst das Gehäuse 100 mehr als einen Vorrichtungs-Die, die auf der gleichen Ebene angeordnet sein können. Der Vorrichtungs-Die 102 kann ein Halbleitersubstrat 108 und integrierte Schaltungsvorrichtungen 104 (etwa aktive Vorrichtungen, die beispielsweise Transistoren umfassen) auf der vorderen Oberfläche (der Oberfläche, die nach unten zeigt) des Halbleitersubstrats 108 umfassen. Der Vorrichtungs-Die 102 kann einen Logik-Die wie einen Zentralprozessor-(CPU)-Die, einen Grafikprozessor-(GPU)-Die, einen mobilen Anwendungs-Die oder Ähnliches umfassen.
  • Der Vorrichtungs-Die 102 ist in Formmaterial 120 geformt, das den Vorrichtungs-Die 102 umgibt, wenn er in der Draufsicht der Struktur in 1 betrachtet wird. Das Formmaterial 120 kann eine Formmasse, eine Form-Unterfüllung, ein Harz, ein Epoxid oder Ähnliches sein. In Übereinstimmung mit einigen Ausführungsformen wird das Formmaterial 120 ausgebildet, indem ein flüssiges Material aufgebracht wird, um den Vorrichtungs-Die 102 darin einzuschließen, und dann das Formmaterial ausgehärtet wird, beispielsweise durch ein ultraviolettes (UV-)Aushärten oder ein thermisches Aushärten, so dass das aufgebrachte flüssige Material verfestigt wird. Die untere Fläche 120A des Formmaterials 120 kann mit den unteren Enden des Vorrichtungs-Dies 102 eingeebnet werden, wobei die unteren Endabschnitte beispielsweise Metallsäulen umfassen. Die obere Fläche 120B des Formmaterials 120 kann plan oder höher als die rückseitige Fläche 108A des Halbleitersubstrats 108 sein. In einigen Ausführungsformen wird die rückseitige Fläche 108A des Halbleitersubstrats 108 durch einen Die-Befestigungsfilm 110 überlappt, der ein dielektrischer Film ist, der den Vorrichtungs-Die 102 an der darüber liegenden dielektrischen Schicht 118 befestigt. Der Vorrichtungs-Die 102 umfasst weiter Metallsäulen/-kontaktstellen 106 (die beispielsweise Kupfersäulen umfassen können), die die RDLs 112 berühren und mit ihnen verbunden sind.
  • Das Gehäuse 100 kann RDLs auf der Unterseite 112, die unter dem Vorrichtungs-Die 102 liegen, und RDLs auf der Oberseite 116, die über dem Vorrichtungs-Die 102 liegen, umfassen. Die RDLs auf der Unterseite 112 sind in dielektrischen Schichten 114 ausgebildet und die RDLs auf der Oberseite 116 sind in dielektrischen Schichten 118 ausgebildet. Die RDLs 112 und 116 können aus leitenden Materialien ausgebildet sein, etwa metallischen Materialien, die Kupfer, Aluminium, Nickel, Titan, Legierungen daraus oder Mehrschichtstrukturen daraus umfassen können. In einigen Ausführungsformen werden die dielektrischen Schichten 114 und 118 aus organischen Materialien ausgebildet, etwa Polymeren, die weiter Polybenzoxazole (PBO), Benzocyclobuten (BCB), Polyimid oder Ähnliches umfassen können. In alternativen Ausführungsformen werden die dielektrischen Schichten 114 und 118 aus anorganischem Material ausgebildet, etwa Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder Ähnlichem. Das Gehäuse 100 wird als integriertes Fan-Out-(InFO)-Gehäuse bezeichnet, da die RDLs 112 und 116 sich über die Ränder des oder der Vorrichtungs-Dies 102 erstrecken und das Formen des oder der Vorrichtungs-Dies 102 mit dem Ausbilden der entsprechenden RDLs 112 und 116 integriert ist.
  • Durchkontaktierungen 122 werden ausgebildet, um durch das Formmaterial 120 zu stoßen. In einigen Ausführungsformen haben die Durchkontaktierungen 122 obere Flächen, die mit der oberen Fläche 120B des Formmaterials 120 plan sind, und untere Flächen, die mit der unteren Fläche 120A des Formmaterials 120 plan sind. Die Durchkontaktierungen 122 verbinden die RDLs auf der Unterseite 112 elektrisch mit den RDLs auf der Oberseite 116. Die Durchkontaktierungen 122 können auch in körperlichem Kontakt mit den RDLs auf der Unterseite 112 und den RDLs auf der Oberseite 116 stehen. Die Durchkontaktierungen 122 sind aus einem leitenden Material ausgebildet, etwa einem metallischen Material, das Kupfer, Aluminium, Wolfram, Nickel, Titan oder Legierungen daraus umfassen kann. Das Ausbilden der Durchkontaktierungen 122 kann das Ausbilden einer Maskenschicht (etwa eines Fotoresist, nicht gezeigt) über einer Metall-Keimschicht (nicht gezeigt), das Strukturieren der Maskenschicht, um Öffnungen auszubilden, und das Plattieren von Durchkontaktierungen 122 in den Öffnungen in der Maskenschicht umfassen. Die Maskenschicht wird dann entfernt. In alternativen Ausführungsformen werden die Durchkontaktierungen 122 als Metallsäulen vorgeformt und werden an den erwünschten Orten platziert.
  • Elektrische Anschlussteile 124, die aus einem oder mehreren metallischen Nicht-Lot-Material(ien) ausgebildet sind, werden auf der unteren Fläche des Gehäuses 100 ausgebildet. In einigen Ausführungsformen umfassen die elektrischen Anschlussteile 124 Under-Bump-Metallurgien (UBMs) oder Metall-Kontaktstellen. In alternativen Ausführungsformen umfassen die elektrischen Anschlussteile 124 Metallsäulen, etwa Kupfersäulen. In der gesamten Beschreibung werden die elektrischen Anschlussteile 124 als Metall-Kontaktstellen 124 bezeichnet, obwohl sie andere Formen aufweisen können. In Übereinstimmung mit einigen Ausführungsformen umfassen die Metall-Kontaktstellen 124 Kupfer, Aluminium, Titan, Nickel, Palladium, Gold oder Mehrschichtstrukturen daraus. In einigen Ausführungsformen sind, wie in 1 gezeigt ist, die unteren Flächen der Metall-Kontaktstellen 124 plan mit der unteren Fläche der unteren dielektrischen Schicht 114. In alternativen Ausführungsformen erstrecken sich die unteren Flächen der Metall-Kontaktstellen 124 unter der unteren Fläche der unteren dielektrischen Schicht 114. In einigen Ausführungsformen sind Lotbereiche 126 an den unteren Flächen der Metall-Kontaktstellen 124 befestigt.
  • 2 zeigt das Anordnen einer Passivierungsschicht 128, die verwendet wird, um die darunter liegenden RDLs 116 vor Schäden durch Feuchtigkeit und andere schädliche Chemikalien zu schützen. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Passivierungsschicht 128 ein Polymer, etwa PBO oder Polyimid. Die Passivierungsschicht kann auch aus Lot-Masken- oder anorganischen Materialien ausgebildet sein, etwa Siliziumnitrid, Siliziumoxid oder Mehrschichtstrukturen aus organischen und/oder anorganischen Materialien. Die Passivierungsschicht 128 kann als gleichförmige Schicht ausgebildet sein, die das gesamte Formmaterial 120 bedeckt. In Übereinstimmung mit einigen Ausführungsformen wird die Passivierungsschicht 128 als Flüssigkeit oder Gel angeordnet und dann ausgehärtet. In alternativen Ausführungsformen umfasst die Passivierungsschicht 128 einen vorgeformten Film, der über der Struktur angeordnet wird, die in 1 gezeigt ist.
  • Mit Bezug auf 3 wird ein Abstandhalter 130 auf der Passivierungsschicht 128 angeordnet. In Übereinstimmung mit einigen Ausführungsformen wird der Abstandhalter 130 aus einem organischen Material ausgebildet, das als flüssiges Material (Flüssigkeit oder Gel) aufgebracht werden kann. Das aufgebrachte organische Material wird dann ausgehärtet, beispielsweise durch ultraviolettes (UV-)Aushärten oder thermisches Aushärten, so dass es eine feste Form annimmt. Das Aufbringen des Abstandhalters 130 kann durch. Schablonendruck oder Aufbringen durch eine Düse erreicht werden. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung ist das Gehäuse 100 Teil eines Wafer-Level-Gehäuses, das mehrere Gehäuse umfasst, die eine identische Struktur wie das Gehäuse 100 haben. Somit werden mehrere Abstandhalter 130 angeordnet, wobei jedes der Gehäuse einen der mehreren Abstandhalter 130 darauf aufweist. In diesen Ausführungsformen wird das Schablonendrucken oder das Aufbringen durch die Düse auf der Wafer-Ebene ausgeführt und die mehreren Abstandhalter 130 werden zur gleichen Zeit ausgehärtet. Daher wird die Wirtschaftlichkeit beim Aufbringen des Abstandhalters 130 aufgrund der Steigerung des Durchsatzes verbessert. In alternativen Ausführungsformen wird das Ausbilden des Abstandhalters 130 ausgeführt, nachdem das Gehäuse 100 von dem zugehörigen Gehäuse gesägt wurde, das mehrere identische Gehäuse umfasst.
  • In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung wird der Abstandhalter 130 vorgeformt und wird dann auf die obere Fläche der Passivierungsschicht 128 angebracht und/oder befestigt. Der vorgeformte Abstandhalter 130 kann aus einem Material ausgebildet sein, das aus einem Metall oder einer Metalllegierung (etwa Kupfer, Aluminium oder rostfreiem Stahl), Keramik, einem organischen Material wie einem Polymer, einem Halbleitermaterial wie Silizium, Glas und Ähnlichem ausgewählt ist. Der Abstandhalter 130 kann auch eine Verbindungsstruktur aufweisen, die mehr als eine Schicht umfasst, die aus unterschiedlichen der oben erwähnten Materialien ausgebildet sind. In diesen Ausführungsformen kann ein unterer Abschnitt des gezeigten Abstandhalters 130 ein Haftmaterial umfassen. Der Abstandhalter 130 ist ein Hilfs-Die in Übereinstimmung mit einigen Ausführungsformen. Der Abstandhalter 130 kann beispielsweise ein Hilfs- oder ein aktiver Speicher-Die sein, etwa ein dynamischer Arbeitsspeicher-(DRAM)-Die. Wenn er ein aktiver Die ist, kann der Abstandhalter 130 mit den darunter liegenden RDLs umgedreht verbunden sein (Flip-Bonding).
  • In Übereinstimmung mit einigen Ausführungsformen umfasst der Abstandhalter 130 einen Abschnitt, der an der Mitte 134 des Gehäuses 100 ausgerichtet ist, wobei die Mitte 134 so gezeigt ist, dass sie sich in der Richtung rechtwinklig zu den Hauptebenen (etwa der oberen Fläche und der unteren Fläche) des Gehäuses 100 erstreckt. 10A bis 10F zeigen beispielsweise die Draufsichten der Abstandhalter 130 in Übereinstimmung mit unterschiedlichen Ausführungsformen, wobei die 10A und 10B zeigen, dass der Abstandhalter 130 einen Abschnitt umfasst, der die Mitte 134 des Gehäuses 100 überlappt. In alternativen Ausführungsformen umfasst der Abstandhalter 130 nicht irgendeinen Abschnitt, der an der Mitte 134 des Gehäuses 100 ausgerichtet ist. In diesen Ausführungsformen kann, wie in den 10C, 10D, 10E und 10F gezeigt ist, der Abstandhalter 130 Abschnitte auf den gegenüberliegenden Seiten der Mitte 134 umfassen und der Abstandhalter 130 kann mit Bezug auf die Mitte 134 in Übereinstimmung mit den Ausführungsformen der vorliegenden Offenbarung symmetrisch sein.
  • Bezieht man sich wieder auf 3, weist der Abstandhalter 130 eine horizontale Größe auf, die kleiner als die entsprechende horizontale Größe des Vorrichtungs-Dies 102 ist, wie in 3 gezeigt ist. In alternativen Ausführungsformen weist der Abstandhalter 130 eine horizontale Größe auf, die gleich der entsprechenden horizontalen Größe des Vorrichtungs-Dies 102 (durch die gestrichelten Linien 130” gezeigt) ist. In noch alternativen Ausführungsformen weist der Abstandhalter 130 eine horizontale Größe auf, die größer als die entsprechende horizontale Größe des Vorrichtungs-Dies 102 (durch die gestrichelten Linien 130' gezeigt) ist. Der Abstandhalter 130 kann auch einen Teil oder die Gesamtheit des Vorrichtungs-Dies 102 überlappen. Wie in 3 gezeigt ist, kann der Abstandhalter 130 an dem Vorrichtungs-Die 102 ausgerichtet sein. In alternativen Ausführungsformen ist der Abstandhalter 130 mit dem darunter liegenden Vorrichtungs-Die 102 fehlausgerichtet. In Übereinstimmung mit einigen Ausführungsformen liegt die Dicke T1 des Abstandhalters 130 im Bereich zwischen etwa 20 μm und etwa 400 μm. Man beachte jedoch, dass die Werte, die in der gesamten Beschreibung angegeben sind, nur Beispiele sind und auf andere Werte geändert werden können.
  • 4 zeigt das Entfernen einiger Teile der Passivierungsschicht 128, um die Metall-Kontaktstellen 116' freizulegen, die Teil der RDLs 116 sein können. Im Ergebnis werden Öffnungen 136 in der Passivierungsschicht 128 ausgebildet. Das Ausbilden der Öffnungen 136 kann durch Laser-Bohren erreicht werden. In einigen Ausführungsformen werden, wie in 4 gezeigt ist, die Öffnungen 136 nach dem Ausbilden des Abstandhalters 130 ausgebildet. In alternativen Ausführungsformen werden die Öffnungen 136 vor dem Ausbilden des Abstandhalters 130 ausgebildet. Alternativ kann, wenn die Passivierungsschicht 128 aus einem lichtempfindlichen Material wie PBO oder Polyimid ausgebildet wird, das Ausbilden der Öffnungen 136 durch ein Lithographieverfahren erreicht werden, das eine Belichtung gefolgt von einem Entwicklungsschritt umfasst. In der Draufsicht der Struktur, die in 4 gezeigt ist, können die Öffnungen 136 an einem oder mehreren Ring(en) ausgerichtet sei, die einen mittleren Bereich der Passivierungsschicht 128 umgeben, wobei der mittlere Bereich keine Öffnungen aufweist, die darin ausgebildet sind.
  • 5 zeigt das Ausbilden von elektrischen Anschlussteilen 138. In einigen Ausführungsformen sind die elektrischen Anschlussteile 138 Lotbereiche. Somit wird ein Kugel-Anordnungsschritt ausgeführt, um Lötkugeln in die Öffnungen 136 (4) zu tropfen, gefolgt von einem Aufschmelzverfahren, um die Lötkugeln aufzuschmelzen. In alternativen Ausführungsformen wird eine Lotschicht in jeder der Öffnungen 136 plattiert und dann werden die Lotschichten in den Öffnungen 136 aufgeschmolzen, um die Lotbereiche auszubilden. Die elektrischen Anschlussteile 138 können auch Metallsäulen und Lotschichten (nicht gezeigt) auf den Metallsäulen umfassen. Die Metallsäulen und die Lotschichten können auch durch Plattieren oder Drucken ausgebildet werden, gefolgt von einem Aufschmelzen, um die Lotschichten zu formen.
  • 6 zeigt eine Schnittansicht des Gehäuses 200, das mit dem Gehäuse 100 verbunden werden soll. Das Gehäuse 200 wird manchmal als oberes Gehäuse bezeichnet. In einigen Ausführungsformen umfasst das Gehäuse 200 ein Gehäuse-Substrat 202 und einen oder mehrere Vorrichtungs-Die(s) 204, die mit dem Gehäuse-Substrat 202 verbunden sind. Die Vorrichtungs-Dies 204 können Speicher-Dies sein, etwa dynamische Arbeitsspeicher-(DRAM)-Dies, statische Arbeitsspeicher-(SRAM)-Dies oder Ähnliches. Die Formmasse 220 kann die Vorrichtungs-Dies 204 in sich formen. Die Vorrichtungs-Dies 204 können identisch zu einander sein oder können sich voneinander in anderen Ausführungsformen unterscheiden. Obwohl 6 zeigt, dass die Vorrichtungs-Dies 204 mit dem Gehäuse-Substrat 202 durch Drahtbonden verbunden sind, kann in alternativen Ausführungsformen der vorliegenden Offenbarung Flip-Chip-Bonden verwendet werden. Elektrische Anschlussteile 238 werden auf der Oberfläche des Gehäuses 200 ausgebildet. In einigen Ausführungsformen sind die elektrischen Anschlussteile 238 Lotbereiche. In alternativen Ausführungsformen umfassen die elektrischen Anschlussteile 238 Metallsäulen, Metall-Kontaktstellen etc. und eine Lotschicht kann, muss aber nicht, als die Oberflächenkomponenten der elektrischen Anschlussteile 238 ausgebildet sein. Die Orte der elektrischen Anschlussteile 238 sind gemäß den Orten der elektrischen Anschlussteile 138 entworfen, so dass jeder der elektrischen Anschlussteile 238 an einem der elektrischen Anschlussteile 138 ausgerichtet sein kann und umgekehrt.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung ist ein Abstandhalter 230 auf einer Oberfläche des Gehäuses 200 angeordnet und liegt auf der gleichen Seite des Gehäuses 200 wie die elektrischen Anschlussteile 238. In alternativen Ausführungsformen wird der Abstandhalter 230 nicht auf der Oberfläche des Gehäuses 200 ausgebildet. Das Material und das Ausbilden des Abstandhalters 230 können aus den gleichen Kandidatenmaterialien und Kandidaten-Ausbildungsverfahren zum Ausbilden des Abstandhalters 130 ausgewählt sein. Zusätzlich können die Abstandhalter 130 und 230 aus dem gleichen Material ausgebildet sein oder können aus unterschiedlichen Materialien ausgebildet sein.
  • 7 zeigt das Verbinden des Gehäuses 100 mit dem Gehäuse 200, um das Gehäuse 300 auszubilden. Das Gehäuse 300 weist demnach eine Package-on-Package-(PoP)-Struktur auf, die das Gehäuse 200 als oberes Gehäuse und das InFO-Gehäuse 100 als unteres Gehäuse aufweist. Bei dem Verbindungsverfahren werden elektrische Anschlussteile 238 (6) an zugehörigen Lotbereichen 138 (5) ausgerichtet und in Kontakt mit ihnen gebracht. Ein Aufschmelzen wird dann ausgeführt, um die elektrischen Anschlussteile 238 mit den elektrischen Anschlussteilen 138 zu verbinden. 7 zeigt, dass wenn die elektrischen Anschlussteile 138 und 238 Lotbereiche sind, das Aufschmelzen die Verschmelzung der elektrischen Anschlussteile 138 mit den elektrischen Anschlussteilen 238 und das Ausbilden von Lotbereichen 38 bewirkt.
  • Nach dem Verbinden des Gehäuses 100 mit dem Gehäuse 200 wird der Abstandhalter 130 in der Lücke zwischen den Gehäusen 100 und 200 angeordnet. In Übereinstimmung mit einigen Ausführungsformen ist die untere Fläche des Abstandhalters 130 an dem Gehäuse 100 befestigt und seine obere Fläche steht in Kontakt mit dem Gehäuse 200. In diesen Ausführungsformen ist die Dicke T1 des Abstandhalters 130 gleich dem Sicherheitsabstand (engl. „standoff distance”) SD1 zwischen den Gehäusen 100 und 200. In alternativen Ausführungsformen weist der Abstandhalter 130 eine Dicke T1' auf, die durch die gestrichelte Linie gezeigt ist, die kleiner als der Sicherheitsabstand SD1 ist. Somit ist die untere Fläche des Abstandhalters 130 an dem Gehäuse 100 befestigt, während die obere Fläche des Abstandhalters 130 in diesen Ausführungsformen von der unteren Fläche des Gehäuses 200 durch eine Lücke einen Abstand hat.
  • 7 zeigt weiter den funktionalen Test des Gehäuses 300. Der funktionale Test wird durch eine Fassung 40 ausgeführt, die mehrere Sondenstifte 42 umfasst, die gegen die Lotbereiche 126 gedrückt werden. Durch die Sondenstifte 42 können Eingabesignale in das Gehäuse 300 geleitet werden und Ausgabesignale von dem Gehäuse 300 empfangen werden. Die Fassung 40 kann Federn (nicht gezeigt) umfassen, die an den Sondenstiften 42 befestigt sind, so dass die Sondenstifte 42 Lotbereiche 126 sondieren können, die nicht koplanar sind. Die Federn (ihren jedoch auch dazu, dass Kräfte auf die Lotbereiche 126 ausgeübt werden. Wie in 7 gezeigt ist, werden die Parameterabschnitte des Gehäuses 100 durch die Lotbereiche 38 getragen und die Parameterabschnitte des Gehäuses 100 geben den Kräften nicht nach, die durch die Sondenstifte 42 ausgeübt werden. Der innere/mittlere Abschnitt des Gehäuses 100 weist keine Lotbereiche 38 auf, die ihn vor den Kräften, die durch die Sondenstifte 42 ausgeübt werden, schützen. Wenn kein Abstandhalter (etwa 130) ausgebildet wird, führt der große mittlere Raum zwischen den Gehäusen 100 und 200 dazu, dass der mittlere Bereich des Gehäuses 100 den Kräften nachgibt, die durch die Sondenstifte 42 angelegt werden. Im Ergebnis verkrümmt sich das Gehäuse 100 und die gekrümmte Ebene der oberen Fläche des gekrümmten Gehäuses 100 ist als gestrichelte Linie 44 schematisch gezeigt. Die unteren Punkte der Lotbereiche 126 sind dann in einer Eben, die gekrümmt ist, wobei die Eben durch die gestrichelte Linie 46 gezeigt ist. Somit haben einige der Sondenstifte 42 einen schlechten Kontakt mit den zugehörigen Lotbereichen 126. Dies kann dazu führen, dass einige der guten Gehäuse 300 fälschlicherweise in dem funktionalen Test durchfallen.
  • In den Ausführungsformen der vorliegenden Offenbarung trägt, da der Abstandhalter 130 ausgebildet wird, der Abstandhalter 130 den mittleren Abschnitt des Gehäuses 100, so dass die Verkrümmung des Gehäuses 100, die während des funktionalen Tests hervorgerufen wird, zumindest verringert und möglicherweise beseitigt wird.
  • Die 8 und 9 zeigen das Gehäuse 300 in Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung. Das Gehäuse 300 in 8 ähnelt dem Gehäuse 300 in 7, außer dass der Abstandhalter 230 (anstatt 130) angeordnet wird, wobei der Abstandhalter 230 in dem Schritt so angeordnet wird, wie in 6 gezeigt ist. In diesen Ausführungsformen wird der Abstandhalter 130 nicht angeordnet. Der Abstandhalter 230 kann eine Dicke aufweisen, die gleich dem Sicherheitsabstand SD1 zwischen den Gehäusen 100 und 200 ist. Alternativ wird der Abstandhalter 230 durch die gestrichelten Linien 230' gezeigt, wobei der entsprechende Abstandhalter 230 eine Dicke aufweist, die kleiner als der. Sicherheitsabstand SD1 zwischen den Gehäusen 100 und 200 ist. Somit weist der Abstandhalter 230 in diesen Ausführungsformen einen Abstand von dem Gehäuse 100 auf.
  • Das Gehäuse 300 in 9 ähnelt dem Gehäuse 300 in 7, außer dass beide Abstandhalter 130 und 230 angeordnet werden. In diesen Ausführungsformen kann der Abstandhalter 130 eine gleiche Draufsicht und/oder eine gleiche Größe wie der Abstandhalter 230 haben. Zumindest ein Abschnitt, und möglicherweise die Gesamtheit, des Abstandhalters 130 ist an zumindest einem Abschnitt, und möglicherweise der Gesamtheit, des Abstandhalters 230 ausgerichtet. Somit trägt in dem funktionalen Test zumindest ein Abschnitt des Abstandhalters 230 den entsprechenden Abstandhalter 130, wenn sich das Gehäuse 100 unter dem Druck der Sondenstifte 42 krümmt. Die vereinigte Dicke der Abstandhalter 130 und 230 kann gleich dem Sicherheitsabstand SD1 zwischen den Gehäusen 100 und 200 sein. Somit stehen die Abstandhalter 130 und 230 in Kontakt mit einander. Alternativ sind die Abstandhalter 130 und 230 durch gestrichelte Linien gezeigt, wobei die vereinigte Dicke der Abstandhalter 130 und 230 kleiner als der Sicherheitsabstand SD1 zwischen den Gehäusen 100 und 200 ist. Somit haben die Abstandhalter 130 und 230 voneinander durch eine Lücke einen Abstand.
  • In einigen Ausführungsformen ist, wie in 7, 8 und 9 gezeigt ist, eine Unterfüllung 48 in der Lücke zwischen den Gehäusen 100 und 200 angeordnet. Somit steht die Unterfüllung 48 mit den Lotbereichen 38 und dem oder den Abstandhalter(n) 130 und/oder 230 in Kontakt. In alternativen Ausführungsformen ist keine Unterfüllung in dem Endprodukt angeordnet, beispielsweise zu dem Zeitpunkt, an dem das Gehäuse 300 beispielsweise mit einer Leiterplatte (nicht gezeigt) verbunden wird. Somit liegen der oder die Abstandhalter 130 und/oder 230 in einem Luftspalt in diesen Ausführungsformen. Des Weiteren kann in den Ausführungsformen, in denen die Abstandhalter 130 und 230 beide ausgebildet werden und eine Lücke zwischen sich haben, die Unterfüllung 48 sich in die Lücke erstrecken. In alternativen Ausführungsformen der vorliegenden Offenbarung kann die Unterfüllung 48 die Lücke zwischen den Abstandhaltern 130 und 230 umgeben, um einen Luftspalt zu bilden.
  • Die 10A bis 10F zeigen die Draufsichten der Gehäuse 100 oder die Untersichten des Gehäuses 200 in Übereinstimmung mit einigen Ausführungsformen. Das Bezugszeichen 100/200 zeigt an, dass das entsprechende. Gehäuse entweder das Gehäuse 100 oder das Gehäuse 200 sein kann. Elektrische Anschlussteile 138 oder 238 (als 138/238 gekennzeichnet) können benachbart zu den Parameterbereichen der zugehörigen Gehäuse 100/200 ausgebildet werden. In einigen Ausführungsformen sind die elektrischen Anschlussteile 138/238 an einem oder mehreren Ring(en) ausgerichtet. Ein leerer Raum verbleibt in dem mittleren Bereich des Gehäuses 100/200, wobei Abstandhalter 130/230 in dem mittleren Bereich angeordnet sind. Der leere Raum zwischen benachbarten Abstandhaltern 130/230 wird jedoch so gesteuert, dass er nicht zu groß ist, so dass die Abstandhalter 130/230 als wirksame Träger in dem funktionalen Test dienen können.
  • Die 10A zeigt, dass die Abstandhalter 130 und/oder 230 eine X-förmige Form in der Draufsicht (oder der Untersicht) haben. 10B zeigt, dass die Abstandhalter 130 und/oder 230 eine rechteckige Form in der Draufsicht (oder Untersicht) haben. 10C zeigt, dass die Abstandhalter 130 und/oder 230 mehrere getrennte Abschnitte umfassen, die voneinander einen Abstand haben, wobei jeder der getrennten Abschnitte eine kreisförmige Form in der Draufsicht (oder Untersicht) hat. 10D zeigt, dass die Abstandhalter 130 und/oder 230 einen hohlen Ring bilden. Die 10E und 10F zeigen, dass die Abstandhalter 130 und/oder 230 mehrere getrennte Abschnitte umfassen, die voneinander einen Abstand haben, wobei jeder der getrennten Abschnitte eine streifenförmige Form in der Draufsicht (oder Untersicht) hat.
  • Es zeigt sich, dass die wünschenswerte Größe, die wünschenswerte Position und die wünschenswerte Anzahl von Abstandhaltern 130 und 230 von verschiedenen Faktoren beeinflusst werden, einschließlich, aber nicht beschränkt auf, die Steifigkeit des Gehäuses 100 und die Größe des Raums, der von den elektrischen Anschlussteilen 138/238 umgeben ist. Daher ist das optimale Design der Abstandhalter 130 und 230 durch diese Faktoren beeinflusst.
  • 10A bis 10F zeigen auch einige beispielhafte Durchkontaktierungen 122. Obwohl die 10A bis 10F zeigen, dass in einigen beispielhaften Ausführungsformen die Durchkontaktierungen 122 an den Lotbereichen 138/238 ausgerichtet sind, können die Durchkontaktierungen 122 auch an den Lotbereichen 138/238 fehlausgerichtet sein. Die Durchkontaktierungen 122 können auch an einem oder mehreren Ring(en) ausgerichtet sein, die den Abstandhalter 130/230 umgeben.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Eigenschaften. Durch das Anordnen eines Abstandhalters zwischen einem InFO-Gehäuse und einem anderen Gehäuse kann der Abstandhalter verhindern, dass das InFO-Gehäuse während des funktionalen Tests des entsprechenden InFO-Gehäuses eine Verkrümmung aufweist. Zusätzlich wird, durch das Anordnen des Abstandhalters, die Verkrümmung des Gehäuses 300 verringert, selbst wenn es nicht in Kontakt mit den Sondenstiften steht, die in dem funktionalen Test verwendet werden. Es werden beispielsweise Probegehäuse ausgebildet, um die Wirkung der Abstandhalter auf die Verkrümmung der Gehäuse zu ermitteln. Die Probegehäuse zeigen an, dass die Gehäuse, die keine Abstandhalter umfassen, eine maximale Verkrümmung von 89 μm aufweisen, wobei die durchschnittliche Verkrümmung 63 μm beträgt. Wenn die Probegehäuse die Abstandhalter umfassen, wird die maximale Verkrümmung auf 67 μm verringert und die durchschnittliche Verkrümmung wird auf 49 μm verringert.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Gehäuse (engl.: Package) ein erstes Gehäuse, das einen Vorrichtungs-Die umfasst, eine Formmasse, die den Vorrichtungs-Die darin formt, eine Durchkontaktierungen, die die Formmasse durchstößt, und mehrere erste RDLs und mehrere zweite RDLs auf gegenüberliegenden Seiten der Formmasse. Die Durchkontaktierung verbindet eine der mehreren ersten RDLs mit einer der mehreren zweiten RDLs. Das Gehäuse umfasst weiter ein zweites Gehäuse, das mit dem ersten Gehäuse verbunden ist, einen Abstandhalter, der in einer Lücke zwischen dem ersten Gehäuse und dem zweiten Gehäuse angeordnet ist, und ein erstes elektrisches Anschlussteil und ein zweites elektrisches Anschlussteil auf gegenüberliegenden Seiten des Abstandhalters. Das erste elektrische Anschlussteil und das zweite elektrische Anschlussteil verbinden das erste Gehäuse mit dem zweiten Gehäuse. Der Abstandhalter hat von dem ersten elektrischen Anschlussteil und dem zweiten elektrischen Anschlussteil einen Abstand.
  • In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung umfasst ein Gehäuse (engl.: Package) ein erstes Gehäuse, das einen Vorrichtungs-Die umfasst, eine Formmasse, die den Vorrichtungs-Die darin formt, mehrere Durchkontaktierungen, die die Formmasse durchstoßen, mehrere RDLs, die unter dem Vorrichtungs-Die und der Formmasse liegen und durch sie überlappt werden, und mehrere Lötkugeln, die unter den mehreren RDLs liegen und mit ihnen elektrisch verbunden sind. Das Gehäuse umfasst weiter ein zweites Gehäuse über dem ersten Gehäuse. Ein Abstandhalter ist in einer Lücke zwischen dem ersten Gehäuse und dem zweiten Gehäuse angeordnet. Mehrere Lotbereiche verbinden das erste Gehäuse mit dem zweiten Gehäuse, wobei der Abstandhalter von den mehreren Lotbereichen umgeben wird.
  • In Übereinstimmung mit noch alternativen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Ausbilden eines ersten Gehäuses (engl.: Package), das eine dielektrische Schicht, mehrere Umverteilungsleitungen in der dielektrischen Schicht, einen Vorrichtungs-Die über den mehreren Umverteilungsleitungen und mit ihnen elektrisch verbunden, eine Formmasse, die den Vorrichtungs-Die darin formt, und eine Durchkontaktierung, die die Formmasse durchstößt, umfasst. Das Verfahren umfasst weiter das Anordnen eines Abstandhalters, der an einem ersten des ersten Gehäuses und eines zweiten Gehäuses befestigt wird, und das Verbinden des ersten Gehäuses mit dem zweiten Gehäuse. Der Abstandhalter liegt zwischen dem ersten Gehäuse und dem zweiten Gehäuse.
  • Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Gehäuse, das Folgendes umfasst: ein erstes Gehäuse, das Folgendes umfasst: einen Vorrichtungs-Die; eine Formmasse, die den Vorrichtungs-Die einbettet; eine Durchkontaktierung, die die Formmasse durchstößt; mehrere erste Umverteilungsleitungen (RDLs) und mehrere zweite RDLs auf gegenüberliegenden Seiten der Formmasse, wobei die Durchkontaktierung eine der mehreren ersten RDLs mit einer der mehreren zweiten RDLs elektrisch verbindet; ein zweites Gehäuse, das mit dem ersten Gehäuse verbunden ist; einen Abstandhalter, der in einer Lücke zwischen dem ersten Gehäuse und dem zweiten Gehäuse angeordnet ist; und ein erstes elektrisches Anschlussteil und ein zweites elektrisches Anschlussteil auf gegenüberliegenden Seiten des Abstandhalters, wobei das erste elektrische Anschlussteil und das zweite elektrische Anschlussteil das erste Gehäuse mit dem zweiten Gehäuse elektrisch verbinden, wobei der Abstandhalter von dem ersten elektrischen Anschlussteil und dem zweiten elektrischen Anschlussteil einen Abstand hat.
  2. Gehäuse nach Anspruch 1, wobei der Abstandhalter in Kontakt mit einem ersten des ersten Gehäuses und des zweiten Gehäuses steht und wobei der Abstandhalter von einem zweiten des ersten Gehäuses und des zweiten Gehäuses einen Abstand hat.
  3. Gehäuse nach Anspruch 1, wobei der Abstandhalter in Kontakt mit sowohl dem ersten Gehäuse als auch dem zweiten Gehäuse steht.
  4. Gehäuse nach einem der vorangegangenen Ansprüche, das weiter mehrere elektrische Anschlussteile umfasst, die das erste Gehäuse mit dem zweiten Gehäuse elektrisch verbinden, wobei die mehreren elektrischen Anschlussteile zu einem Ring ausgerichtet sind, der den Abstandhalter umgibt.
  5. Gehäuse nach einem der vorangegangenen Ansprüche, wobei das erste Gehäuse eine Passivierungsschicht umfasst, wobei das erste elektrische Anschlussteil und das zweite elektrische Anschlussteil Lotbereiche umfassen, die die Passivierungsschicht durchstoßen, und wobei der Abstandhalter auf der Passivierungsschicht angeordnet ist.
  6. Gehäuse nach einem der vorangegangenen Ansprüche, wobei der Abstandhalter ein Halbleitermaterial, ein Metall oder ein Glas umfasst.
  7. Gehäuse nach einem der vorangegangenen Ansprüche, wobei der Abstandhalter ein organisches Material umfasst.
  8. Gehäuse, das Folgendes umfasst: ein erstes Gehäuse, das Folgendes umfasst: einen Vorrichtungs-Die; eine Formmasse, die den Vorrichtungs-Die einbettet; mehrere Durchkontaktierungen, die die Formmasse durchstoßen; mehrere erste Umverteilungsleitungen (RDLs), die unter dem Vorrichtungs-Die und der Formmasse liegen und von ihnen überlappt werden; und mehrere Lötkugeln, die unter den mehreren ersten RDLs liegen und mit ihnen elektrisch verbunden sind; ein zweites Gehäuse über dem ersten Gehäuse; einen Abstandhalter, der in einer Lücke zwischen dem ersten Gehäuse und dem zweiten Gehäuse angeordnet ist; und mehrere Lotbereiche, die das erste Gehäuse mit dem zweiten Gehäuse verbinden, wobei der Abstandhalter von den mehreren Lotbereichen umgeben ist.
  9. Gehäuse nach Anspruch 8, das weiter Folgendes umfasst: mehrere zweite RDLs über der Formmasse, wobei die mehreren ersten RDLs mit den mehreren zweiten RDLs über die mehreren Durchkontaktierungen verbunden sind; und eine Passivierungsschicht, die die mehreren zweiten RDLs überlappt, wobei die mehreren Lotbereiche die Passivierungsschicht durchstoßen, um mit den mehreren zweiten RDLs verbunden zu werden.
  10. Gehäuse nach Anspruch 8 oder 9, wobei der Abstandhalter ein Halbleitermaterial, ein Metall oder ein Glas umfasst.
  11. Gehäuse nach Anspruch 8, 9 oder 10, wobei der Abstandhalter ein organisches Material umfasst.
  12. Gehäuse nach einem der Ansprüche 8 bis 11, wobei der Abstandhalter von den mehreren Lotbereichen durch Lücken getrennt ist.
  13. Gehäuse nach einem der Ansprüche 8 bis 12, das weiter einen zusätzlichen Abstandhalter in der Lücke zwischen dem ersten Gehäuse und dem zweiten Gehäuse umfasst, wobei der Abstandhalter zu dem zusätzlichen Abstandhalter ausgerichtet ist und wobei der zusätzliche Abstandhalter in Kontakt mit dem Abstandhalter ist.
  14. Gehäuse nach einem der Ansprüche 8 bis 12, das weiter einen zusätzlichen Abstandhalter in der Lücke zwischen dem ersten Gehäuse und dem zweiten Gehäuse umfasst, wobei der Abstandhalter zu dem zusätzlichen Abstandhalter ausgerichtet ist und wobei der zusätzliche Abstandhalter von dem Abstandhalter einen Abstand hat.
  15. Verfahren, das Folgendes umfasst: Ausbilden eines ersten Gehäuses, das Folgendes umfasst: eine dielektrische Schicht; mehrere Umverteilungsleitungen in der dielektrischen Schicht; einen Vorrichtungs-Die über den mehreren Umverteilungsleitungen und elektrisch mit ihnen verbunden; eine Formmasse, die den Vorrichtungs-Die einbettet; und eine Durchkontaktierung, die die Formmasse durchstößt; Anordnen eines Abstandhalters, so dass er an einem ersten des ersten Gehäuses und eines zweiten Gehäuses befestigt ist; und Verbinden des ersten Gehäuses mit dem zweiten Gehäuse, wobei der Abstandhalter zwischen dem ersten Gehäuse und dem zweiten Gehäuse liegt.
  16. Verfahren nach Anspruch 15, wobei das Anordnen des Abstandhalters Folgendes umfasst: Aufbringen eines organischen Materials, wobei das organische Material ein flüssiges Material ist; und Aushärten des organischen Materials, um den Abstandhalter in ein festes Material zu verwandeln.
  17. Verfahren nach Anspruch 15, wobei das Anordnen des Abstandhalters das Befestigen eines vorgeformten Abstandhalters an den ersten des ersten Gehäuses und des zweiten Gehäuses umfasst.
  18. Verfahren nach einem der Ansprüche 15 bis 17, das weiter vor dem Verbinden des ersten Gehäuses mit dem zweiten Gehäuse das Anordnen eines zusätzlichen Abstandhalters umfasst, der an einem zweiten des ersten Gehäuses und des zweiten Gehäuses befestigt ist, wobei nach dem Verbinden des ersten Gehäuses mit dem zweiten Gehäuse der Abstandhalter zu dem zusätzlichen Abstandhalter ausgerichtet ist.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das erste Gehäuse weiter mehrere elektrische Anschlussteile umfasst, wobei die mehreren Anschlussteile und der Vorrichtungs-Die auf unterschiedlichen Seiten der mehreren Umverteilungsleitungen liegen und wobei das Verfahren weiter Folgendes umfasst: Ausführen eines Funktions-Tests, der das Drücken von Sondenstiften einer Fassung gegen die mehreren elektrischen Anschlussteile umfasst.
  20. Verfahren nach einem der Ansprüche 15 bis 19, das weiter Folgendes umfasst: Anordnen einer zweiten dielektrischen Schicht über dem Vorrichtungs-Die; und Ausbilden mehrerer Lotbereiche, die die zweite dielektrische Schicht durchstoßen, wobei das Verbinden des ersten Gehäuses mit dem zweiten Gehäuse das Aufschmelzen der mehreren Lotbereiche umfasst.
DE102015104710.1A 2014-03-07 2015-03-27 Gehäuse und Verfahren zum Verringern schlechten Kontakts in Info-Gehäusen Active DE102015104710B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461949843P 2014-03-07 2014-03-07
US14/449,573 2014-08-01
US14/449,573 US9281297B2 (en) 2014-03-07 2014-08-01 Solution for reducing poor contact in info packages

Publications (2)

Publication Number Publication Date
DE102015104710A1 true DE102015104710A1 (de) 2016-02-04
DE102015104710B4 DE102015104710B4 (de) 2022-06-15

Family

ID=54018128

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015104710.1A Active DE102015104710B4 (de) 2014-03-07 2015-03-27 Gehäuse und Verfahren zum Verringern schlechten Kontakts in Info-Gehäusen

Country Status (4)

Country Link
US (4) US9281297B2 (de)
KR (1) KR101679485B1 (de)
CN (1) CN104900598B (de)
DE (1) DE102015104710B4 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192804B2 (en) * 2012-07-09 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace packaging structure and method for forming the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture
US9704836B2 (en) * 2015-03-16 2017-07-11 Mediatek Inc. Semiconductor package assembly
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies
US9704825B2 (en) * 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US9691708B1 (en) * 2016-07-20 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10276382B2 (en) 2016-08-11 2019-04-30 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and stacked package assemblies including high density interconnections
DE102017118183B4 (de) 2016-09-14 2022-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung
US10276548B2 (en) 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
US10290590B2 (en) * 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked semiconductor device and method of manufacturing the same
US9972581B1 (en) * 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
US10784220B2 (en) * 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) * 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US11101209B2 (en) 2017-09-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution structures in semiconductor packages and methods of forming same
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR102019354B1 (ko) 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
KR101912292B1 (ko) 2017-12-15 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지 및 이를 포함하는 패키지 온 패키지
US11049805B2 (en) 2018-06-29 2021-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10930633B2 (en) * 2018-06-29 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Buffer design for package integration
US10522450B1 (en) * 2018-10-15 2019-12-31 Intel Corporation Pillar based socket
US10687430B2 (en) * 2018-11-09 2020-06-16 Rockwell Collins, Inc. Electrical component support bracket
US11063019B2 (en) * 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
CN111341796A (zh) * 2020-02-26 2020-06-26 南通智通达微电子物联网有限公司 一种图像传感器的扇出型封装方法
US20220199593A1 (en) * 2020-12-22 2022-06-23 Mediatek Inc. Semiconductor device with dummy thermal features on interposer

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827632B1 (de) 1995-05-22 2002-01-09 Hitachi Chemical Co., Ltd. Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
US5634268A (en) 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
TW434848B (en) 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
EP1818975A3 (de) 2000-02-25 2010-09-29 Ibiden Co., Ltd. Mehrschichtige Leiterplatte und Herstellungsverfahren dafür
CN1163960C (zh) 2000-12-13 2004-08-25 矽品精密工业股份有限公司 具有高散热性的超薄封装件及其制造方法
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4303563B2 (ja) 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
TW200536071A (en) 2004-04-20 2005-11-01 Advanced Semiconductor Eng Carrier, chip package structure, and circuit board package structure
US7176152B2 (en) 2004-06-09 2007-02-13 Ferro Corporation Lead-free and cadmium-free conductive copper thick film pastes
DE102005040213A1 (de) 2004-08-17 2006-03-09 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit Elektrode und Herstellungsverfahren
KR100630698B1 (ko) 2004-08-17 2006-10-02 삼성전자주식회사 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법
EP1859330B1 (de) 2005-01-28 2012-07-04 Duke University Vorrichtungen und verfahren zur manipulation von tropfen auf einer leiterplatte
DE102005043557B4 (de) 2005-09-12 2007-03-01 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
EP1962342A4 (de) 2005-12-14 2010-09-01 Shinko Electric Ind Co Substrat mit eingebautem chip und verfahren zur herstellung des substrats mit eingebautem chip
US8072059B2 (en) 2006-04-19 2011-12-06 Stats Chippac, Ltd. Semiconductor device and method of forming UBM fixed relative to interconnect structure for alignment of semiconductor die
US7518229B2 (en) 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
US7863088B2 (en) 2007-05-16 2011-01-04 Infineon Technologies Ag Semiconductor device including covering a semiconductor with a molding compound and forming a through hole in the molding compound
US7830000B2 (en) 2007-06-25 2010-11-09 Epic Technologies, Inc. Integrated thermal structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
KR101348748B1 (ko) 2007-08-24 2014-01-08 삼성전자주식회사 재배선 기판을 이용한 반도체 패키지 제조방법
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US7863755B2 (en) * 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
JPWO2009147936A1 (ja) 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5387685B2 (ja) 2009-10-09 2014-01-15 トヨタ自動車株式会社 半導体装置の製造方法
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
CN101930990B (zh) * 2010-03-09 2013-08-07 电子科技大学 一种有源驱动有机电致发光器件及其制备方法
US8183696B2 (en) 2010-03-31 2012-05-22 Infineon Technologies Ag Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8097490B1 (en) 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829666B2 (en) 2010-11-15 2014-09-09 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR20120091691A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법
KR101207882B1 (ko) 2011-03-07 2012-12-04 (주)윈팩 패키지 모듈
JP2012199494A (ja) 2011-03-23 2012-10-18 Teramikros Inc 半導体装置の製造方法及び半導体装置の実装構造の製造方法
US8883561B2 (en) 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US8530277B2 (en) 2011-06-16 2013-09-10 Stats Chippac Ltd. Integrated circuit packaging system with package on package support and method of manufacture thereof
US8710668B2 (en) 2011-06-17 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with laser hole and method of manufacture thereof
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8916969B2 (en) * 2011-07-29 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, packaging methods and structures
US8569884B2 (en) 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
KR101257218B1 (ko) 2011-09-30 2013-04-29 에스티에스반도체통신 주식회사 패키지 온 패키지 및 이의 제조방법
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
KR101411741B1 (ko) 2011-11-11 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9412689B2 (en) 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
KR101867955B1 (ko) 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20130297981A1 (en) * 2012-05-01 2013-11-07 Qualcomm Incorporated Low cost high throughput tsv/microbump probe
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
JP5903337B2 (ja) 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8866285B2 (en) 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package comprising bulk metal
US9735087B2 (en) 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US8866292B2 (en) 2012-10-19 2014-10-21 Infineon Technologies Ag Semiconductor packages with integrated antenna and methods of forming thereof
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9583420B2 (en) 2015-01-23 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufactures
US9281297B2 (en) 2014-03-07 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Solution for reducing poor contact in info packages
US9293442B2 (en) 2014-03-07 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US9449947B2 (en) 2014-07-01 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package for thermal dissipation
US9633934B2 (en) 2014-11-26 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semicondutor device and method of manufacture

Also Published As

Publication number Publication date
KR20150105183A (ko) 2015-09-16
US20190333900A1 (en) 2019-10-31
US20160181231A1 (en) 2016-06-23
US20180096976A1 (en) 2018-04-05
CN104900598B (zh) 2018-09-14
DE102015104710B4 (de) 2022-06-15
CN104900598A (zh) 2015-09-09
US10347612B2 (en) 2019-07-09
US9281297B2 (en) 2016-03-08
US9831224B2 (en) 2017-11-28
US20150255432A1 (en) 2015-09-10
KR101679485B1 (ko) 2016-11-24
US10861835B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
DE102015104710B4 (de) Gehäuse und Verfahren zum Verringern schlechten Kontakts in Info-Gehäusen
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102016100279B4 (de) Öffnung im pad zum bonden einer integrierten passiven vorrichtung in ein info-package
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102015108684B4 (de) Beseitigen von durch sägen hervorgerufenes ablösen durch ausbilden von gräben
DE102015106733B4 (de) Halbleiterstruktur und Verfahren zur Herstellung mit einer Herangehensweise zum Verhindern von Dünnwaferriss
DE102014112433B4 (de) Ausrichtungsmarkierungs-Design für Chipgehäuse und Verfahren
DE102014114630B4 (de) Metall-Platte für Lasermarkierung
DE102018100045A1 (de) Zwischenverbindungs-chips
DE102014113698A1 (de) Kontaktstelle für Halbleitervorrichtung
DE102017117808A1 (de) Leitungsführungsentwurf für Dummy-Metallkappe und Umverteilungsleitung
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102011086354A1 (de) Multichip-baugruppe auf waferebene
DE102015106740A1 (de) Nicht-vertikale durchkontaktierung in einem package
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102015105954A1 (de) Halbleitereinrichtung und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final