DE102015106740A1 - Nicht-vertikale durchkontaktierung in einem package - Google Patents

Nicht-vertikale durchkontaktierung in einem package Download PDF

Info

Publication number
DE102015106740A1
DE102015106740A1 DE102015106740.4A DE102015106740A DE102015106740A1 DE 102015106740 A1 DE102015106740 A1 DE 102015106740A1 DE 102015106740 A DE102015106740 A DE 102015106740A DE 102015106740 A1 DE102015106740 A1 DE 102015106740A1
Authority
DE
Germany
Prior art keywords
package
potting material
device chip
dielectric layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015106740.4A
Other languages
English (en)
Inventor
Jung-Hua Chang
Cheng-Lin Huang
Jy-Jie Gau
Jing-Cheng Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015106740A1 publication Critical patent/DE102015106740A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

Ein Package enthält einen Bauelementchip, eine Durchkontaktierung mit einem Sanduhrprofil, und ein Vergussmaterial, das den Bauelementchip und die Durchkontaktierung vergießt, wobei eine Oberseite des Vergussmaterials im Wesentlichen bündig mit einer Oberseite des Bauelementchips ist. Eine dielektrische Schicht überlappt das Vergussmaterial und den Bauelementchip. Mehrere Umverteilungsleitungen (Redistribution Lines, RDLs) erstrecken sich in die dielektrische Schicht, um elektrisch mit dem Bauelementchip und der Durchkontaktierung gekoppelt zu werden.

Description

  • HINTERGRUND
  • Im Zuge des Fortschritts auf dem Gebiet der Halbleitertechnik werden Halbleiterchips zunehmend kleiner. Gleichzeitig müssen mehr Funktionen in die Halbleiterchips integriert werden. Dementsprechend müssen bei den Halbleiterchips zunehmend größere Anzahlen von E/A-Kontaktinseln auf kleinere Flächen gepackt werden, und die Dichte der E/A-Kontaktinseln nimmt im Lauf der Zeit rasch zu. Infolge dessen wird die Verkapselung der Halbleiterchips immer schwieriger, wodurch die Produktionsausbeute der Kapseln sinkt.
  • Herkömmliche Package-Techniken lassen sich in zwei Kategorien unterteilen. In der ersten Kategorie werden die Chips auf einem Wafer gekapselt, bevor sie zersägt werden. Diese Verkapselungstechnik hat einige vorteilhafte Merkmale, wie zum Beispiel ein größerer Durchsatz und geringere Kosten. Des Weiteren wird weniger Unterfüllung oder Vergussmasse benötigt. Jedoch hat diese Verkapselungstechnik auch Nachteile. Da die Chips immer kleiner werden und die jeweiligen Packages nur Fan-in-Packages sein können, sind die E/A-Kontaktinseln jedes Chips auf eine Region direkt über der Oberfläche des jeweiligen Chips beschränkt. Durch die begrenzten Flächen der Chips ist aufgrund der Beschränkung des Mittenabstands der E/A-Kontaktinseln die Anzahl der E/A-Kontaktinseln begrenzt. Wenn der Mittenabstand der Kontaktinseln verkleinert werden soll, so können Lotbrücken entstehen. Des Weiteren müssen Lotperlen wegen der Notwendigkeit einer festen Perlengröße eine bestimmte Größe aufweisen, was wiederum die Anzahl der Lotperlen begrenzt, die auf der Oberfläche eines Chips gepackt werden können.
  • In der anderen Verkapselungskategorie werden Chips von Wafern abgesägt, bevor sie gekapselt werden. Ein vorteilhaftes Merkmal dieser Verkapselungstechnik ist die Möglichkeit des Ausbildens von Fan-out-Packages, was bedeutet, dass die E/A-Kontaktinseln auf einem Chip auf eine größere Fläche als der Chip umverteilt werden können, so dass die Anzahl der E/A-Kontaktinseln, die auf die Oberflächen der Chips gepackt werden können, vergrößert werden kann. Ein weiteres vorteilhaftes Merkmal dieser Verkapselungstechnik ist, dass „Known-good-Dies” gekapselt und defekte Chips aussortiert werden, so dass keine Mühen und Kosten auf defekte Chips vergeudet werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
  • Die 1 bis 17 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Verkapselung eines Bauelementchips gemäß einigen Ausführungsformen, wobei die jeweiligen Durchkontaktierungen ein Sanduhrprofil aufweisen;
  • Die 18 bis 21 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Verkapselung eines Bauelementchips gemäß einigen Ausführungsformen, wobei die jeweiligen Durchkontaktierungen Pilzformen aufweisen;
  • Die 22 bis 29 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Verkapselung eines Bauelementchips gemäß einigen Ausführungsformen, wobei die jeweiligen Durchkontaktierungen verjüngte obere Teile aufweisen; und
  • 30 veranschaulicht einen Prozessfluss zum Ausbilden eines Package gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele, und sie sollen nicht einschränkend sein. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Merkmale zwischen den ersten und zweiten Merkmalen ausgebildet sein können, so dass die ersten und zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugszahlen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und sieht nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen des Bauelements im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Ein Package und das Verfahren zum Ausbilden desselben werden gemäß verschiedenen beispielhaften Ausführungsformen bereitgestellt. Es werden die Zwischenstufen zum Ausbilden des Package veranschaulicht. Es werden die Variationen der Ausführungsformen besprochen. In all den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden die gleichen Bezugszahlen zum Bezeichnen gleicher Elemente verwendet.
  • Die 1 bis 17 veranschaulichen die Querschnittsansichten von Zwischenstufen bei der Bildung eines Package gemäß einigen Ausführungsformen. Die in den 1 bis 17 gezeigten Schritte sind auch schematisch in dem Prozessfluss 300 veranschaulicht, der in 30 gezeigt ist. In der anschließenden Besprechung werden die in den 1 bis 17 gezeigten Prozessschritte unter Bezug auf die Prozessschritte in 30 besprochen.
  • 1 veranschaulicht einen Träger 20 und eine Trennschicht 22, die auf dem Träger 20 angeordnet ist. Der Träger 20 kann ein Glasträger, ein Keramikträger oder dergleichen sein. Der Träger 20 kann in der Draufsicht eine runde Form haben und kann eine Größe eines Siliziumwafers haben. Zum Beispiel kann der Träger 20 einen Durchmesser von 8 Inch, einen Durchmesser von 12 Inch oder dergleichen haben. Die Trennschicht 22 kann aus einem polymerbasierten Material (wie zum Beispiel einem Licht-zu-Wärme-Umwandlungs(LTHC)-Material) gebildet werden, das zusammen mit dem Träger 20 von den darüberliegenden Strukturen, die in anschließenden Schritten ausgebildet werden, entfernt werden kann. In einigen Ausführungsformen besteht die Trennschicht 22 aus epoxidharzbasiertem Wärmetrennmaterial. In anderen Ausführungsformen besteht die Trennschicht 22 aus Ultraviolett(UV)-Leim. Die Trennschicht 22 kann in flüssiger Form ausgebracht und ausgehärtet werden. In alternativen Ausführungsformen ist die Trennschicht 22 ein Laminatfilm und wird auf den Träger 20 laminiert. Die Oberseite der Trennschicht 22 wird nivelliert und besitzt einen hohen Grad an Koplanarität.
  • Auf der Trennschicht 22 wird eine dielektrische Schicht 24 ausgebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung besteht die dielektrische Schicht 24 aus einem Polymer, das auch ein lichtempfindliches Material sein kann, wie zum Beispiel Polybenzoxazol (PBO), Polyimid oder dergleichen, das sich leicht mittels eines Fotolithografieprozesses strukturieren lässt. In alternativen Ausführungsformen besteht die dielektrische Schicht 24 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertem Phosphosilikatglas (BPSG) oder dergleichen.
  • Wir wenden uns 2 zu. Über der dielektrischen Schicht 24 werden Umverteilungsleitungen (Redistribution Lines, RDLs) 26 ausgebildet. Der betreffende Schritt ist in dem in 30 gezeigten Prozessfluss als Schritt 310 gezeigt. Die RDLs 26 werden auch als Rückseiten-RDLs bezeichnet, da sie auf der Rückseite des Bauelementchips 36 angeordnet sind (8). Die Herstellung von RDLs 26 kann Folgendes enthalten: Ausbilden einer (nicht gezeigten) Keimschicht über der dielektrischen Schicht 24, Ausbilden einer (nicht gezeigten) strukturierten Maske, wie zum Beispiel ein Fotoresist, über der Keimschicht, und anschließendes Ausführen einer Metallplattierung auf der frei liegenden Keimschicht. Die strukturierte Maske wird dann entfernt, gefolgt vom Entfernen der Keimschicht, die zuvor durch die entfernte strukturierte Maske aufbeschichtet wurde, wodurch RDLs 26 zurückbleiben, wie in 2 zu sehen. Gemäß einigen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann zum Beispiel mittels physikalischem Aufdampfen (Physical Vapor Deposition, PVD) gebildet werden. Die Plattierung kann zum Beispiel mittels stromloser Plattierung ausgeführt werden.
  • Wir wenden uns 3 zu. Die dielektrische Schicht 28 wird auf den RDLs 26 ausgebildet. Die Unterseite der dielektrischen Schicht 28 steht in Kontakt mit den Oberseiten von RDLs 26 und der dielektrischen Schicht 24. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung besteht die dielektrische Schicht 28 aus einem Polymer, das ein lichtempfindliches Polymer, wie zum Beispiel PBO, Polyimid oder dergleichen, sein kann. In alternativen Ausführungsformen besteht die dielektrische Schicht 28 aus einem Nitrid, wie zum Beispiel Siliziumnitrid, einem Oxid, wie zum Beispiel Siliziumoxid, PSG, BSG, BPSG oder dergleichen. Die dielektrische Schicht 28 wird dann strukturiert, um Öffnungen 29 darin zu bilden. Folglich werden die RDLs 26 durch die Öffnungen 29 in der dielektrischen Schicht 28 frei gelegt.
  • Die 4 bis 7 veranschaulichen die Herstellung von Metallpföstchen 38. In der gesamten Beschreibung werden die Metallpföstchen 38 alternativ auch als Durchkontaktierungen 38 bezeichnet, da die Metallpföstchen 38 das anschließend ausgebildete Vergussmaterial durchdringen. Der betreffende Schritt ist in dem in 30 gezeigten Prozessfluss als Schritt 312 gezeigt. Wir wenden uns 4 zu, wo eine Metallkeimschicht 30 zum Beispiel durch physikalisches Aufdampfen (PVD) ausgebildet wird. Die Metallkeimschicht 30 kann gemäß einigen Ausführungsformen Kupfer enthalten und kann eine Titanschicht und eine Kupferschicht über der Titanschicht enthalten. Der Fotoresist 32 wird über der Metallkeimschicht 30 ausgebildet. Gemäß einigen Ausführungsformen ist der Fotoresist 32 ein Trockenfilm, der auf die Metallkeimschicht 30 laminiert wird. In alternativen Ausführungsformen wird der Fotoresist 32 durch Aufschleudern ausgebildet.
  • Dann wird eine Belichtung des Fotoresists 32 mittels einer (nicht gezeigten) Fotolithografiemaske ausgeführt, die transparente Abschnitte enthält, die Licht durchlassen, und opake Abschnitte zum Blockieren von Licht enthält. Nach dem Entwickeln werden Öffnungen 34 in dem Fotoresist 32 ausgebildet, wie in 5 gezeigt. Die Metallkeimschicht 30 liegt zu den Öffnungen 34 hin frei. Die Öffnungen 34 haben ein Sanduhrprofil, wobei die untere Breite W1 und die obere Breite W2 größer sind als die mittige Breite W3. Des Weiteren können die kleinsten Breiten der Öffnungen 34 nahe den mittigen Höhen der Öffnungen 34 liegen.
  • Das Material des Fotoresists 32 wird so gewählt, dass die entstandenen Öffnungen 34 das Sanduhrprofil haben. In einigen beispielhaften Ausführungsformen enthält der Fotoresist einen Fotoresist der Reihe TOK P50 (Hersteller: Tokyo Ohka Kogyo America Incorporated). Der TOK P50 kann in einigen Ausführungsformen Polyacrylat, Vernetzer und einen lichtempfindlichen Initiator enthalten. Wenn das geeignete Fotoresistmaterial verwendet wird und die Prozessbedingungen für Belichtung und Entwicklung korrekt abgestimmt werden, kann das Sanduhrprofil hergestellt werden.
  • Als Nächstes werden, wie in 6 gezeigt, Durchkontaktierungen 38 durch Plattieren ausgebildet. Die Plattierungsrate wird so gesteuert, dass sichergestellt ist, dass die Form der plattierten Durchkontaktierungen 38 der Form der Öffnungen 34 folgt. In anschließenden Schritten wird der Fotoresist 32 entfernt, und folglich werden die darunterliegenden Abschnitte der Metallkeimschicht 30 frei gelegt. Die frei gelegten Abschnitte der Metallkeimschicht 30 werden dann in einem Ätzschritt entfernt. Die entstandenen Durchkontaktierungen 38 sind in 7 veranschaulicht. In der gesamten Beschreibung werden die übrig gebliebenen Abschnitte der Metallkeimschicht 30 auch als Teile der Durchkontaktierungen 38 bezeichnet.
  • Die Durchkontaktierungen 38 haben die Form von Stäben, wobei die mittigen Abschnitte schmaler sind als die jeweiligen oberen Abschnitte und die jeweiligen unteren Abschnitte. Es ist anzumerken, dass 7 die Formen der Durchkontaktierungen 38 in einer vertikalen Ebene veranschaulicht. Aus Sicht jeder anderen vertikalen Ebene können die Durchkontaktierungen 38 auch das Sanduhrprofil haben. Die Formen der Durchkontaktierungen 38 in der Draufsicht können Kreise, Rechtecke, Quadrate, Sechsecke oder dergleichen sein.
  • 8 veranschaulicht das Anordnen des Bauelementchips 36. Der betreffende Schritt ist als Schritt 314 in dem in 30 gezeigten Prozessfluss gezeigt. Es versteht sich, dass zwar ein einzelner Bauelementchip 36 veranschaulicht ist, dass aber während dieses Schrittes auch mehrere Bauelementchips, die mit dem Bauelementchip 36 identisch sind, über der dielektrischen Schicht 28 angeordnet werden. Der Bauelementchip 36 wird mittels des Chipbefestigungsfilms (Die-Attach Film, DAF) 45, der ein Klebstofffilm sein kann, an der dielektrischen Schicht 28 befestigt. Der Bauelementchip 36 kann ein Logik-Bauelementchip sein, der Logiktransistoren enthält. In einigen beispielhaften Ausführungsformen ist der Bauelementchip 36 für mobile Anwendungen ausgelegt und kann ein Power Management Integrated Circuit(PMIC)-Chip, ein Sender/Empfänger(TRx)-Chip oder dergleichen sein.
  • In einigen beispielhaften Ausführungsformen werden Metallpföstchen 50 (wie zum Beispiel Kupferpföstchen) als die obersten Abschnitte des Bauelementchips 36 vor-ausgebildet, und Metallpföstchen 50 werden elektrisch mit den IC-Bauelementen, wie zum Beispiel Transistoren im Bauelementchip 36, gekoppelt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung füllt ein Polymer die Spalte zwischen benachbarten Metallpföstchen 50 aus, um die obere dielektrische Schicht 47 zu bilden. Die obere dielektrische Schicht 47 kann gemäß einigen beispielhaften Ausführungsformen aus PBO gebildet sein. Gemäß einigen Ausführungsformen ist die Oberseite der oberen dielektrischen Schicht 47 höher als die Oberseite der Metallpföstchen 50.
  • Als Nächstes, wie in 9 gezeigt, wird ein Vergussmaterial 44 auf dem Bauelementchip 36 vergossen. Der betreffende Schritt ist als Schritt 316 in dem in 30 gezeigten Prozessfluss gezeigt. Das Vergussmaterial 44 füllt die Spalte zwischen benachbarten Durchkontaktierungen 38 und die Spalte zwischen den Durchkontaktierungen 38 und dem Bauelementchip 36 aus. Das Vergussmaterial 44 kann eine Vergussmasse, eine Vergussunterfüllung, ein Epoxidharz oder ein Harz enthalten. Die Oberseite des Vergussmaterials 44 kann höher sein als die oberen Enden der Durchkontaktierungen 38 und der Metallpföstchen 50.
  • Wir wenden uns 10 zu. Des Weiteren wird eine Planarisierung, wie zum Beispiel ein chemisch-mechanischer Polier(CMP)-Schritt oder ein Schleifschritt, ausgeführt, um das Vergussmaterial 44 auszudünnen, bis die Durchkontaktierungen 38 und Metallpföstchen 50 frei liegen. Der betreffende Schritt ist als Schritt 318 in dem in 30 gezeigten Prozessfluss gezeigt. Aufgrund der Planarisierung sind die oberen Enden der Durchkontaktierungen 38 im Wesentlichen bündig (koplanar) mit den Oberseiten der Metallpföstchen 50 und sind im Wesentlichen koplanar mit der Oberseite des Vergussmaterials 44.
  • Die 11 bis 15 veranschaulichen die Herstellungsvorderseitiger RDLs. Der betreffende Schritt ist als Schritt 320 in dem in 30 gezeigten Prozessfluss gezeigt. Wir wenden uns 11 zu, wo die dielektrische Schicht 52 ausgebildet wird. In einigen Ausführungsformen besteht die dielektrische Schicht 52 aus einem Polymer, wie zum Beispiel PBO, Polyimid oder dergleichen. In alternativen Ausführungsformen wird die dielektrische Schicht 52 aus Siliziumnitrid, Siliziumoxid oder dergleichen gebildet. Die Öffnungen 53 werden in der dielektrischen Schicht 52 ausgebildet, um die Durchkontaktierungen 38 und Metallpföstchen 50 frei zu legen. Das Ausbilden der Öffnungen 53 kann durch einen Fotolithografieprozess ausgeführt werden.
  • Wir wenden uns 12 zu. Als Nächstes werden Umverteilungsleitungen (Redistribution Lines, RDLs) 54 ausgebildet, um mit den Metallpföstchen 50 und Durchkontaktierungen 38 verbunden zu werden. Die RDLs 54 können außerdem die Metallpföstchen 50 und Durchkontaktierungen 38 miteinander verbinden. Die RDLs 54 enthalten metallische Leiterbahnen (metallische Leitungen) über der dielektrischen Schicht 52 sowie Durchkontaktierungen, die sich in die Öffnungen in der dielektrischen Schicht 52 erstrecken, um elektrisch mit den Durchkontaktierungen 38 und Metallpföstchen 50 verbunden zu werden. Die RDLs 54 werden in einem Plattierungsprozess ausgebildet, wobei jede der RDLs 54 eine (nicht gezeigte) Keimschicht und ein plattiertes Metallmaterial über der Keimschicht enthält. Die Keimschicht und das plattierte Material können aus dem gleichen Material oder aus verschiedenen Materialien gebildet sein. Die RDLs 54 können ein Metall oder eine Metalllegierung umfassen, die Aluminium, Kupfer, Wolfram und Legierungen davon enthält. Die RDLs 54 werden aus Nichtlötmaterialien gebildet. Die Durchkontaktierungsabschnitte der RDLs 54 können in physischem Kontakt mit den Oberseiten der Metallpföstchen 50 stehen.
  • Wir wenden uns 13 zu. Eine dielektrische Schicht 56 wird über den RDLs 54 und der dielektrischen Schicht 52 ausgebildet. Die dielektrische Schicht 56 kann mittels eines Polymers gebildet werden, das aus den gleichen in Frage kommenden Materialien ausgewählt werden kann wie für die dielektrische Schicht 52. Zum Beispiel kann die dielektrische Schicht 56 PBO, Polyimid, BCB oder dergleichen umfassen. Alternativ kann die dielektrische Schicht 56 anorganische dielektrische Materialien enthalten, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid oder dergleichen. Die Öffnungen 59 werden ebenfalls in der dielektrischen Schicht 56 ausgebildet, um die RDLs 54 frei zu legen. Das Ausbilden der Öffnungen 59 kann einen Fotolithografieprozess enthalten.
  • 14 veranschaulicht das Ausbilden von RDLs 58, die elektrisch mit RDLs 54 verbunden werden. Für das Ausbilden von RDLs 58 können ähnliche Verfahren und Materialien verwendet werden wie jene zum Ausbilden der RDLs 54. Die RDLs 58 und 54 werden auch als vorderseitige RDLs bezeichnet, da sie sich auf der Vorderseite des Bauelementchips 36 befinden.
  • Wie in 15 gezeigt, wird eine zusätzliche dielektrische Schicht 62, die eine Polymerschicht sein kann, ausgebildet, um die RDLs 58 und die dielektrische Schicht 56 zu bedecken. Die dielektrische Schicht 62 kann aus den gleichen in Frage kommenden Polymeren ausgewählt werden, die zum Ausbilden der dielektrischen Schichten 52 und 56 verwendet werden. Die eine oder die mehreren Öffnungen 63 werden dann in der dielektrischen Schicht 62 ausgebildet, um die metallischen Kontaktinselabschnitte der RDLs 58 frei zu legen.
  • 16 veranschaulicht das Ausbilden von Lötmetallisierungen (Under-Bump Metallurgies, UBMs) 64 und elektrischen Verbindern 66 gemäß einigen beispielhaften Ausführungsformen. Der betreffende Schritt ist als Schritt 322 in dem in 30 gezeigten Prozessfluss gezeigt. Das Ausbilden von UBMs 64 kann Abscheiden und Strukturieren enthalten. Das Ausbilden von elektrischen Verbindern 66 kann das Anordnen von Lotperlen auf den frei gelegten Abschnitten der UBMs 64 und das anschließende Wiederaufschmelzen der Lotperlen enthalten. In alternativen Ausführungsformen enthält das Ausbilden von elektrischen Verbindern 66 das Ausführen eines Plattierungsschrittes, um Lötregionen über den RDLs 58 zu bilden, und das anschließende Wiederaufschmelzen der Lötregionen. Die elektrischen Verbinder 66 können auch Metallpföstchen oder Metallpföstchen und Lotkappen umfassen, die ebenfalls durch Plattierung ausgebildet werden können. In der gesamten Beschreibung wird die kombinierte Struktur, die den Bauelementchip 36, die Durchkontaktierungen 38, das Vergussmaterial 44 und die entsprechenden RDLs und dielektrischen Schichten enthält, als Package 100 bezeichnet, das ein Verbund-Wafer mit einer in der Draufsicht runden Form sein kann.
  • Als Nächstes wird das Package 100 von dem Träger 20 entbondet. Bei der Entbondung kann ein (nicht gezeigtes) Band auf die dielektrische Schicht 62 und die elektrischen Verbinder 66 geklebt werden. In anschließenden Schritten wird Licht, wie zum Beispiel UV- oder Laserlicht, auf die Trennschicht 22 projiziert, um die Trennschicht 22 zu zersetzen, und der Träger 20 und die Trennschicht 22 werden von dem Package 100 entfernt. Ein Chipsägeschritt wird ausgeführt, um das Package 100 in mehrere Packages zu zersägen, von denen jedes einen Bauelementchip enthält, der mit dem Bauelementchip 36 und den umgebenden Durchkontaktierungen 38 identisch ist. Der betreffende Schritt ist als Schritt 324 in dem in 30 gezeigten Prozessfluss gezeigt. Eines der entstandenen Packages ist in 17 als Package 102 gezeigt.
  • 17 veranschaulicht die Bondung des Package 102 mit einem weiteren Package 200. Der betreffende Schritt ist als Schritt 326 in dem in 30 gezeigten Prozessfluss gezeigt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Bondung durch Lötregionen 69 ausgeführt, die die metallischen Kontaktinselabschnitte der RDLs 26 mit den metallischen Kontaktinseln in einem Package 200 verbinden. In einigen Ausführungsformen enthält das Package 200 Bauelementchips 202, das Speicherchips, wie zum Beispiel Statische Direktzugriffsspeicher(SRAM)-Chips, Dynamische Direktzugriffsspeicher(DRAM)-Chips oder dergleichen sein können. Die Speicherchips können in einigen beispielhaften Ausführungsformen auch an das Packagesubstrat 204 gebondet werden.
  • In dem entstandenen Package in 17 hat die Durchkontaktierung 38 eine obere Breite W2', eine untere Breite W1 und eine kleinste Breite W3', die kleiner als die obere Breite W2' und die untere Breite W1 ist. Die Breite W3' kann auf oder nahe der mittigen Höhe der Durchkontaktierung 38 liegen. Gemäß einigen beispielhaften Ausführungsformen ist die Breitendifferenz (W1 – W3') kleiner als etwa 50 μm und kann größer als etwa 5 μm sein. Die Breitendifferenz (W2' – W3') kann außerdem kleiner als etwa 50 μm sein und kann größer als etwa 5 μm sein.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden – vom oberen Ende zum unteren Ende einer Durchkontaktierung 38 – die Breiten der Durchkontaktierung 38 allmählich und kontinuierlich von der oberen Breite W2' zur kleinsten Breite W3' hin kleiner und nehmen dann allmählich und kontinuierlich von der kleinsten Breite W3' zur unteren Breite W1 zu. Der untere Neigungswinkel θ1 und der obere Neigungswinkel θ2 der Seitenwände der Durchkontaktierungen 38 kann gemäß einigen Ausführungsformen der vorliegenden Offenbarung kleiner sein als etwa 88 Grad.
  • Durch das Ausbilden des Sanduhrprofils wird der obere Bereich der Durchkontaktierung 38 im Vergleich zu vertikalen Durchkontaktierungen vergrößert. Infolge dessen wird der Grenzflächenbereich zwischen der Durchkontaktierung 38 und den darüberliegenden RDLs 54 und der dielektrischen Schicht 52 ebenfalls vergrößert. Die auf die Grenzfläche wirkende mechanische Spannung wird dementsprechend verringert. Die Wahrscheinlichkeit einer Rissbildung in der dielektrischen Schicht 52 und des Abschälens der dielektrischen Schicht 52 von den darunterliegenden Strukturen wird somit verringert.
  • Die 18 bis 21 veranschaulichen Querschnittsansichten von Zwischenstufen bei der Bildung eines Package gemäß alternativen Ausführungsformen. Sofern nicht anders spezifiziert, sind die Materialien und die Herstellungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen die gleichen wie bei den gleichen Komponenten, die in den in den 1 bis 17 gezeigten Ausführungsformen mit den gleichen Bezugszahlen bezeichnet sind. Die Details bezüglich des Herstellungsprozesses und der Materialien der in den 18 bis 21 (und den 22 bis 29) gezeigten Komponenten finden sich somit in der Besprechung der in den 1 bis 17 gezeigten Ausführungsformen.
  • Die anfänglichen Schritte dieser Ausführungsformen sind im Wesentlichen die gleichen wie die, die in den 1 bis 5 gezeigt sind. Als Nächstes werden, wie in 18 gezeigt, die Durchkontaktierungen 38 plattiert. Die Plattierung wird fortgesetzt, bis die Oberseiten der Durchkontaktierungen 38 mit der Oberseite des Fotoresists 32 bündig sind. Die Plattierung wird des Weiteren mit einem Überplattierungsprozess fortgesetzt, während dem die Durchkontaktierungen 38 über der Oberseite des Fotoresists 32 plattiert werden. Während der Überplattierung wachsen die Durchkontaktierungen 38 horizontal, um Durchkontaktierungskappen 38A zu bilden, die die oberen Abschnitte der Durchkontaktierungen 38 sind. Die entstandenen Durchkontaktierungen 38 haben somit ein Pilzprofil mit Kappen 38A, die Breiten haben, die abrupt größer sind als die darunterliegenden Körperabschnitte 38B der Durchkontaktierungen 38.
  • Als Nächstes wird der Fotoresist 32 entfernt, und die Abschnitte der Keimschicht 30, die durch den Fotoresist 32 bedeckt sind, werden durch Ätzen entfernt. Die entstandene Struktur ist in 19 gezeigt. Der Bauelementchip 36 wird dann auf der dielektrischen Schicht 28 angeordnet, wie in 20 gezeigt. Die anschließenden Prozessschritte sind im Wesentlichen die gleichen wie die, die in den 9 bis 17 gezeigt sind. Die entstandene Struktur ist in 21 gezeigt.
  • In dem Planarisierungsschritt werden ähnlich dem, was in 10 gezeigt ist, die oberen Abschnitte der Durchkontaktierungskappen 38 entfernt, und die unteren Abschnitte der Durchkontaktierungskappen 38 bleiben. Die entstandenen Durchkontaktierungskappen 38A haben flache Oberseiten, die mit den Oberseiten des Vergussmaterials 44 und der Metallpföstchen 50 bündig sind. Wie in 21 gezeigt, enthalten die Durchkontaktierungen 38 Durchkontaktierungskappen 38A und darunterliegende Durchkontaktierungskörper 38B. Gemäß einigen Ausführungsformen haben die Durchkontaktierungskörper 38B das Sanduhrprofil ähnlich dem in 17. Die Details des Sanduhrprofils können die gleichen wie in 17 sein und werden darum hier nicht wiederholt. Die Durchkontaktierungskörper 38B können auch andere Profile haben. Zum Beispiel können die Durchkontaktierungskörper 38B gerade Seitenwände 38' haben, wie an einem der veranschaulichten Durchkontaktierungen 38 als ein Beispiel veranschaulicht ist. Gerade Seitenwände 38' können vertikal oder im Wesentlichen vertikal sein, zum Beispiel mit einem Neigungswinkel zwischen 89 Grad und etwa 91 Grad.
  • Die Durchkontaktierungskörper 38B haben eine obere Breite W2'. Die Durchkontaktierungskappe 38A hat eine untere Breite W4, wobei der Übergang von Breite W2' zu Breite W4 abrupt oder allmählich sein kann. Die Breite W4 ist größer als die Breite W2' und kann größer als alle Breiten der jeweiligen darunterliegenden Durchkontaktierungskörper 38B sein. Gemäß einigen Ausführungsformen liegt die Breite W4 im Bereich zwischen etwa 40 μm und etwa 140 μm. Die Breitendifferenz (W4 – W2') kann gemäß einigen Ausführungsformen kleiner als etwa 50 μm sein und kann auch größer als etwa 5 μm sein. In einigen Ausführungsformen liegt die Breitendifferenz (W4 – W2') im Bereich zwischen etwa 10 μm und etwa 30 μm. Die Dicke T1 von Durchkontaktierungskappen 38A kann im Bereich zwischen etwa 5 μm und etwa 10 μm liegen.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung haben die Durchkontaktierungskappen 38A planare Oberseiten 38T, planare Unterseiten 38BT und gekrümmte Seitenwände 38S, welche die planare Oberseite 38T mit der planaren Unterseite 38BT verbinden.
  • Vorteilhafterweise werden bei der Herstellung von Durchkontaktierungskappen 38A die oberen Bereiche der Durchkontaktierungen 38 vergrößert. Infolge dessen wird das Überlagerungsfenster vergrößert, wobei, wenn eine Fehlausrichtung bei der Bildung der RDLs 54 eintritt, die Durchkontaktierungsabschnitte der RDLs 54 immer noch auf den Durchkontaktierungen 38 landen können. Diese Ausführungsformen können für Durchkontaktierungen mit feinen Mittenabständen verwendet werden, wobei die Durchkontaktierungen 38 dünn sind, so dass es wahrscheinlicher ist, dass die Durchkontaktierungsabschnitte der RDLs 54 gegenüber den Durchkontaktierungen 38 fehlausgerichtet sind. Ein weiteres vorteilhaftes Merkmal dieser Ausführungsformen ist, dass der Grenzflächenbereich zwischen den Durchkontaktierungen 38 und den darüberliegenden RDLs 54 und der dielektrischen Schicht 52 ebenfalls vergrößert wird, was zu einer Reduzierung der mechanischen Spannungen und einer Verringerung der Wahrscheinlichkeit der Delaminierung zwischen den Durchkontaktierungen 38 und den darüberliegenden RDLs und der dielektrischen Schicht führt.
  • Die 22 bis 29 veranschaulichen das Ausbilden eines Package gemäß alternativen Ausführungsformen. Die anfänglichen Schritte dieser Ausführungsformen sind in den 1 bis 4 gezeigt. Als Nächstes werden, wie in den 22 und 23 gezeigt, eine Tieffokusbelichtung und eine Flachfokusbelichtung ausgeführt. Der Fokus der Tieffokusbelichtung dringt tiefer in den Fotoresist 32 ein als der Fokus der Flachfokusbelichtung. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung liegt der Fokus der Tieffokusbelichtung auf einer Tiefe D1 (von der Oberseite des Fotoresists 32 aus, nicht gezeigt). Der Fokus der Flachfokusbelichtung hat eine Tiefe D2, die größer als D1 ist. In einigen Ausführungsformen ist die erste Belichtung (22) die Tieffokusbelichtung, wobei die Lithografiemaske 68 verwendet wird, und die zweite Belichtung (23) ist die Flachfokusbelichtung. In alternativen Ausführungsformen ist die erste Belichtung (22) die Flachfokusbelichtung, wobei die Lithografiemaske 68 verwendet wird, und die zweite Belichtung (23) ist die Tieffokusbelichtung.
  • Nach der Tieffokusbelichtung und der Flachfokusbelichtung wird der Fotoresist 32 entwickelt, um Öffnungen 34 zu bilden, wie in 24 gezeigt. Die entstandene Öffnung 34 kann einen unteren Abschnitt 34A haben, der im Wesentlichen gerade Seitenwände 34A' aufweist, und kann einen oberen Abschnitt 34B haben, der im Wesentlichen gerade Seitenwände 34B' aufweist, wobei die Seitenwände 34A' und die jeweiligen darüberliegenden Seitenwände 34B' ein unterscheidbare Verbindung haben, an der eine unterscheidbare Reduzierung des Neigungswinkels der Seitenwände stattfindet. Der Neigungswinkel der Seitenwände 34A' ist θ1, und der Neigungswinkel der Seitenwände 34B' ist θ3, der kleiner als der Neigungswinkel θ1 ist. Die Differenz (θ1 – θ3) kann größer als etwa 2 Grad sein. Der Neigungswinkel θ3 der Seitenwände 34B' kann gemäß einigen Ausführungsformen im Bereich zwischen etwa 85 und etwa 90 Grad liegen, während der Neigungswinkel θ1 der Seitenwände 34A' in einigen Ausführungsformen zwischen etwa 89 Grad und etwa 91 Grad liegen kann.
  • Als Nächstes werden, wie in 25 gezeigt, Durchkontaktierungen 38 durch Plattieren ausgebildet. Der Fotoresist 32 wird dann entfernt, und die Abschnitte der Keimschicht 30, die durch den Fotoresist 32 bedeckt sind, werden durch Ätzen entfernt. Die entstandene Struktur ist in 26 gezeigt. Der Bauelementchip 36 wird dann auf der dielektrischen Schicht 28 angeordnet, wie in 27 gezeigt. Ein Vergussmaterial 44 wird dann aufgegossen, und eine Planarisierung wird ausgeführt, wie in 28 gezeigt. Die anschließenden Prozessschritte sind im Wesentlichen die gleichen wie die, die in den 11 bis 17 gezeigt sind. Die entstandene Struktur ist in 29 gezeigt.
  • Wir wenden uns 29 zu. Die Durchkontaktierungen 38 haben untere Abschnitte 38C und verjüngte obere Abschnitte 38D, die in den Öffnungsabschnitte 34A bzw. 34B (24) ausgebildet werden. Dementsprechend sind die Profile der unteren Abschnitte 38C und der oberen Abschnitte 38D die gleichen wie die Profile der jeweiligen unteren Öffnungsabschnitte 34A und oberen Öffnungsabschnitte 34B. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung haben die untere Breite W1 und die obere Breite W2' der Durchkontaktierungen 38 eine Differenz (W1 – W2'), die kleiner als etwa 50 μm ist und größer als etwa 5 μm sein kann. Die Höhe H1 des verjüngten oberen Abschnitts 38D zur Höhe H2 der gesamten Durchkontaktierung 38 hat ein Verhältnis H1/H2, das in einigen Ausführungsformen kleiner als etwa 0,4 sein kann.
  • Vorteilhafterweise werden bei den verjüngten oberen Abschnitten 38D der Durchkontaktierungen 38 durch Ausbilden verjüngter oberer 4 Abschnitte für Durchkontaktierungen die Scherkräfte, die durch die Durchkontaktierungen auf die RDLs wirken, verringert, und die Zuverlässigkeit des entstandenen Package wird verbessert.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung enthält ein Package einen Bauelementchip, eine Durchkontaktierung mit einem Sanduhrprofil, und ein Vergussmaterial, das den Bauelementchip und die Durchkontaktierung vergießt, wobei eine Oberseite des Vergussmaterials im Wesentlichen mit einer Oberseite des Bauelementchips bündig ist. Eine dielektrische Schicht überlappt das Vergussmaterial und den Bauelementchip. Mehrere RDLs erstrecken sich in die dielektrische Schicht, um elektrisch mit dem Bauelementchip und der Durchkontaktierung gekoppelt zu werden.
  • Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung enthält ein Package einen Bauelementchip und eine Durchkontaktierung, die einen Durchkontaktierungskörper und eine Durchkontaktierungskappe über und in Verbindung mit dem Durchkontaktierungskörper enthält. Die Durchkontaktierungskappe ist breiter als der Durchkontaktierungskörper. Das Package enthält des Weiteren ein Vergussmaterial, das den Bauelementchip und die Durchkontaktierung vergießt, wobei eine Oberseite des Vergussmaterials im Wesentlichen bündig mit einer Oberseite des Bauelementchips ist. Eine dielektrische Schicht überlappt das Vergussmaterial und den Bauelementchip, wobei eine Unterseite der dielektrischen Schicht die Oberseite des Bauelementchips und die Oberseite des Vergussmaterials kontaktiert. Mehrere RDLs erstrecken sich in die dielektrische Schicht, um elektrisch mit dem Bauelementchip und der Durchkontaktierung gekoppelt zu werden.
  • Gemäß einer alternativen Ausführungsformen der vorliegenden Offenbarung enthält ein Package einen Bauelementchip und eine Durchkontaktierung, die einen unteren Abschnitt enthält, der eine erste Seitenwand mit einem ersten Neigungswinkel aufweist, und einen oberen Abschnitt über und in Verbindung mit dem unteren Abschnitt enthält. Der obere Abschnitt hat eine zweite Seitenwand, die einen zweiten Neigungswinkel aufweist, der kleiner als der erste Neigungswinkel. Das Package enthält des Weiteren ein Vergussmaterial, das den Bauelementchip und die Durchkontaktierung vergießt, wobei eine Oberseite des Vergussmaterials im Wesentlichen bündig mit einer Oberseite des Bauelementchips ist. Eine dielektrische Schicht überlappt das Vergussmaterial und den Bauelementchip. Mehrere RDLs erstrecken sich in die dielektrische Schicht, um elektrisch mit dem Bauelementchip und der Durchkontaktierung gekoppelt zu werden.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Package, das Folgendes umfasst: einen Bauelementchip; eine Durchkontaktierung, wobei die Durchkontaktierung ein Verengungsprofil hat; ein Vergussmaterial, das den Bauelementchip und die Durchkontaktierung vergießt, wobei eine Oberseite des Vergussmaterials im Wesentlichen bündig mit einer Oberseite des Bauelementchips ist; Eine dielektrische Schicht, die das Vergussmaterial und den Bauelementchip überlappt, wobei eine Unterseite der dielektrischen Schicht die Oberseite des Bauelementchips und die Oberseite des Vergussmaterials kontaktiert; und mehrere Umverteilungsleitungen (Redistribution Lines, RDLs), die sich in die dielektrische Schicht erstrecken, um elektrisch mit dem Bauelementchip und der Durchkontaktierung gekoppelt zu werden.
  2. Package nach Anspruch 1, wobei die Durchkontaktierung eine Oberseite und eine Unterseite hat, die mit der Oberseite bzw. einer Unterseite des Vergussmaterials koplanar sind.
  3. Package nach Anspruch 1 oder 2, wobei sich eine kleinste Breite der Durchkontaktierung auf einer Zwischenhöhe der Durchkontaktierung befindet und eine obere Breite und eine untere Breite der Durchkontaktierung beide größer als die kleinste Breite sind.
  4. Package nach Anspruch 3, wobei die obere Breite um eine Differenz von mehr als etwa 5 μm größer als die kleinste Breite ist.
  5. Package nach Anspruch 3 oder 4, wobei von einer Oberseite der Durchkontaktierung zur Zwischenhöhe der Durchkontaktierung Breiten der Durchkontaktierung kontinuierlich und gleichmäßig kleiner werden.
  6. Package nach einem der Ansprüche 3 bis 5, wobei von der Zwischenhöhe der Durchkontaktierung zu einer Unterseite der Durchkontaktierung Breiten der Durchkontaktierung kontinuierlich und gleichmäßig größer werden.
  7. Package nach einem der vorangehenden Ansprüche, wobei ein oberer Neigungswinkel einer Seitenwand der Durchkontaktierung kleiner als etwa 88 Grad ist.
  8. Package, das Folgendes umfasst: einen Bauelementchip; eine Durchkontaktierung, die Folgendes umfasst: einen Durchkontaktierungskörper; und eine Durchkontaktierungskappe über und in Verbindung mit dem Durchkontaktierungskörper, wobei die Durchkontaktierungskappe breiter als der Durchkontaktierungskörper ist, wobei eine Unterseite der Durchkontaktierungskappe koplanar mit einer Oberseite des Durchkontaktierungskörpers ist; ein Vergussmaterial, das den Bauelementchip und die Durchkontaktierung vergießt, wobei eine Oberseite des Vergussmaterials im Wesentlichen bündig mit einer Oberseite des Bauelementchips ist; eine dielektrische Schicht, die das Vergussmaterial und den Bauelementchip überlappt, wobei eine Unterseite der dielektrischen Schicht die Oberseite des Bauelementchips und die Oberseite des Vergussmaterials kontaktiert; und mehrere Umverteilungsleitungen (Redistribution Lines, RDLs), die sich in die dielektrische Schicht erstrecken, um elektrisch mit dem Bauelementchip und der Durchkontaktierung gekoppelt zu werden.
  9. Package nach Anspruch 8, wobei die Durchkontaktierung eine Oberseite und eine Unterseite hat, die mit der Oberseite bzw. einer Unterseite des Vergussmaterials koplanar sind.
  10. Package nach Anspruch 8 oder 9, wobei eine Gesamtheit des Durchkontaktierungskörpers schmaler ist als eine Gesamtheit der Durchkontaktierungskappe.
  11. Package nach einem der Ansprüche 8 bis 10, wobei eine Breite der Durchkontaktierungskappe um eine Differenz in einem Bereich zwischen etwa 5 μm und etwa 15 μm größer ist als eine obere Breite des Durchkontaktierungskörpers.
  12. Package nach einem der Ansprüche 8 bis 11, wobei die Durchkontaktierungskappe eine planare Oberseite und eine gekrümmte Seitenwand hat, die die planare Oberseite mit der Unterseite verbindet, wobei die Unterseite der Durchkontaktierungskappe planar ist.
  13. Package nach einem der Ansprüche 8 bis 12, wobei der Durchkontaktierungskörper ein Verengungsprofil hat.
  14. Package nach einem der Ansprüche 8 bis 13, wobei der Durchkontaktierungskörper gerade und im Wesentlichen vertikale Seitenwände hat.
  15. Package, das Folgendes umfasst: einen Bauelementchip; eine Durchkontaktierung, die Folgendes umfasst: einen unteren Abschnitt, der eine erste Seitenwand hat, die einen ersten Neigungswinkel hat; und einen oberen Abschnitt über und in Verbindung mit dem unteren Abschnitt, wobei der obere Abschnitt eine zweite Seitenwand hat, die einen zweiten Neigungswinkel hat, der kleiner als der erste Neigungswinkel ist; ein Vergussmaterial, das den Bauelementchip und die Durchkontaktierung vergießt, wobei eine Oberseite des Vergussmaterials im Wesentlichen bündig mit einer Oberseite des Bauelementchips ist; eine dielektrische Schicht, die das Vergussmaterial und den Bauelementchip überlappt, wobei eine Unterseite der dielektrischen Schicht die Oberseite des Bauelementchips und die Oberseite des Vergussmaterials kontaktiert; und mehrere Umverteilungsleitungen (Redistribution Lines, RDLs), die sich in die dielektrische Schicht erstrecken, um elektrisch mit dem Bauelementchip und der Durchkontaktierung gekoppelt zu werden.
  16. Package nach Anspruch 15, wobei die erste Seitenwand und die zweite Seitenwand im Wesentlichen gerade sind und mit einer unterscheidbaren abrupten Änderung des Neigungswinkels miteinander verbunden sind.
  17. Package nach Anspruch 15 oder 16, wobei die Durchkontaktierung eine Oberseite und eine Unterseite hat, die mit der Oberseite bzw. einer Unterseite des Vergussmaterials koplanar sind.
  18. Package nach einem der Ansprüche 15 bis 17, wobei ein erster Neigungswinkel der ersten Seitenwand um eine Differenz von mehr als etwa 2 Grad größer ist als ein zweiter Neigungswinkel der zweiten Seitenwand.
  19. Package nach einem der Ansprüche 15 bis 18, wobei die Durchkontaktierung eine untere Breite und eine obere Breite, die um eine Differenz von mehr als etwa 5 μm kleiner als die obere Breite ist, hat.
  20. Package nach einem der Ansprüche 15 bis 19, wobei ein Verhältnis einer Höhe des oberen Abschnitts der Durchkontaktierung zu einer Höhe einer Gesamtheit der Durchkontaktierung kleiner als etwa 0,4 ist.
DE102015106740.4A 2015-03-16 2015-04-30 Nicht-vertikale durchkontaktierung in einem package Pending DE102015106740A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/658,968 US10115647B2 (en) 2015-03-16 2015-03-16 Non-vertical through-via in package
US14/658,968 2015-03-16

Publications (1)

Publication Number Publication Date
DE102015106740A1 true DE102015106740A1 (de) 2016-09-22

Family

ID=56852986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106740.4A Pending DE102015106740A1 (de) 2015-03-16 2015-04-30 Nicht-vertikale durchkontaktierung in einem package

Country Status (5)

Country Link
US (3) US10115647B2 (de)
KR (1) KR101716031B1 (de)
CN (1) CN105990290B (de)
DE (1) DE102015106740A1 (de)
TW (1) TWI618209B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786599B2 (en) 2015-08-21 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US9922896B1 (en) 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US10522526B2 (en) * 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
CN108063095A (zh) * 2017-12-15 2018-05-22 路军 一种智能融合传感器芯片的封装方法
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11024586B2 (en) * 2019-01-22 2021-06-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR20210083830A (ko) 2019-12-27 2021-07-07 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11676932B2 (en) * 2019-12-31 2023-06-13 Micron Technology, Inc. Semiconductor interconnect structures with narrowed portions, and associated systems and methods
KR20210087351A (ko) 2020-01-02 2021-07-12 삼성전자주식회사 반도체 패키지
KR20220158123A (ko) 2021-05-20 2022-11-30 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341979A (en) * 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
US20050064707A1 (en) * 2003-09-23 2005-03-24 Nishant Sinha Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US20110241193A1 (en) * 2010-04-02 2011-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor Device Packages with Fan-Out and with Connecting Elements for Stacking and Manufacturing Methods Thereof
US20130026632A1 (en) * 2010-04-08 2013-01-31 Nec Corporation Semiconductor element-embedded wiring substrate
US8796846B2 (en) * 2008-12-12 2014-08-05 Stats Chippac, Ltd. Semiconductor device with a vertical interconnect structure for 3-D FO-WLCSP
US20140252646A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure for Package-on-Package Devices

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001089038A2 (en) 2000-05-15 2001-11-22 Molex Incorporated Elastomeric electrical connector
US6814584B2 (en) * 2001-05-11 2004-11-09 Molex Incorporated Elastomeric electrical connector
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
KR101214746B1 (ko) * 2008-09-03 2012-12-21 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
CN102859691B (zh) 2010-04-07 2015-06-10 株式会社岛津制作所 放射线检测器及其制造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US20130062736A1 (en) 2011-09-09 2013-03-14 Texas Instruments Incorporated Post-polymer revealing of through-substrate via tips
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8546194B2 (en) * 2011-12-14 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) * 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
FR3000598B1 (fr) * 2012-12-27 2016-05-06 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de reprise de contact
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
JP2015005612A (ja) 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
US8941244B1 (en) * 2013-07-03 2015-01-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
KR20150021250A (ko) * 2013-08-20 2015-03-02 삼성전기주식회사 반도체 패키지, 반도체 패키지 제조 방법 및 적층형 반도체 패키지
US10163778B2 (en) * 2014-08-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of damascene structure
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10032704B2 (en) * 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341979A (en) * 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
US20050064707A1 (en) * 2003-09-23 2005-03-24 Nishant Sinha Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US8796846B2 (en) * 2008-12-12 2014-08-05 Stats Chippac, Ltd. Semiconductor device with a vertical interconnect structure for 3-D FO-WLCSP
US20110241193A1 (en) * 2010-04-02 2011-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor Device Packages with Fan-Out and with Connecting Elements for Stacking and Manufacturing Methods Thereof
US20130026632A1 (en) * 2010-04-08 2013-01-31 Nec Corporation Semiconductor element-embedded wiring substrate
US20140252646A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure for Package-on-Package Devices

Also Published As

Publication number Publication date
KR20160111297A (ko) 2016-09-26
TW201635461A (zh) 2016-10-01
US20160276248A1 (en) 2016-09-22
US20200303275A1 (en) 2020-09-24
US10699981B2 (en) 2020-06-30
CN105990290B (zh) 2020-07-03
US11355406B2 (en) 2022-06-07
CN105990290A (zh) 2016-10-05
US10115647B2 (en) 2018-10-30
KR101716031B1 (ko) 2017-03-13
TWI618209B (zh) 2018-03-11
US20190067146A1 (en) 2019-02-28

Similar Documents

Publication Publication Date Title
DE102015106740A1 (de) Nicht-vertikale durchkontaktierung in einem package
DE102016100378B4 (de) Verringerung einer rissbildung durch einstellen einer öffnungsgrösse in pop-packages
DE102015106723B4 (de) Package mit einem Bauelementchip und Verfahren zur Herstellung eines Packages
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102019103993B4 (de) Package mit Dummy-Dies zum reduzieren von Wölbungen im Package und Herstellungsverfahren dafür
DE102014112433B4 (de) Ausrichtungsmarkierungs-Design für Chipgehäuse und Verfahren
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102015108684B4 (de) Beseitigen von durch sägen hervorgerufenes ablösen durch ausbilden von gräben
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102017117808A1 (de) Leitungsführungsentwurf für Dummy-Metallkappe und Umverteilungsleitung
DE102018130035B4 (de) Package und verfahren
DE102019117762A1 (de) Integriertes schaltungspackage und verfahren
DE102014112860A1 (de) Ringstrukturen in Vorrichtungs-Die
DE102018111574A1 (de) Ausrichten von kontaktierhügeln in einem fan-out-häusungsprozes
DE102019117763A1 (de) Seitenwandschutz für metallkontakthügel
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102016100001B4 (de) Struktur und Herstellungsverfahren für ein Chip-Package
DE102018110866A1 (de) Ausrichtungsmarke mit Gitterstrukturen und Verfahren zum Ausbilden von dieser
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE102015106616A1 (de) Verfahren zum Kapseln von Halbleiterbauelementen und gekapselte Halbleiterbauelemente
DE102015104507B4 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018108932B4 (de) Package mit Info-Struktur und Verfahren zu dessen Ausbildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication