KR20160111297A - 패키지 내의 비-수직 쓰루-비아 - Google Patents

패키지 내의 비-수직 쓰루-비아 Download PDF

Info

Publication number
KR20160111297A
KR20160111297A KR1020150075043A KR20150075043A KR20160111297A KR 20160111297 A KR20160111297 A KR 20160111297A KR 1020150075043 A KR1020150075043 A KR 1020150075043A KR 20150075043 A KR20150075043 A KR 20150075043A KR 20160111297 A KR20160111297 A KR 20160111297A
Authority
KR
South Korea
Prior art keywords
device die
vias
molding material
dielectric layer
rdls
Prior art date
Application number
KR1020150075043A
Other languages
English (en)
Other versions
KR101716031B1 (ko
Inventor
쳉 린 후앙
정 후아 창
지 지에 가우
징 쳉 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160111297A publication Critical patent/KR20160111297A/ko
Application granted granted Critical
Publication of KR101716031B1 publication Critical patent/KR101716031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

패키지는 디바이스 다이, 모래시계 프로파일을 갖는 쓰루-비아, 내부에 디바이스 다이 및 쓰루-비아를 몰딩하는 몰딩 재료를 포함하며, 몰딩 재료의 상부면은 디바이스 다이의 상부면과 실질적으로 동일한 높이이다. 유전체 층은 몰딩 재료 및 디바이스 다이와 중첩한다. 복수의 재분배 라인(RDL, redistribution line)들이 디바이스 다이 및 쓰루 비아에 전기적으로 결합하기 위하여 유전체 층 내로 연장된다.

Description

패키지 내의 비-수직 쓰루-비아{NON-VERTICAL THROUGH-VIA IN PACKAGE}
반도체 기술들의 진보로, 반도체 칩들/다이들은 점점 더 작아지고 있다. 한편, 반도체 다이들 내로 더 많은 기능들이 통합될 필요가 있다. 따라서, 반도체 다이들은 더 작은 면적들 내로 팩킹된 점점 더 많은 수의 I/O 패드들을 가질 필요가 있고, I/O 패드들의 밀도는 시간이 감에 따라 빠르게 증가한다. 결과적으로, 반도체 다이들의 패키징은 점점 더 어려워지고, 이는 패키징의 수율에 악영향을 미친다.
종래의 패키지 기술들은 2개의 카테고리들로 나뉠 수 있다. 제1 카테고리에서, 웨이퍼 상의 다이들은 그들이 쏘잉(saw)되기 전에 패키징된다. 이 패키징 기술은 더 높은 처리량 및 더 낮은 비용과 같은 몇몇 바람직한 피쳐들을 갖는다. 뿐만 아니라, 더 적은 언더필(underfill) 또는 몰딩 컴파운드가 필요하다. 그러나 이 패키징 기술은 또한 단점들도 겪는다. 다이들의 사이즈들은 점점 더 작아지고 각각의 패키지들이 오직 팬-인(fan-in) 타입 패키지들일 수 있기 때문에, 여기서 각각의 다이의 I/O 패드들은 각각의 다이의 표면 바로 위의 영역으로 제한된다. 다이들의 제한된 면적들로, I/O 패드들의 수는 I/O 패드들의 피치의 제한으로 인해 제한된다. 패드들의 피치가 감소될 경우, 솔더 브릿지(solder bridge)들이 발생할 수 있다. 부가적으로, 고정된 볼-사이즈 요건 하에서, 솔더 볼(solder ball)들은 특정 사이즈를 가져야만 하며, 이는 결국 다이의 표면 상에 팩킹될 수 있는 솔더 볼들의 수를 제한한다.
패키징의 다른 카테고리에서, 다이들은 그들이 패키징되기 이전에 웨이퍼들로부터 쏘잉된다. 이러한 패키징 기술의 바람직한 피쳐는 팬-아웃(fan-out) 패키지들을 형성하는 확률이며, 이는 다이 상의 I/O 패드들이 다이보다 더 넓은 면적으로 재분배될 수 있고, 따라서 다이의 표면들 상에 팩킹된 I/O 패드들의 수가 증가될 수 있음을 의미한다. 이러한 패키징 기술의 다른 바람직한 피쳐는 "공지된-우수한-다이들(known-good-dies)"이 패키징되고, 결함 다이들이 폐기되며, 따라서 비용 및 노력이 결함 다이들에 낭비되지 않는다는 점이다.
본 개시물의 몇몇 실시예들에 따라, 패키지는 디바이스 다이, 모래시계 프로파일을 갖는 쓰루-비아, 내부에 디바이스 다이 및 쓰루-비아를 몰딩하는 몰딩 재료를 포함하며, 몰딩 재료의 상부면은 디바이스 다이의 상부면과 실질적으로 동일한 높이이다. 유전체 층은 몰딩 재료 및 디바이스 다이와 중첩한다. 복수의 RDL들이 디바이스 다이 및 쓰루 비아에 전기적으로 결합하기 위하여 유전체 층 내로 연장된다.
본 개시물의 대안적인 실시예들에 따라, 패키지는 디바이스 다이, 쓰루-비아 몸체 및 쓰루-비아 몸체 위에 있고 쓰루-비아 몸체에 연결된 쓰루-비아 캡을 포함하는 쓰루-비아를 포함한다. 쓰루-비아 캡은 쓰루-비아 몸체보다 더 넓다. 패키지는 내부에 디바이스 다이 및 쓰루-비아를 몰딩하는 몰딩 재료를 더 포함하며, 몰딩 재료의 상부면은 디바이스 다이의 상부면과 동일한 높이이다. 유전체 층은 몰딩 재료 및 디바이스 다이와 중첩하며, 유전체 층의 하부면은 디바이스 다이의 상부면과 몰딩 재료의 상부면과 접촉한다. 복수의 RDL들은 디바이스 다이 및 쓰루 비아에 전기적으로 결합하기 위하여 유전체 층 내로 연장된다.
본 개시물의 다른 대안적 실시예들에 따라, 패키지는 디바이스 다이, 제1 경사각을 갖는 제1 측벽을 갖는 하부 부분과 하부 부분에 위에 있고 하부 부분에 연결된 상부 부분을 포함하는 쓰루-비아를 포함한다. 상부 부분은 제1 경사각보다 작은 제2 경사각을 갖는 제2 측벽을 갖는다. 패키지는 내부에 디바이스 다이 및 쓰루-비아를 몰딩하는 몰딩 재료를 더 포함하며, 몰딩 재료의 상부면은 디바이스 다이의 상부면과 실질적으로 동일한 높이이다. 유전체 층은 몰딩 재료 및 디바이스 다이와 중첩한다. 복수의 RDL들은 디바이스 다이 및 쓰루 비아에 전기적으로 결합하기 위하여 유전체 층 내로 연장된다.
본 개시물의 양상들은 첨부 도면들과 함께 판독될 때, 하기의 상세한 설명으로부터 가장 잘 이해된다. 산업분야의 표준 관행에 따라, 다양한 피쳐들이 축적에 따라 도시되지는 않음에 유념한다. 사실상, 다양한 피쳐들의 치수들은 논의의 명료성을 위해 임의적으로 증가되거나 감소될 수 있다.
도 1 내지 17은 각각의 쓰루-비아들이 모래시계 프로파일(sand timer profile)을 갖는, 몇몇 실시예들에 따른 디바이스 다이의 패키징에서의 중간 스테이지들의 단면도들을 예시한다.
도 18 내지 21은 각각의 쓰루-비아들이 버섯 형상을 갖는, 몇몇 실시예들에 따른 디바이스 다이의 패키징에 있어서의 중간 스테이지들의 단면도들을 예시한다.
도 22 내지 29는 각각의 쓰루-비아들이 테이퍼드(tapered) 상부 부분들을 갖는, 몇몇 실시예들에 따른 디바이스 다이의 패키징에 있어서의 중간 스테이지들의 단면도들을 예시한다.
도 30은 몇몇 실시예들에 따른 패키지를 형성하기 위한 프로세스 흐름을 예시한다.
하기의 개시내용은 발명의 상이한 피쳐들을 구현하기 위한 복수의 상이한 실시예들 또는 예시들을 제공한다. 본 개시내용을 간략화하기 위하여 컴포넌트들 및 배열(arrangement)들의 특정 예시들이 하기에서 설명된다. 물론 이들은 단지 예시들이며, 제한하는 것으로 의도되지 않는다. 예를 들어, 뒤따르는 설명에서 제2 피쳐 위의 또는 제2 피쳐 상의 제1 피쳐의 형성은 제1 피쳐와 제2 피쳐가 직접 접촉하여 성성되는 실시예들을 포함할 수 있으며, 또한 제1 피쳐와 제2 피쳐 사이에 추가의 피쳐들이 형성되어 제1 피쳐와 제2 피쳐가 직접 접촉하지 않을 수 있는 실시예들도 포함할 수 있다. 또한, 본 개시내용은 다양한 예시들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료성을 목적으로 하며, 본질적으로 논의된 다양한 실시예들 및/또는 구성들 간의 관계를 진술하는 것이 아니다.
뿐만 아니라, 공간적으로 상대적인 용어들, 예컨대 "아래 놓인", "밑", "하부", "위에 놓인", "상부" 등은 도면들에 예시될 때 한 엘리먼트 또는 피쳐의 다른 엘리먼트(들) 또는 피쳐(들)에 대한 관계를 설명하기 위하여 설명의 용이성을 위해 여기서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 배향 외에도 사용시 또는 동작시 디바이스의 상이한 배향들을 포괄하도록 의도된다. 장치는 달리 배향될 수 있고(90도 회전되거나 다른 배향들로), 본 명세서에 사용된 공간적으로 상대적인 지시자들은 이에 따라 유사하게 해석될 수 있다.
다양한 예시적 실시예들에 따른 패키지 및 그 형성 방법이 제공된다. 패키지를 형성하는 중간 스테이지들이 예시된다. 실시예들의 변형들이 논의된다. 다양한 관점들 및 예시적 실시예들 전반에 걸쳐, 유사한 참조 번호들은 유사한 엘리먼트들을 지칭하는데 사용된다.
도 1 내지 17은 몇몇 실시예들에 따른 패키지 형성에서의 중간 스테이지들의 단면도들을 예시한다. 도 1 내지 17에 도시된 단계들은 또한 도 30에 도시된 프로세스 흐름(300)에서 개략적으로 예시된다. 후속 논의에서, 도 1 내지 17에 도시된 프로세스 단계들은 도 30의 프로세스 단계들을 참고하여 논의된다.
도 1은 캐리어(20) 및 캐리어(20) 상에 배치된 릴리즈(release) 층(22)을 예시한다. 캐리어(20)는 유리 캐리어, 세라믹 캐리어 등일 수 있다. 캐리어(20)는 둥근 상부 형상을 가질 수 있고, 실리콘 웨이퍼의 사이즈를 가질 수 있다. 예를 들어, 캐리어(20)는 8-인치 직경, 12-인치 직경 등을 가질 수 있다. 릴리즈 층(22)은 폴리머-기반 재료(예컨대, LTHC(Light To Heat Conversion) 재료)로 형성될 수 있으며, 이는 후속 단계들에서 형성될 위에 놓인 구조물들로부터 캐리어(20)와 함게 제거될 수 있다. 몇몇 실시예들에서 릴리즈 층(22)은 에폭시-기반 열적-릴리즈 재료로 형성된다. 다른 실시예들에서, 릴리즈 층(22)은 자외선(UV, ultra-violet) 글루(glue)로 형성된다. 릴리즈 층(22)은 액체로서 공급되거나 경화될 수 있다. 대안적인 실시예들에서, 릴리즈 층(22)은 라미네이트 필름이며, 캐리어(20) 위로 라미네이트된다. 릴리즈 층(22)의 상부면은 평평해지며(leveled), 높은 정도의 동일평면성(coplanarity)을 갖는다.
유전체 층(24)이 릴리즈 층(22) 상에 형성된다. 본 개시물의 몇몇 실시예들에 따라, 유전체 층(24)은 또한 폴리벤족사졸(PBO, polybenzoxazole)과 같은 감광성 재료일 수 있는 폴리머, 포토리소그래피 프로세스를 사용하여 용이하게 패터닝될 수 있는 폴리이미드 등으로 형성된다. 대안적인 실시예들에서, 유전체 층(24)은 질화물, 예컨대 실리콘 질화물, 산화물, 예컨대 실리콘 산화물, 포스포실리케이트 글라스(PSG, PhosphoSilicate Glass), 보로실리케이트 글라스(BSG, BoroSilicate Glass), 붕소 도핑된 포스포실리케이트 글라스(BPSG, Boron-doped PhosphoSilicate Glass) 등으로 형성된다.
도 2를 참고하면, 재분배 라인(RDL)들(26)이 유전체 층(24) 위에 형성된다. 개별적인 단계는 도 30에 도시된 프로세스 흐름의 단계(310)에서 보여진다. RDL들(26)은 또한 후면 RDL들로도 지칭되는데, 이는 그들이 디바이스 다이(36)의 후면 상에 위치되기 때문이다(도 8). RDL들(26)의 형성은 유전체 층(24) 위에 씨드 층(미도시)을 형성하는 단계, 씨드 층 위에 포토레지스트와 같은 패터닝된 마스크(미도시)를 형성하는 단계, 및 그 후 노출된 씨드 층 상에 금속 도금을 수행하는 단계를 포함할 수 있다. 패터닝된 마스크는 그 후 제거되고, 이어서 제거된 패터닝된 마스크에 의해 이전에 커버되었던 씨드 층이 제거되고, 도 2에서와 같이 RDL들(26)을 남긴다. 몇몇 실시예들에 따라, 씨드 층은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다. 씨드 층은 예를 들어, 물리 기상 증착(PVD, Physical Vapor Deposition)을 사용하여 형성될 수 있다. 도금은 예를 들어, 무전해 도금을 사용하여 수행될 수 있다.
도 3을 참고하면, 유전체 층(28)이 RDL들(26) 상에 형성된다. 유전체 층(28)의 하부면은 유전체 층(24) 및 RDL들(26)의 상부면들과 접촉한다. 본 개시물의 몇몇 실시예들에 따라, 유전체 층(28)은 폴리머로 형성되는데, 이 폴리머는 PBO, 폴리이미드 등과 같은 감광성 폴리머일 수 있다. 대안적인 실시예들에서, 유전체 층(28)은 질화물, 예컨대 실리콘 질화물, 산화물, 예컨대 실리콘 산화물, PSG, BSG, BPSG 등으로 형성된다. 유전체 층(28)은 그 후 내부에 개구들(29)을 형성하기 위하여 패터닝된다. 따라서, RDL들(26)은 유전체 층(28) 내에 개구들(29)을 통해 노출된다.
도 4 내지 7은 금속 포스트들(38)의 형성을 예시한다. 설명 전반에 걸쳐, 금속 포스트들(38)은 대안적으로 쓰루-비아들(38)로 지칭되는데, 이는 금속 포스트들(38)이 후속하여 형성된 몰딩 재료를 관통하기 때문이다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(312)로서 보여진다. 도 4를 참고하면, 금속 씨드 층(30)이 예를 들어, 물리 기상 증착(PVD)을 통해 형성된다. 금속 씨드 층(30)은 구리를 포함할 수 있으며, 몇몇 실시예들에 따라 티타늄 층 및 티타늄 층 위의 구리 층을 포함할 수 있다. 포토레지스트(32)가 금속 씨드 층(30) 위에 형성된다. 몇몇 실시예들에 따라, 포토레지스트(32)는 건식 필름이며, 이는 금속 씨드 층(30) 위로 라미네이팅된다. 대안적인 실시예들에서, 포토레지스트(32)는 스핀 코팅에 의해 형성된다.
그 후 포토리소그래피 마스크(미도시)를 사용하여 포토레지스트(32) 상에 노광이 수행되며, 이는 광이 통과하도록 허용하는 투명한 부분들 및 광을 차단하기 위한 불투명한 부분들을 포함한다. 현상 이후에, 도 5에 도시된 바와 같이 포토레지스트(32) 내에 개구들(34)이 형성된다. 금속 씨드 층(30)이 개구들(34)에 노출된다. 개구들(34)은 모래시계 프로파일을 갖는데, 하단 폭(W1) 및 상단 폭(W2)은 중간 폭(W3)보다 더 크다. 뿐만 아니라, 개구들(34)의 최소 폭들은 개구들(34)의 중간 높이들에 가까울 수 있다.
포토레지스트(32)의 재료는 결과적인 개구들(34)이 모래시계 프로파일을 갖게 하도록 선택된다. 몇몇 예시적인 실시예들에서, 포토레지스트는 TOK P50 시리즈 포토레지스트(Tokyo Ohka Kogyo America Incorporated에 의해 제조됨)를 포함한다. 몇몇 실시예들에서, TOK P50는 폴리아크릴레이트, 크로스-링커(cross-linker) 및 감광성 이니시에이터(initiator)를 포함할 수 있다. 적절한 포토레지스트 재료가 사용되고, 노광 및 현상을 위한 프로세스 조건들이 튜닝되는 경우, 모래시계 프로파일이 생성될 수 있다.
다음으로, 도 6에 도시된 바와 같이, 쓰루-비아들(38)이 도금에 의해 형성된다. 도금 레이트는 도금된 쓰루-비아들(38)의 형상이 개구들(34)의 형상을 따르는 것을 보장하도록 제어된다. 후속 단계들에서, 포토레지스트(32)는 제거되고, 따라서 금속 씨드 층(30)의 아래놓인 부분들이 노출된다. 금속 씨드 층(30)의 노출된 부분들은 그 후 에칭 단계에서 제거된다. 결과적인 쓰루-비아들(38)은 도 7에 예시된다. 설명 전반에 걸쳐, 금속 씨드 층(30)의 잔여 부분들은 쓰루-비아들(38)의 부분들로서 또한 지칭된다.
쓰루-비아들(38)은 로드(rod)들의 형상을 갖고, 중간 부분은 각각의 상부 부분들 및 각각의 하부 부분들보다 더 좁다. 도 7은 하나의 수직 평면에서의 쓰루-비아들(38)의 형상들을 예시한다는 것에 유념한다. 임의의 다른 수직 평면에서 보면, 쓰루-비아들(38)은 또한 모래시계 프로파일을 가질 수 있다. 쓰루-비아들(38)의 상면도 형태들은 원형, 직사각형, 정사각형, 팔각형 등일 수 있다.
도 8은 디바이스 다이(36)의 배치를 예시한다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(314)로서 보여진다. 단일 디바이스 다이(36)가 예시되나, 디바이스 다이(36)와 동일한 복수의 디바이스 다이들이 또한 이 단계 동안 유전체 층(28) 위에 배치될 것임이 인식된다. 디바이스 다이(36)는 접착제 필름일 수 있는 DAF(Die-Attach Film)(45)를 통해 유전체 층(28)에 부착된다. 디바이스 다이(36)는 내부에 로직 트랜지스터들을 포함하는 로직 디바이스 다이일 수 있다. 몇몇 예시적인 실시예들에서, 디바이스 다이(36)는 모바일 애플리케이션들에 대하여 설계되며, PMIC(Power Management Integrated Circuit) 다이, 트랜시버(TRX, Transceiver) 다이 등일 수 있다.
몇몇 예시적인 실시예들에서, 금속 필러들(50)(예컨대, 구리 포스트들)은 디바이스 다이(36)의 최상단 부분들로서 사전 형성되며, 금속 필러들(50)은 디바이스 다이(36) 내의 트랜지스터들과 같이 집적 회로 디바이스들에 전기적으로 결합된다. 본 개시물의 몇몇 실시예들에 따라, 상단 유전체 층(47)을 형성하기 위하여 폴리머가 이웃한 금속 필러들(50) 사이의 갭들을 충진한다. 몇몇 예시적인 실시예들에 따라, 상단 유전체 층(47)은 PBO로 형성될 수 있다. 몇몇 실시예들에 따라, 상단 유전체 층(47)의 상부면은 금속 필러들(50)의 상부면보다 더 높다.
다음으로, 도 9에 도시된 바와 같이, 몰딩 재료(44)가 디바이스 다이(36) 상에 몰딩된다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(316)로서 보여진다. 몰딩 재료(44)는 이웃한 쓰루-비아들(38) 사이의 갭들 및 쓰루-비아들(38)과 디바이스 다이(36) 사이의 갭들을 충진한다. 몰딩 재료(44)는 몰딩 컴파운드, 몰딩 언더필, 에폭시, 또는 수지를 포함할 수 있다. 몰딩 재료(44)의 상부면은 금속 필러들(50) 및 쓰루-비아들(38)의 상부 단부들보다 더 높을 수 있다.
도 10을 추가로 참고하여, 쓰루-비아들(38) 및 금속 필러들(50)이 노출될 때까지, 몰딩 재료(44)를 씨닝(thin)하기 위하여 화학 기계적 연마(CMP, Chemical Mechanical Polish) 단계 또는 그라인딩 단계와 같은 평탄화가 수행된다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(318)로서 보여진다. 쓰루-비아들(38)의 상부 단부들은 금속 필러들(50)의 상부면들과 실질적으로 동일한 높이이며(동일 평면 상에 있으며), 몰딩 재료(44)의 상부면과 실질적으로 동일 평면 상에 있다.
도 11 내지 15는 전면 RDL들의 형성을 예시한다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(320)로서 보여진다. 도 11을 참고하면, 유전체 층(52)이 형성된다. 몇몇 실시예들에서 유전체 층(52)은 PBO, 폴리이미드 등과 같은 폴리머로 형성된다. 대안적인 실시예들에서, 유전체 층(52)은 실리콘 질화물, 실리콘 산화물 등으로 형성된다. 개구들(53)은 쓰루-비아들(38) 및 금속 필러들(50)을 노출시키기 위하여 유전체 층(52) 내에 형성된다. 개구들(53)의 형성은 포토리소그래피 프로세스를 통해 수행될 수 있다.
다음으로, 도 12를 참고하면, 재분배 라인(RDL)들(54)은 금속 필러들(50) 및 쓰루-비아들(38)에 연결하도록 형성된다. RDL들(54)은 또한 금속 필러들(50) 및 쓰루-비아들(38)을 상호연결할 수 있다. RDL들(54)은 쓰루-비아들(38) 및 금속 필러들(50)에 전기적으로 연결하기 위하여 유전체 층(52)의 개구들 내로 연장되는 비아들 뿐 아니라, 유전체 층(52) 위에 금속 트레이스들(금속 라인들)을 포함한다. RDL들(54)은 도금 프로세스에서 형성되고, 여기서 RDL들(54) 각각은 씨드 층(미도시) 및 씨드 층 위에 도금된 금속성 재료를 포함한다. 씨드 층 및 도금된 재료는 동일한 재료 또는 상이한 재료들로 형성될 수 있다. RDL들(54)은 알루미늄, 구리, 텅스텐 및 이들의 합금들을 포함하는 금속 또는 금속 합금들을 포함할 수 있다. RDL들(54)은 비-솔더(non-solder) 재료들로 형성된다. RDL들(54)의 비아 부분들은 금속 필러들(50)의 상부면들과 물리적으로 접촉할 수 있다.
도 13을 참고하여, RDL들(54) 및 유전체 층(52) 위에 유전체 층(56)이 형성된다. 유전체 층(56)은 폴리머를 사용하여 형성될 수 있으며, 이 폴리머 재료는 유전체 층(52)의 재료들과 동일한 후보 재료들로부터 선택될 수 있다. 예를 들어, 유전체 층(56)은 PBO, 폴리이미드, BCB 등을 포함할 수 있다. 대안적으로, 유전체 층(56)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물 등과 같은 비-유기 유전체 재료들을 포함할 수 있다. RDL들(54)을 노출시키기 위하여 개구들(59)이 또한 유전체 층(56) 내에 형성된다. 개구들(59)의 형성은 포토리소그래피 프로세스를 포함할 수 있다.
도 14는 RDL들(58)의 형성을 예시하며, 이는 RDL들(54)에 전기적으로 연결된다. RDL들(58)의 형성은 RDL들(54)을 형성하기 위한 것과 유사한 방법들 및 재료들을 채택할 수 있다. RDL들(58 및 54)은 전면 RDL들로서 또한 지칭되는데, 이는 그들이 디바이스 다이(36)의 전면 상에 위치되기 때문이다.
도 15에 도시된 바와 같이, 폴리머 층일 수 있는 추가 유전체 층(62)이 RDL들(58) 및 유전체 층(56)을 커버하기 위하여 형성된다. 유전체 층(62)은 유전체 층들(52 및 56)을 형성하기 위하여 사용된 동일한 후보 폴리머들로부터 선택될 수 있다. RDL들(58)의 금속 패드 부분들을 노출시키기 위하여 그 후 유전체 층(62) 내에 개구(들)(63)이 형성된다.
도 16은 몇몇 예시적인 실시예들에 따른 UMB(Under-Bump Metallurgy)들(64) 및 전기 커넥터들(66)의 형성을 예시한다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(322)로서 보여진다. UBM들(64)의 형성은 성막 및 패터닝을 포함할 수 있다. 전기 커넥터들(66)의 형성은 UBM들(64)의 노출된 부분들 상에 솔더 볼들을 배치하고 그 후 솔더 볼들을 리플로잉(reflowing)하는 단계를 포함할 수 있다. 대안적인 실시예들에서, 전기 커넥터들(66)의 형성은 RDL들(58) 위에 솔더 영역들을 형성하기 위한 도금 단계를 수행하는 단계 및 그 후 솔더 영역들을 리플로잉하는 단계를 포함한다. 전기 커넥터들(66)은 금속 필러들 또는 금속 필러들 및 솔더 캡들을 더 포함할 수 있으며, 이는 또한 도금을 통해 형성될 수 있다. 설명 전반에 걸쳐, 디바이스 다이(36), 쓰루-비아들(38), 몰딩 재료(44), 및 대응 RDL들 및 유전체 층들을 포함하는 결합된 구조물은 패키지(100)로서 지칭될 것이며, 이는 둥근 상면도 형상을 갖는 복합 웨이퍼일 수 있다.
다음으로, 패키지(100)는 캐리어(20)로부터 탈-결합(de-bond)된다. 탈-결합 시, 테이프(미도시)가 유전체 층(62) 및 전기 커넥터들(66) 위에 접착될 수 있다. 후속 단계들에서, 릴리즈 층(22)을 분해하기 위하여 릴리즈 층(22) 상에 UV 광 또는 레이저와 같은 광이 투사되고, 캐리어(20) 및 릴리즈 층(22)이 패키지(100)로부터 제거된다. 디바이스 다이(36)와 동일한 디바이스 다이 및 주위의 쓰루-비아들(38)을 각각 포함하는 복수의 패키지들로 패키지(100)를 쏘잉하기 위하여 다이 쏘우 단계가 수행된다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(324)로서 보여진다. 결과적인 패키지들 중 하나가 도 17의 패키지(102)로서 도시된다.
도 17은 다른 패키지(200)와 패키지(102)의 본딩을 예시한다. 각각의 단계는 도 30에 도시된 프로세스 흐름의 단계(326)로서 보여진다. 본 개시물의 몇몇 실시예들에 따라, 솔더 영역들(69)을 통하여 본딩이 수행되며, 이는 RDL들(26)의 금속 패드 부분들을 패키지(200)의 금속 패드들에 결합한다. 몇몇 실시예들에서, 패키지(200)는 디바이스 다이들(202)을 포함하며, 디바이스 다이들은 정적 랜덤 액세스 메모리(SRAM, Static Random Access Memory) 다이들, 동적 랜덤 액세스 메모리(DRAM, Dynamic Random Access Memory) 다이들 등과 같은 메모리 다이들일 수 있다. 몇몇 예시적인 실시예들에서 메모리 다이들은 또한 패키지 기판(204)에 본딩될 수 있다.
도 17의 결과적인 패키지에서, 쓰루-비아(38)는 상단 폭(W2'), 하단 폭(W1), 및 상단 폭(W2') 및 하단 폭(W1) 모두보다 더 작은 최소 폭(W3')을 갖는다. 폭(W3')은 쓰루-비아(38)의 중간 높이에 있거나 그에 가까울 수 있다. 몇몇 예시적인 실시예들에 따라, 폭 차(W1-W3')는 약 50 ㎛보다 작을 수 있고, 약 5 ㎛보다 클 수 있다. 폭 차(W2'-W3')는 약 50 ㎛보다 작을 수 있고, 약 5 ㎛보다 클 수 있다. 본 개시물의 몇몇 실시예들에 따라, 쓰루-비아(38)의 상단으로부터 하단까지, 쓰루-비아(38)의 폭들은 상단 폭(W2')으로부터 최소 폭(W3')까지 점진적으로 계속해서 감소하며, 그 후 최소 폭(W3')으로부터 하단 폭(W1)까지 점진적으로 계속해서 감소한다. 본 개시물의 몇몇 실시예들에 따라, 쓰루-비아들(38)의 측벽들의 하부 경사각(θ1) 및 상부 경사각(θ2)은 약 88 도보다 작을 수 있다.
모래시계 프로파일을 형성함으로써, 쓰루-비아(38)의 상단 면적은 수직 쓰루-비아들에 비해 증가된다. 결과적으로, 쓰루-비아(38) 및 위에 놓인 RDL들(54) 및 유전체 층(52) 사이의 계면 면적이 또한 증가된다. 따라서 계면에 인가되는 응력은 감소된다. 따라서 유전체 층(52)의 크랙킹(cracking) 및 아래 놓인 구조물들로부터의 유전체 층(52)의 필링 가능성은 감소된다.
도 18 내지 21은 대안적 실시예들에 따른 패키지의 형성에서의 중간 스테이지들의 단면도들을 예시한다. 다르게 명시되지 않는 한, 이러한 실시예들에서 컴포넌트들의 재료들 및 형성 방법들은 유사한 컴포넌트들과 본질적으로 동일하며, 이러한 유사한 컴포넌트들은 도 1 내지 17에 도시된 실시예들에서 유사한 참조 번호들에 의해 표시된다. 따라서 도 18 내지 21(그리고 도 22 내지 29)에 도시된 컴포넌트들의 재료들 및 형성 프로세스에 관한 세부사항들은 도 1 내지 17에 도시된 실시예들에 대한 논의에서 발견될 수 있다.
이들 실시예들의 초기 단계들은 도 1 내지 5에 도시된 것과 본질적으로 동일하다. 다음으로, 도 18에 도시된 바와 같이, 쓰루-비아들(38)은 도금된다. 쓰루-비아들(38)의 상부면들이 포토레지스트(32)의 상부면과 동일한 높이가 될 때까지, 도금은 계속된다. 쓰루-비아들(38)이 포토레지스트(32)의 상부면 위에 도금되는 동안, 도금은 추가로 과도금(over-plating) 프로세스로 계속된다. 과도금 동안에, 쓰루-비아들(38)은 쓰루-비아 캡들(38A)을 형성하기 위하여 수평으로 성장하며, 쓰루-비아 캡들(38A)은 쓰루-비아들(38)의 상부 부분들이다. 따라서 결과적인 쓰루-비아들(38)은 버섯 모양 프로파일을 가지며, 캡들(38A)은 쓰루-비아들(38)의 아래 놓인 몸체 부분들(38B)보다 급격히 더 큰 폭들을 갖는다.
다음으로, 포토레지스트(32)가 제거되고, 포토레지스트(32)에 의하여 커버되는 씨드 층(30)의 부분들은 에칭을 통해 제거된다. 결과적인 구조물이 도 19에 도시된다. 도 20에 도시된 바와 같이, 디바이스 다이(36)는 그 후 유전체 층(28) 상에 배치된다. 후속 프로세스 단계들은 도 9 내지 17에 도시된 것과 본질적으로 동일하다. 결과적인 구조물이 도 21에 보여진다.
도 10에 도시된 것과 유사한 평탄화 단계에서, 쓰루-비아 캡들(38A)의 상부 부분들이 제거되고, 쓰루-비아 캡들(38A)의 하부 부분들은 남아있다. 결과적인 쓰루-비아 캡들(38A)은 몰딩 재료(44) 및 금속 필러들(50)의 상부면들과 동일한 높이의 평탄한 상부면들을 갖는다. 도 21에 도시된 바와 같이, 쓰루-비아들(38)은 쓰루-비아 캡들(38A) 및 아래 놓인 쓰루-비아 몸체들(38B)을 포함한다. 몇몇 실시예들에 따라, 쓰루-비아 몸체들(38B)은 도 17의 것과 유사한 모래시계 프로파일을 갖는다. 모래시계 프로파일의 세부사항들은 도 17의 것과 동일할 수 있고, 따라서 여기서 반복되지 않는다. 쓰루-비아 몸체들(38B)은 다른 프로파일들을 또한 가질 수 있다. 예를 들어, 쓰루-비아 몸체들(38B)은 일예로서 예시된 쓰루-비아들(38) 중 하나의 쓰루 비아 상에 예시된 바와 같이, 직선 측벽들(38')을 가질 수 있다. 직선 측벽들(38')은 수직이거나 실질적으로 수직이고, 예를 들어, 경사각은 89 도 내지 약 91 도이다.
쓰루-비아 몸체(38B)는 상단 폭(W2')을 갖는다. 쓰루-비아 캡(38A)은 하단 폭(W4)을 가지며, 폭(W2')에서 폭(W4)으로의 천이는 급격하거나 점진적일 수 있다. 폭(W4)은 폭(W2')보다 크고, 각각의 아래 놓인 쓰루-비아 몸체(38B)의 모든 폭들보다 더 클 수 있다. 몇몇 실시예들에 따라, 폭(W4)은 약 40 ㎛ 내지 약 140 ㎛의 범위일 수 있다. 몇몇 실시예들에 따라, 폭 차(W4-W2')는 약 50 ㎛보다 작을 수 있으며, 또한 약 5 ㎛보다 클 수 있다. 몇몇 실시예들에서 폭 차(W4-W2')는 약 10 ㎛ 내지 약 30 ㎛의 범위이다. 쓰루-비아 캡들(38A)의 두께(T1)는 약 5 ㎛ 내지 약 10 ㎛의 범위일 수 있다.
본 개시물의 몇몇 실시예들에 따라, 쓰루-비아 캡들(38A)은 평면 상부면들(38T), 평면 하부면들(38BT), 및 평면 상부면(38T)을 평면 하부면(38BT)에 연결하는 곡선형 측벽들(38S)을 갖는다.
바람직하게, 쓰루-비아 캡들(38A)의 형성으로, 쓰루-비아들(38)의 상부 면적들은 증가된다. 결과적으로, 오버레이 윈도우(overlay window)는 증가되고, RDL들(54)의 형성에서 오정렬이 발생한다면, RDL들(54)의 비아 부분들은 여전히 쓰루-비아들(38) 위를 차지할 수 있다. 이들 실시예들은 미세-피치(fine-pitch) 쓰루-비아들에서 사용될 수 있고, 여기서 쓰루-비아들(38)은 얇고, 따라서 RDL들(54)의 비아 부분들은 쓰루-비아들(38)로부터 오정렬될 가능성이 더 높다. 본 실시예들의 추가적인 바람직한 피쳐는, 쓰루-비아들(38)과 위에 놓인 RDL들(54)과 유전체 층(52) 사이의 계면 면적이 또한 증가되어, 쓰루-비아들(38)과 위에 놓인 RDL들과 유전체 층 사이의 디라미네이션(delamination) 가능성 및 응력의 감소를 초래한다는 것이다.
도 22 내지 29는 다른 대안적 실시예들에 따른 패키지의 형성을 예시한다. 이들 실시예들의 초기 단계들은 도 1 내지 4에 도시된다. 다음으로, 도 22 및 23에 도시된 바와 같이, 디퍼-포커스(deeper-focus exposure) 노출 및 섈로워-포커스(shallower-focus) 노출이 수행된다. 디퍼-포커스 노출의 포커스는 섈로워-포커스 노출의 포커스보다 포토레지스트(32)에 더 딥하다(deeper). 본 개시물의 몇몇 실시예들에 따라, 디퍼-포커스 노출의 포커스는 (포토레지스트(32)의 상부면으로부터(미도시)) 깊이(D1)에 있다. 섈로워-포커스 노출의 포커스는 D1보다 큰 깊이(D2)에 있다. 몇몇 실시예들에서, 제1 노출(도 22)은 디퍼-포커스 노출이고, 리소그래피 마스크(68)가 사용되며, 제2 노출(도 23)은 섈로워-포커스 노출이다. 대안적인 실시예들에서, 제1 노출(도 22)은 섈로워-포커스 노출이고, 리소그래피 마스크(68)가 사용되며, 제2 노출(도 23)은 디퍼-포커스 노출이다.
디퍼-포커스 노출 및 섈로워-포커스 노출 이후에, 도 24에 도시된 바와 같이, 포토레지스트(32)가 현상되어 개구들(34)을 형성한다. 결과적인 개구(34)는 실질적으로 직선 측벽들(34A')을 갖는 하부 부분(34A) 및 실질적으로 직선 측벽들(34B')을 갖는 상부 부분(34B)을 가질 수 있으며, 측벽들(34A') 및 각각의 위에 놓인 측벽들(34B')은 구별가능한 조인트(joint)를 갖고, 여기서 측벽들의 경사각의 구별가능한 감소가 존재한다. 측벽들(34A')의 경사각들은 θ1이며, 측벽들(34B')의 경사각들은 경사각(θ1)보다 작은 θ3이다. 차(θ1 - θ3)는 약 2 도보다 더 클 수 있다. 몇몇 실시예들에 따라, 측벽들(34B')의 경사각(θ3)은 약 85 내지 약 90 도의 범위일 수 있는 한편, 몇몇 실시예들에서, 측벽들(34A')의 경사각(θ1)은 약 89 도 내지 약 91 도일 수 있다.
다음으로, 도 25에 도시된 바와 같이, 쓰루-비아들(38)이 도금에 의해 형성된다. 그 후 포토레지스트(32)가 제거되고, 포토레지스트(32)에 의하여 커버되는 씨드 층(30)의 부분들은 에칭을 통해 제거된다. 결과적인 구조물이 도 26에 보여진다. 도 27에 도시된 바와 같이, 디바이스 다이(36)가 그 후 유전체 층(28) 상에 배치된다. 도 28에 도시된 바와 같이, 그 후 몰딩 재료(44)가 도포되고, 평탄화가 수행된다. 후속 프로세스 단계들은 도 11 내지 17에 도시된 것과 본질적으로 동일하다. 결과적인 구조물이 도 29에 도시된다.
도 29를 참고하여, 쓰루-비아들(38)은 하부 부분들(38C) 및 테이퍼드(tapered) 상부 부분들(38D)을 가지며, 이들은 각각 개구 부분들(34A 및 34B)(도 24)에 형성된다. 따라서, 하부 부분들(38C) 및 상부 부분들(38D)의 프로파일들은 각각의 하부 개구 부분들(34A) 및 상부 개구 부분들(34B)의 프로파일들과 동일하다. 본 개시물의 몇몇 실시예들에 따라, 쓰루-비아들(38)의 하단 폭(W1) 및 상단 폭(W2')은 차(W1-W2')를 가지며, 이 차는 약 50 ㎛보다 작고, 약 5 ㎛보다 클 수 있다. 테이퍼드 상부 부분(38D)의 높이(H1) 대 전체 쓰루-비아(38)의 높이(H2)는 비율 H1/H2를 가지며, 이는 몇몇 실시예들에서 약 0.4보다 작을 수 있다.
바람직하게, 쓰루-비아들에 대한 테이퍼드 상부 부분들을 형성함으로써, 쓰루-비아들(38)의 테이퍼드 상부 부분들(38D)을 이용하여, 쓰루-비아들의 RDL들에 인가되는 시어 응력(sheer stress)은 감소되고, 결과적인 패키지의 신뢰성은 향상된다.
전술한 내용은 본 기술분야의 당업자들이 본 개시물의 양상들을 더 잘 이해할 수 있도록 수 개의 실시예들의 피쳐들을 약술한다. 본 기술분야의 당업자들은 그들이 본 명세서에 도입된 실시예들의 동일한 장점들을 달성하고 및/또는 동일한 목적들을 실행하기 위한 다른 프로세스들 및 구조들을 설계 또는 변형하기 위한 기반으로서 본 개시내용을 용이하게 이용할 수 있음을 인식해야 한다. 본 기술분야의 당업자들은 그러한 등가적인 구조들이 본 개시물의 진의 및 범위를 벗어나지 않으며, 그들이 본 개시물의 진의 및 범위를 벗어나지 않고 본 발명에 대한 다양한 변화들, 대체들 및 변경들을 행할 수 있음을 또한 인식해야 한다.

Claims (10)

  1. 패키지에 있어서,
    디바이스 다이;
    모래시계 프로파일(sand timer profile)을 갖는 쓰루-비아(through-via);
    내부에 상기 디바이스 다이 및 상기 쓰루-비아를 몰딩하는 몰딩 재료 ― 상기 몰딩 재료의 상부면은 상기 디바이스 다이의 상부면과 동일한 높이임 ― ;
    상기 몰딩 재료 및 상기 디바이스 다이와 중첩하는 유전체 층; 및
    상기 디바이스 다이 및 상기 쓰루 비아에 전기적으로 결합하기 위하여 상기 유전체 층 내로 연장되는 복수의 재분배 라인(RDL, redistribution line)들
    을 포함하는, 패키지.
  2. 제1항에 있어서,
    상기 쓰루-비아의 하부면은 상기 몰딩 재료의 하부면과 동일 평면 상에 있는 것인, 패키지.
  3. 제1항에 있어서,
    상기 쓰루-비아의 최소 폭은 상기 쓰루-비아의 중간 높이에 있고, 상기 쓰루-비아의 상단 폭 및 하단 폭은 모두 상기 최소 폭보다 큰 것인, 패키지.
  4. 패키지에 있어서,
    디바이스 다이;
    쓰루-비아(through-via) 몸체 및 상기 쓰루-비아 몸체 위에 있고 상기 쓰루-비아 몸체에 연결된 쓰루-비아 캡을 포함하는, 쓰루-비아 ― 상기 쓰루-비아 캡은 상기 쓰루-비아 몸체보다 더 넓고, 상기 쓰루-비아 캡의 하부면은 상기 쓰루-비아 몸체의 상부면과 동일 평면 상에 있음 ― ;
    내부에 상기 디바이스 다이 및 상기 쓰루-비아를 몰딩하는 몰딩 재료 ― 상기 몰딩 재료의 상부면은 상기 디바이스 다이의 상부면과 동일한 높이임 ― ;
    상기 몰딩 재료 및 상기 디바이스 다이와 중첩하는 유전체 층; 및
    상기 디바이스 다이 및 상기 쓰루 비아에 전기적으로 결합하기 위하여 상기 유전체 층 내로 연장되는 복수의 재분배 라인(RDL, redistribution line)들
    을 포함하는, 패키지.
  5. 제4항에 있어서,
    상기 쓰루-비아의 하부면은 상기 몰딩 재료의 하부면과 동일 평면 상에 있고, 상기 쓰루-비아의 상부면은 상기 몰딩 재료의 상부면과 동일 평면 상에 있는 것인, 패키지.
  6. 제4항에 있어서,
    상기 쓰루-비아 몸체 전체는 상기 쓰루-비아 캡 전체보다 더 좁은 것인, 패키지.
  7. 제4항에 있어서,
    상기 쓰루-비아 캡은 평면 상부면 및 상기 평면 상부면을 상기 하부면에 연결하는 곡선형 측벽을 가지며, 상기 쓰루-비아 캡의 하부면은 평면인 것인, 패키지.
  8. 패키지에 있어서,
    디바이스 다이;
    제1 경사각을 갖는 제1 측벽을 갖는 하부 부분과 상기 하부 부분에 위에 있고 상기 하부 부분에 연결된 상부 부분을 포함하는, 쓰루-비아(through-via) ― 상기 상부 부분은 상기 제1 경사각보다 작은 제2 경사각을 갖는 제2 측벽을 가짐 ― ;
    내부에 상기 디바이스 다이 및 상기 쓰루-비아를 몰딩하는 몰딩 재료 ― 상기 몰딩 재료의 상부면은 상기 디바이스 다이의 상부면과 동일한 높이임 ― ;
    상기 몰딩 재료 및 상기 디바이스 다이와 중첩하는 유전체 층; 및
    상기 디바이스 다이 및 상기 쓰루 비아에 전기적으로 결합하기 위하여 상기 유전체 층 내로 연장되는 복수의 재분배 라인(RDL, redistribution line)들
    을 포함하는, 패키지.
  9. 제8항에 있어서,
    상기 제1 측벽 및 상기 제2 측벽은 직선이며, 경사각들이 구별가능하게 급격하게 변화하여 서로에 연결되는 것인, 패키지.
  10. 제8항에 있어서,
    상기 쓰루-비아는 각각 상기 몰딩 재료의 상부면 및 하부면과 동일 평면 상에 있는 상부면 및 하부면을 갖는 것인, 패키지.
KR1020150075043A 2015-03-16 2015-05-28 패키지 내의 비-수직 쓰루-비아 KR101716031B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/658,968 US10115647B2 (en) 2015-03-16 2015-03-16 Non-vertical through-via in package
US14/658,968 2015-03-16

Publications (2)

Publication Number Publication Date
KR20160111297A true KR20160111297A (ko) 2016-09-26
KR101716031B1 KR101716031B1 (ko) 2017-03-13

Family

ID=56852986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150075043A KR101716031B1 (ko) 2015-03-16 2015-05-28 패키지 내의 비-수직 쓰루-비아

Country Status (5)

Country Link
US (3) US10115647B2 (ko)
KR (1) KR101716031B1 (ko)
CN (1) CN105990290B (ko)
DE (1) DE102015106740A1 (ko)
TW (1) TWI618209B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180048249A (ko) * 2016-10-31 2018-05-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 내의 재분배층 및 이를 형성하는 방법
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786599B2 (en) 2015-08-21 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
DE102016110862B4 (de) * 2016-06-14 2022-06-30 Snaptrack, Inc. Modul und Verfahren zur Herstellung einer Vielzahl von Modulen
US9922896B1 (en) 2016-09-16 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US10522526B2 (en) 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
CN108063095A (zh) * 2017-12-15 2018-05-22 路军 一种智能融合传感器芯片的封装方法
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11024586B2 (en) * 2019-01-22 2021-06-01 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
TWI736859B (zh) * 2019-03-18 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US10950519B2 (en) * 2019-05-31 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
KR20210083830A (ko) 2019-12-27 2021-07-07 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11676932B2 (en) * 2019-12-31 2023-06-13 Micron Technology, Inc. Semiconductor interconnect structures with narrowed portions, and associated systems and methods
KR20210087351A (ko) 2020-01-02 2021-07-12 삼성전자주식회사 반도체 패키지
KR20220158123A (ko) 2021-05-20 2022-11-30 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027716A (ko) * 2008-09-03 2010-03-11 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
KR20140029458A (ko) * 2011-04-21 2014-03-10 테세라, 인코포레이티드 성형된 저 cte 유전체를 갖는 인터포저
KR20150004739A (ko) * 2013-07-03 2015-01-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 장치 및 그 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341979A (en) 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
KR100496841B1 (ko) 2000-05-15 2005-06-22 몰렉스 인코포레이티드 엘라스토머 전기 커넥터
US6814584B2 (en) * 2001-05-11 2004-11-09 Molex Incorporated Elastomeric electrical connector
US7345350B2 (en) 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
JP5605429B2 (ja) 2010-04-08 2014-10-15 日本電気株式会社 半導体素子内蔵配線基板
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US20130062736A1 (en) * 2011-09-09 2013-03-14 Texas Instruments Incorporated Post-polymer revealing of through-substrate via tips
US8916481B2 (en) * 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8546194B2 (en) * 2011-12-14 2013-10-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) * 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
FR3000598B1 (fr) * 2012-12-27 2016-05-06 Commissariat Energie Atomique Procede ameliore de realisation d'une structure de reprise de contact
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP2015005612A (ja) 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
KR20150021250A (ko) * 2013-08-20 2015-03-02 삼성전기주식회사 반도체 패키지, 반도체 패키지 제조 방법 및 적층형 반도체 패키지
US10163778B2 (en) * 2014-08-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of damascene structure
KR101629435B1 (ko) * 2014-11-10 2016-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10032704B2 (en) * 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100027716A (ko) * 2008-09-03 2010-03-11 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
KR20140029458A (ko) * 2011-04-21 2014-03-10 테세라, 인코포레이티드 성형된 저 cte 유전체를 갖는 인터포저
KR20150004739A (ko) * 2013-07-03 2015-01-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180048249A (ko) * 2016-10-31 2018-05-10 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 패키지 내의 재분배층 및 이를 형성하는 방법
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same

Also Published As

Publication number Publication date
US20160276248A1 (en) 2016-09-22
KR101716031B1 (ko) 2017-03-13
US20190067146A1 (en) 2019-02-28
TW201635461A (zh) 2016-10-01
CN105990290B (zh) 2020-07-03
US20200303275A1 (en) 2020-09-24
TWI618209B (zh) 2018-03-11
CN105990290A (zh) 2016-10-05
DE102015106740A1 (de) 2016-09-22
US10699981B2 (en) 2020-06-30
US11355406B2 (en) 2022-06-07
US10115647B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
KR101716031B1 (ko) 패키지 내의 비-수직 쓰루-비아
US11742298B2 (en) Alignment mark design for packages
US11018091B2 (en) Eliminate sawing-induced peeling through forming trenches
KR101821478B1 (ko) Pop 패키지에서 개구부 크기를 조정함으로써 균열 감소
US10861823B2 (en) Dual-sided integrated fan-out package
US11133236B2 (en) Polymer-based-semiconductor structure with cavity
US11239138B2 (en) Methods of packaging semiconductor devices and packaged semiconductor devices
US20210384125A1 (en) Method for forming package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 4