KR101821478B1 - Pop 패키지에서 개구부 크기를 조정함으로써 균열 감소 - Google Patents

Pop 패키지에서 개구부 크기를 조정함으로써 균열 감소 Download PDF

Info

Publication number
KR101821478B1
KR101821478B1 KR1020160008305A KR20160008305A KR101821478B1 KR 101821478 B1 KR101821478 B1 KR 101821478B1 KR 1020160008305 A KR1020160008305 A KR 1020160008305A KR 20160008305 A KR20160008305 A KR 20160008305A KR 101821478 B1 KR101821478 B1 KR 101821478B1
Authority
KR
South Korea
Prior art keywords
corner
package
opening
lateral dimension
dielectric layer
Prior art date
Application number
KR1020160008305A
Other languages
English (en)
Other versions
KR20160100230A (ko
Inventor
시엔웨이 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160100230A publication Critical patent/KR20160100230A/ko
Application granted granted Critical
Publication of KR101821478B1 publication Critical patent/KR101821478B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

패키지는 디바이스 다이, 디바이스 다이를 내부에 몰딩하는 몰딩 물질, 및 패키지의 표면에서의 표면 유전체층을 포함한다. 코너 개구부가 표면 유전체층에 있다. 코너 개구부는 패키지의 코너에 인접하다. 내부 개구부가 표면 유전체층에 있다. 내부 개구부는 코너 개구부보다 패키지의 코너로부터 더욱 멀리 떨어져 있다. 코너 개구부는 내부 개구부의 제 2 측방향 치수보다 큰 제 1 측방향 치수를 갖는다.

Description

POP 패키지에서 개구부 크기를 조정함으로써 균열 감소{REDUCING CRACKING BY ADJUSTING OPENING SIZE IN POP PACKAGES}
반도체 기술의 발전으로, 반도체 칩/다이는 점점 작아지고 있다. 한편, 더 많은 기능들이 반도체 다이에 통합될 필요가 있다. 따라서, 반도체 다이는 더 작은 영역 내에 패킹된 점점 더 많은 I/O 패드를 가질 필요가 있고, I/O 패드의 밀도는 시간이 지남에 따라 빠르게 증가한다. 그 결과, 반도체 다이의 패키징은 더욱 어려워지고, 이것은 패키징의 수율에 악영향을 미친다.
종래의 패키징 기술은 두 가지 카테고리로 나눌 수 있다. 제 1 카테고리에서, 웨이퍼 상의 다이들은 절단되기 전에 패키징된다. 이 패키징 기술은 더 많은 처리량 및 낮은 비용과 같은, 일부 유리한 특징을 갖는다. 또한, 적은 언더필 또는 몰딩 화합물이 필요하다. 그러나, 이 패키징 기술은 또한 결점이 있다. 다이의 크기가 점점 더 작아지고, 개개의 패키지는 오직 팬인(fan-in) 타입 패키지일 수 있기 때문에, 여기에서 각각의 다이의 I/O 패드는 개개의 다이의 표면 바로 위의 영역으로 제한된다. 다이의 제한된 영역으로, I/O 패드의 수는 I/O 패드의 피치의 제약으로 인해 제한된다. 패드의 피치가 감소될 경우, 솔더 브리지가 발생할 수 있다. 부가적으로, 고정 볼 크기 요구 사항 아래에서, 솔더 볼은 특정 크기를 가져야 하고, 이것은 결국 다이의 표면 상에 패킹될 수 있는 솔더 볼의 수를 제한한다.
패키징의 다른 카테고리에서, 다이는 패키징되기 전에 웨이퍼로부터 절단된다. 이 패키징 기술의 유리한 특징은 팬아웃(fan-out) 패키지를 형성할 수 있고, 이것은 다이 상의 I/O 패드가 다이보다 더 큰 영역으로 재분배될 수 있어, 다이의 표면 상에 패킹된 I/O 패드의 수는 증가될 수 있다는 것을 의미한다. 이 패키징 기술의 또 다른 장점은 "공지된 양호한 다이"는 패키징되고, 결함이 있는 다이는 폐기되어, 비용과 노력이 결함이 있는 다이에 낭비되지 않는다는 것이다.
패키지는 디바이스 다이, 디바이스 다이를 내부에 몰딩하는 몰딩 물질, 및 패키지의 표면에서의 표면 유전체층을 포함한다. 코너 개구부가 표면 유전체층에 있다. 코너 개구부는 패키지의 코너에 인접하다. 내부 개구부가 표면 유전체층에 있다. 내부 개구부는 코너 개구부보다 패키지의 코너로부터 더욱 멀리 떨어져 있다. 코너 개구부는 내부 개구부의 제 2 측방향 치수보다 큰 제 1 측방향 치수를 갖는다.
본 발명개시의 양태들은 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았음을 유념한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1 내지 도 14a는 일부 실시예들에 따라, 패키지의 제조에 있어서 중간 단계들의 횡단면도이다.
도 14b는 일부 실시예들에 따라, 예시적인 패키지의 평면도이다.
도 15a는 대안적인 실시예들에 따라, 패키지의 횡단면도를 나타낸다.
도 15b 및 도 15c는 일부 실시예들에 따라, 예시적인 패키지의 평면도이다.
도 16은 일부 실시예들에 따라, 패키지를 형성하기 위한 공정 흐름을 나타낸다.
다음의 발명개시는 본 발명의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 배치의 특정한 예들은 본 발명개시를 간략화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처의 형성은, 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제 1 피처 및 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 추가의 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 발명개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다.
더욱이, "아래", "밑", "하위", "위", "상위" 등과 같은 공간적 관계 용어들이 도면들에 나타난 바와 같이 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하는데 설명의 용이함을 위해 본 명세서에서 이용될 수 있다. 공간적 관계 용어들은 도면에 도시된 방향은 물론 사용 중이거나 동작 중인 디바이스의 상이한 방향을 포함하기 위한 것이다. 장치는 다른 식으로 배향될 수 있고(90도 회전 또는 다른 방향으로 있음), 그에 맞춰 본 명세서에서 이용되는 공간적 관계 설명이 또한 이해된다.
통합된 팬아웃 패키지가 다양한 예시적인 실시예들에 따라 제공된다. 본 실시예들의 변형이 기술된다. 다양한 도면들 및 예시적인 실시예들에 걸쳐서, 동일한 참조 번호는 동일한 요소를 나타내는데 이용된다.
도 1 내지 도 14a는 실시예들에 따라, 패키지의 제조에 있어서 중간 단계들의 횡단면도 및 평면도를 나타낸다. 도 1 내지 도 14a에 도시된 단계는 또한 도 16에 도시된 공정 흐름(300)에 개략적으로 나타나 있다. 이후의 논의에서, 도 1 내지 도 14a에 도시된 공정 단계들은 도 16의 공정 단계들을 참조하여 논의된다.
도 1은 캐리어(20), 및 캐리어(20) 상에 형성된 박리층(22)을 나타낸다. 캐리어(20)는 유리 캐리어, 세라믹 캐리어 등일 수 있다. 캐리어(20)는 둥근 평면도 형상을 가질 수 있고, 실리콘 웨이퍼의 크기일 수 있다. 예를 들어, 캐리어(20)는 8-inch 직경, 12-inch 직경 등을 가질 수 있다. 박리층(22)은 폴리머 기판 물질(예컨대, 광열변환(Light To Heat Conversion; LTHC) 물질)로 형성될 수 있고, 이는 후속 단계들에서 형성될 위에 놓인 구조물들로부터 캐리어(20)와 함께 제거될 수 있다. 본 발명개시의 일부 실시예들에 따라, 박리층(22)은 에폭시 기반 열박리형 물질로 형성된다. 다른 실시예들에서, 박리층(22)은 자외선(ultra-violet; UV) 글루로 형성된다. 박리층(22)은 액체로서 제공되어 경화될 수 있다. 대안적인 실시예들에서, 박리층(22)은 라미네이트 필름이고, 캐리어(20) 상에 라미네이트된다. 박리층(22)의 상부 표면은 평평하게 되어 높은 등급의 동일 평면성(co-planarity)을 갖는다.
유전체층(24)이 박리층(22) 상에 형성된다. 본 발명개시의 일부 실시예들에 따라, 유전체층(24)은 폴리머로 형성될 수 있고, 이는 또한 포토 리소그래피 공정을 이용하여 용이하게 패턴화될 수 있는 폴리벤족사졸(polybenzoxazole; PBO), 폴리이미드, 벤조사이클로부텐인(benzocyclobutene; BCB) 등과 같은 감광성 물질일 수 있다. 대안적인 실시예들에서, 유전체층(24)은 실리콘 질화물과 같은 질화물, 실리콘 산화물과 같은 산화물, 포스포실리케이트 글래스(phosphosilicate glass; PSG), 보로실리케이트 글래스(borosilicate glass; BSG), 보론-도핑 포스포실리케이트 글래스(boron-doped phosphosilicate glass; BPSG) 등으로 형성된다.
도 2를 참조하면, 재배선 라인(Redistribution Line; RDL)(26)이 유전체층(24) 위에 형성된다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(302)로서 도시된다. RDL(26)은 또한 후면 RDL로서 언급되는데, 이들이 디바이스 다이(36)(도 5)의 후면 상에 위치하기 때문이다. RDL(26)의 형성은 유전체층(24) 위에 시드층(도시되지 않음)을 형성하는 것, 시드층 위에 포토 레지스트와 같은 패턴화된 마스크(도시되지 않음)를 형성하는 것, 그런 다음 노출된 시드층 상에 금속 도금을 수행하는 것을 포함할 수 있다. 그런 다음, 패턴화된 마스크, 및 패턴화된 마스크에 의해 커버된 시드층의 부분들은 제거되어 도 2에서처럼 RDL(26)을 남긴다. 본 발명개시의 일부 실시예들에 따라, 시드층은 티타늄층, 및 티타늄층 위의 구리층을 포함한다. 시드층은, 예를 들어, 물리적 기상 증착(Physical Vapor Deposition; PVD)을 이용하여 형성될 수 있다. 도금은, 예를 들어, 무전해 도금을 이용하여 수행될 수 있다.
도 3을 참조하면, 유전체층(28)이 RDL(26) 상에 형성된다. 유전체층(28)의 하부 표면은 RDL(26)의 상부 표면 및 유전체층(24)과 접촉할 수 있다. 본 발명개시의 일부 실시예들에 따라, 유전체층(28)은 폴리머로 형성되고, 이는 PBO, 폴리이미드, BCB 등과 같은 감광성 물질일 수 있다. 대안적인 실시예들에서, 유전체층(28)은 실리콘 질화물과 같은 질화물, 실리콘 산화물과 같은 산화물, PSG, BSG, BPSG 등으로 형성된다. 그런 다음, 유전체층(28)은 그 안에 개구부(30)를 형성하기 위해 패턴화된다. 따라서, RDL(26)의 일부 부분들은 유전체층(28)에 있는 개구부(30)를 통해 노출된다.
도 4를 참조하면, 금속 포스트(metal post)(32)(32A 및 32B 포함)가 형성된다. 설명 동안에, 금속 포스트(32)는 대안적으로 관통 비아(32)로서 언급되는데, 금속 포스트(32)가 후속적으로 형성된 몰딩 물질을 관통하기 때문이다. 본 발명개시의 일부 실시예들에 따라, 관통 비아(32)는 도금으로 형성된다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(304)로서 도시된다. 관통 비아(32)는 관통 비아(32)의 양단 상의 피처들을 전기적으로 상호 결합시키기 위해 이용된다. 관통 비아(32)의 도금은 유전체층(28) 위에 그리고 개구부(30) 내로 연장되는 블랭킷 시드층(도시되지 않음)을 형성하는 것, 포토 레지스트(도시되지 않음)를 형성하고 패턴화하는 것, 및 포토 레지스트에 있는 개구부를 통해 노출되는 시드층의 부분들 상에 관통 비아(32)를 도금하는 것을 포함한다. 그런 다음, 포토 레지스트, 및 포토 레지스트에 의해 커버되었던 시드층의 부분들은 제거된다. 관통 비아(32)의 물질은 구리, 알루미늄 등을 포함할 수 있다. 관통 비아(32)는 봉 형상을 갖는다. 관통 비아(32)의 평면도 형상은 원형, 직사각형, 정사각형, 육각형 등일 수 있다. 본 발명개시의 일부 실시예들에 따라, 관통 비아(32)는 그 안의 영역을 둘러싸는 링(도 4의 구조물의 평면도에서)으로 정렬하도록 배치되고, 그 영역은 디바이스 다이(36)(도 5)를 배치하기 위해 이용된다. 관통 비아(32A 및 32B)의 평면도 형상은 원형, 육각형, 타원형, 사각형 등에서 선택될 수 있다.
설명 동안에, 관통 비아(32A)는 코너 관통 비아로서 언급되고, 관통 비아(32B)는 내부 관통 비아로서 언급된다. 본 발명개시의 일부 실시예들에 따라, 관통 비아(32A)는 관통 비아(32B)와 동일한 평면도 형상 및 동일한 평면도 크기를 갖는다. 본 발명개시의 대안적인 실시예들에 따라, 관통 비아(32A)는 관통 비아(32B)와는 상이한 평면도 형상 및/또는 상이한 평면도 크기를 갖는다.
도 5는 디바이스 다이(36)의 배치를 나타낸다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(306)로서 도시된다. 디바이스 다이(36)는 접착제 필름인 다이 어태치 필름(Die-Attach Film; DAF)(45)을 통해 유전체층(28)에 부착된다. 디바이스 다이(36)는 그 안에 로직 트랜지스터를 포함하는 로직 디바이스 다이일 수 있다. 일부 예시적인 실시예들에 따라, 디바이스 다이(36)는 모바일 애플리케이션을 위해 설계된 다이이고, 전력 관리 집적 회로(Power Management Integrated Circuit; PMIC) 다이, 트랜스시버(Transceiver; TRX) 다이 등일 수 있다. 하나의 디바이스 다이(36)가 나타나 있지만, 더 많은 디바이스 다이들이 유전체층(28) 위에 배치될 수 있다.
일부 예시적인 실시예들에 따라, 금속 기둥(metal pillar)(38)(예컨대, 구리 포스트)이 디바이스 다이(36)의 최상부로서 미리 형성되고, 금속 기둥(38)은 디바이스 다이(36)에 있는 트랜지스터(도시되지 않음)와 같은 집적 회로 디바이스들에 전기적으로 결합된다. 본 발명개시의 일부 실시예들에 따라, 폴리머가 이웃하는 금속 기둥(38) 사이의 간극을 충전하여 상부 유전체층(40)을 형성하고, 상부 유전체층(40)은 또한 패시베이션층(42)의 상부에 있고 이와 접촉할 수 있다. 본 발명개시의 일부 실시예들에 따라, 폴리머층(40)은 PBO로 형성될 수 있다. 패시베이션층(42)은 실리콘 질화물, 실리콘 산화질화물, 실리콘 산화물, 또는 이들의 다층으로 형성될 수 있다.
다음으로, 몰딩 물질(44)이 디바이스 다이(36) 상에 몰딩된다. 몰딩 물질(44)은 이웃하는 간통 비아(32) 사이의 간극, 및 관통 비아(32)와 디바이스 다이(36) 사이의 간극을 충전한다. 몰딩 물질(44)은 몰딩 화합물, 몰딩 언더필, 에폭시, 및/또는 수지를 포함할 수 있다. 몰딩 물질(44)의 상부 표면은 금속 기둥(38)의 상단보다 높다.
다음 단계에서, 화학적 기계적 연마(Chemical Mechanical Polish; CMP) 단계 또는 그라인딩 단계와 같은 평탄화가 수행되어, 관통 비아(32) 및 금속 기둥(38)이 노출될 때까지 몰딩 물질(44)을 시닝(thinning)한다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(308)로서 도시된다. 그라인딩으로 인해, 관통 비아(32)의 상단은 실질적으로 금속 기둥(38)의 상부 표면과 대등하고(동일 평면에 있음), 실질적으로 몰딩 물질(44)의 상부 표면과 동일 평면에 있다.
도 6 내지 도 10은 전면 RDL 및 개개의 유전체층의 형성을 나타낸다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(310)로서 도시된다. 도 6을 참조하면, 유전체층(46)이 형성된다. 본 발명개시의 일부 실시예들에 따라, 유전체층(46)은 PBO, 폴리이미드 등과 같은 폴리머로 형성된다. 대안적인 실시예들에서, 유전체층(46)은 실리콘 질화물, 실리콘 산화물 등으로 형성된다. 개구부(48)가 유전체층(46)에 형성되어 관통 비아(32) 및 금속 기둥(38)을 노출시킨다. 개구부(48)의 형성은 포토 리소그래피 공정을 통해 수행될 수 있다.
다음으로, 도 7을 참조하면, 재배선 라인(RDL)(50)이 금속 기둥(38) 및 관통 비아(32)에 접속하기 위해 형성된다. RDL(50)은 또한 금속 기둥(38) 및 관통 비아(32)를 상호 접속할 수 있다. RDL(50)은 유전체층(46) 위의 금속 트레이스(금속 라인), 및 유전체층 내로 연장되는 비아를 포함한다. RDL(50)에 있는 비아는 관통 비아(32) 및 금속 기둥(38)에 접속된다. 본 발명개시의 일부 실시예들에 따라, RDL(50)은 도금 공정으로 형성되고, RDL(50) 각각은 시드층(도시되지 않음), 시드층 위의 도금된 금속 물질을 포함한다. 시드층 및 도금된 물질은 동일한 물질 또는 상이한 물질로 형성될 수 있다.
도 8을 참조하면, 다양한 실시예들에 따라, 유전체층(52)이 도 7에 도시된 구조물 위에 형성되고, 그 다음으로, 도 9에 도시된 바와 같이, 유전체층(52) 내에 RDL(54)이 형성된다. 본 발명개시의 일부 실시예들에 따라, RDL(54)의 형성은 블랭킷 구리 시드층을 형성하는 것, 블랭킷 구리 시드층 위에 마스크층을 형성하고 패턴화하는 것, RDL(54)을 형성하기 위해 도금을 수행하는 것, 마스크층을 제거하는 것, 및 RDL(54)에 의해 커버되지 않은 블랭킷 구리 시드층의 부분들을 제거하기 위해 에칭 단계를 수행하는 것을 포함한다. RDL(54)은 금속, 또는 알루미늄, 구리, 텅스텐을 포함하는 금속 합금, 및/또는 이들의 합금으로 형성될 수 있다.
도 8 및 도 9는 일부 예시적인 실시예들에 따라 한 층의 RDL(54)의 형성을 나타낸다. 대안적인 실시예들에 따라, 개개의 패키지의 라우팅 요구 사항에 따라, 한 층 이상의 RDL(54)이 있을 수 있다. 이 실시예들에서, 유전체층(52)은 PBO, 폴리이미드, BCB 등과 같은 폴리머를 포함할 수 있다. 대안적으로, 유전체층(52)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산화질화물 등과 같은 무기 유전체 물질을 포함할 수 있다.
도 10 및 도 11a는 일부 예시적인 실시예들에 따라 유전체층(56) 및 전기 커넥터(60)의 형성을 나타낸다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(312)로서 도시된다. 도 10을 참조하면, 유전체층(56)은, 예를 들어, PBO, 폴리이미드, 또는 BCB를 이용하여 형성된다. 개구부(58)가 유전체층(56) 내에 형성되어, RDL(54)의 일부분인 밑에 놓인 금속 패드를 노출시킨다. 그런 다음, 도 11a에 도시된 바와 같이, 전기 커넥터(60)가 형성된다. 일부 실시에들에서, UBM(Under Bump Metallurgy, 도시되지 않음)이 개구부(58) 내에 연장되도록 형성될 수 있다. 전기 커넥터(60)의 형성은 UBM의 노출된 부분 상에 솔더 볼을 배치하고, 그런 다음 솔더 볼을 리플로우하는 것을 포함할 수 있다. 대안적인 실시예들에서, 전기 커넥터(60)의 형성은 RDL(54)의 노출된 금속 패드 위에 솔더 영역을 형성하기 위해 도금 단계를 수행하고, 그런 다음 솔더 영역을 리플로우하는 것을 포함한다. 전기 커넥터(60)는 또한 금속 기둥, 또는 금속 기둥과 솔더 캡을 포함할 수 있고, 이들은 또한 도금을 통해 형성될 수 있다. 설명 동안에, 유전체층(24) 및 위에 놓인 구조물을 조합하여 포함하는 구조물은 패키지(100)로서 언급되고, 이는 복합 웨이퍼이다.
도 11b는 대안적인 실시예들에 따라 패키지(100)의 횡단면도를 나타낸다. 이러한 실시예들에서, 도 2 및 도 3에 도시된 바와 같은 공정 단계들은 생략된다. 따라서, 도 11b에서, 어떠한 후면 RDL도 형성되지 않는다. 관통 비아(32)가 유전체층(24)으로부터 형성된다. 몰딩 물질(44) 및 DAF(45)가 또한 유전체층(24)에 부착된다.
도 12 내지 도 14a는 패키지의 형성에 남아 있는 공정을 나타내고, 이 공정은 도 11b에 도시된 구조물로부터 계속된다. 먼저, 패키지(100)는, 예를 들어, UV 광 또는 레이저를 박리층(22) 상에 투사함으로써, 캐리어(20)(도 11b)로부터 디본딩되고, 박리층(22)은 UV 광 또는 레이저의 열 아래에서 분해된다. 결과 구조물이 도 12에 도시된다. 패키지(100)는 또한 접착층(64)을 통해 캐리어(62)에 부착되고, 전기 커넥터(60)는 접착층(64)을 향할 수 있고 이에 접촉할 수 있다. 본 발명개시의 일부 실시예들에 따라, 캐리어(62)는 캐리어(20)의 분리 전에 패키지(100)에 부착된다.
도 12는 관통 비아(32)를 노출시키기 위해 유전체층(24)의 일부분의 제거를 나타낸다. 그 결과, 개구부(66)가 유전체층(24) 내에 형성된다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(314)로서 도시된다. 개구부(66)의 형성은 레이저 버닝(laser burning)을 통해 달성될 수 있다. 대안적으로, 유전체층(24)이 PBO 또는 폴리이미드와 같은 감광성 물질로 형성될 경우, 개구부(66)의 형성은 또한 에칭을 통해 달성될 수 있다. 개구부(66)는 코너 관통 비아(32A) 위의 코너 개구부(66A) 및 내부 관통 비아(32B) 위의 내부 개구부(66B)를 포함한다.
도 13은 일부 예시적인 실시예들에 따라 솔더 영역(68)(때때로 사전 솔더 영역으로 언급됨)의 형성을 나타낸다. 예를 들어, 인쇄 단계가 개구부(66)에 솔더 페이스트를 인쇄하여 솔더 영역(68)을 형성하기 위해 수행될 수 있다. 대안적인 실시예들에서, 어떠한 사전 솔더 영역도 개구부(66)에 형성되지 않는다. 그런 다음, 패키지(100)(복합 웨이퍼)는 각각이 도 13에 도시된 바와 같은 구조물을 갖는 복수의 패키지(100')로 절단될 수 있다.
도 13에 패키지(200)가 또한 도시되고, 이것은 대안적으로 상부 패키지로서 언급된다. 도 14a에 도시된 바와 같이, 패키지(200)는 패키지(100')에 본딩된다. 이 단계는 도 16에 도시된 공정 흐름에서 단계(316)로서 도시된다. 본 발명개시의 일부 실시예들에 따라, 패키지(200)는 패키지 기판(202), 및 패키지 기판(202)에 본딩된 다바이스 다이(들)(204)을 포함한다. 패키지 기판(202)에 대한 디바이스 다이(204)의 본딩은 와이어 본딩, 플립칩 본딩 등을 통해 달성될 수 있다. 도 13에 도시된 바와 같은 솔더 영역(206) 및 솔더 영역(38)은 리플로우되어 솔더 영역(70)을 형성하고, 이는 패키지(200)를 패키지(100')에 본딩한다. 일부 실시예들에서, 패키지(200)의 본딩 이후에, 언더필(도시되지 않음)이 패키지(100')와 패키지(200) 사이의 간극 내에 충전된다.
도 14b는 도 14a에 도시된 패키지의 평면도를 나타내고, 이 평면도는 개구부(66)(또한 도 13 참조)의 레벨에서 획득되고, 이 개구부에 솔더 영역(70)(도 14a)이 후속적으로 위치할 것이다. 도 14b를 참조하면, 개구부(66)는 코너 개구부(66A)(66A1으로도 표기됨)를 포함하고, 이는 패키지(100)의 개개의 코너(100A)에 가장 가까운 개구부이다. 솔더 영역(70)이 겪는 응력에 따라, 코너(100A) 각각에 1개, 2개, 또는 3개의 코너 개구부(66A)가 가까이 있을 수 있다. 개구부(66)는 또한 코너 개구부(66A2)를 포함하고, 이는 디바이스 다이(36)의 개개의 코너(36A)에 가장 가까운 개구부이다. 코너 개구부(66A) 이외의 남아 있는 개구부(66)는 내부 개구부(66B)로서 언급된다.
본 발명개시의 일부 실시예들에 따라, 코너 개구부(66A)의 영역 및 측방향 치수(W1)는 각각 내부 개구부(66B)의 영역 및 측방향 치수(W2)보다 크다. 설명 동안에, 개구부(66)의 가장 큰 측방향 치수는 도 14a 및 도 14b에서 표기된 측방향 치수(W1/W2/W3/W4/W5)로서 언급된다. 개개의 피처가 둥근 평면도 형상을 가질 때, 측방향 치수(W1 내지 W5)는 지름일 수 있다. 코너 솔더 영역(70A)(도 14a)과 밑에 놓인 코너 관통 비아(32A) 사이의 계면 영역은 내부 솔더 영역(70B)과 밑에 놓인 내부 관통 비아(32B) 사이의 계면 영역보다 크다. 코너 솔더 영역(70A)이 내부 솔더 영역(70B)보다 큰 응력을 겪기 때문에, 균열이 코너 솔더 영역(70A)과 코너 관통 비아(32A) 사이에서 발생할 가능성이 있다. 코너 솔더 영역(70A)과 코너 관통 비아(32A) 사이의 계면 영역을 내부 솔더 영역(70B)과 내부 관통 비아(32B) 사이의 계면 영역보다 크게 증가시킴으로써, 코너 솔더 영역(70A)의 계면 영역에서 겪는 응력은 감소되고, 개개의 패키지의 신뢰성은 개선된다.
다시 도 14b를 참조하면, 측방향 치수의 비(W1/W2)는 대략 1.1과 대략 1.5 사이의 범위에 있을 수 있다. 더욱이, 도 14a를 참조하면, 솔더 영역(70)은 패키지(200)의 금속 패드(208)와 접촉하고, 접촉 영역의 측방향 치수(노출된 금속 패드(208)의 측방향 치수)는 W3이다. 일부 실시예들에 따라, 비(W2/W3)는 0.8보다 작거나 같고, 대략 0.7과 0.8 사이의 범위에 있을 수 있다. 비(W1/W3)는 비(W2/W3)보다 크다. 예를 들어, 비(W1/W3)는 0.8보다 클 수 있고, 대략 0.9와 1.3 사이의 범위에 있을 수 있다. 패키지(200) 도처에서 폭(W3)은 일부 실시예들에 따라 동일할 수 있다.
몰딩 물질(44)이 개구부(66)(도 12)의 형성에서 개구부(66)에 노출되지 않는다는 것을 보장하기 위해, 마진(EN1)이 개구부(66)의 각각의 측면에 남아 있고, 개개의 개구부(66)가 밑에 놓인 관통 비아(32)의 센터에 정렬되면, 마진(EN1)은 각각의 측면 상에서 대략 10 ㎛와 대략 30 ㎛ 사이의 범위에 있을 수 있다. 코너 개구부(66A)가 내부 개구부(66B)보다 큰 실시예에서, 코너 관통 비아(32A)의 측방향 치수(W1)는 충분한 마진이 코너 개구부(66A)에 대해 남아 있다는 것을 보장하기 위해서 내부 관통 비아(32A)의 측방향 치수(W2)보다 클 수 있다. 예를 들어, 측방향 치수(W5)는 (2xEN1 + (0.7~0.8)xW3B)와 같을 수 있고, 측방향 치수(W4)는 (2xEN1 + (0.9~1.3)xW3A)와 같을 수 있다. 코너 개구부(66A)가 충분한 마진(EN1)을 갖는다면, 코너 관통 비아(32A)의 측방향 치수(W1)는 또한 측방향 치수(W2)보다 클 수 있다.
도 14b를 다시 참조하면, 코너 개구부(66A2)에서의 솔더 영역이 겪는 응력은 내부 개구부(66B)에서의 내부 솔더 영역(70B)이 겪는 응력보다 클 수 있다. 더욱이, 코너 개구부(66A2)에서의 솔더 영역이 겪는 응력은 코너 개구부(66A1)에서의 솔더 영역이 겪는 응력보다 작을 수 있다. 따라서, 코너 개구부(66A2)의 측방향 치수(W1)는 내부 개구부(66B)의 측방향 치수보다 크고, 코너 개구부(66A1)의 측방향 치수(또한, W1)보다 작을 수 있다.
대안적인 실시예들에 따라, 코너 개구부(66A)의 측방향 치수(W1)는 내부 개구부(66B)의 측방향 치수(W2)와 동일하도록 설계된다. 반면에, 코너 개구부(66A)에 대응하는 금속 패드(208)의 측방향 치수(W3A)(도 14a)는 내부 개구부(66B)에 대응하는 금속 패드(208)의 측방향 치수(W3B)보다 작도록 감소되어, 비(W1/W3A)는 여전히 비(W2/W3B)보다 크다. 이 실시예들에서, 비(W1/W3) 및 비(W2/W3)는 측방향 치수(W1)가 측방향 치수(W2)보다 큰 실시예에서처럼 동일한 범위에 있을 수 있다. 측방향 치수(W3A)를 감소시킴으로써, 코너 솔더 영역(70A)이 겪는 응력은 재분배되고, 코너 솔더 영역(70A)이 겪는 일부 응력은 관통 비아(32A)와의 계면으로부터 금속 패드(208)와의 계면으로 재분배된다. 따라서, 솔더 영역(70A) 상의 솔더 균열은 감소된다.
도 14a를 참조하면, 본 발명개시의 일부 실시예들에 따라, 솔더 영역(70A)은 솔더 영역(70B)의 솔더 볼륨과 동일한 솔더 볼륨을 갖는다. 본 발명개시의 일부 대안적인 실시예들에 따라, 예를 들어, 측방향 치수(W1)가 측방향 치수(W2)보다 큰 경우, 솔더 영역(70A)은 솔더 영역(70B)의 솔더 볼륨보다 큰 솔더 볼륨을 갖는다.
도 15a는 본 발명개시의 대안적인 실시예들에 따라 패키지를 나타낸다. 별도의 명시가 없으면, 이러한 실시예들에서 컴포넌트의 형성 방법 및 물질은 도 12 내지 도 14a에 도시된 실시예들에서 동일한 참조 번호로 표기된 동일한 컴포넌트와 근본적으로 같다. 그러므로, 도 15에 도시된 컴포넌트의 형성 공정 및 물질에 관한 세부 사항은 도 12 내지 도 14a에 도시된 실시예의 논의에서 찾을 수 있다. 이러한 실시예들에 따른 공정은 도 11a에 도시된 구조물로부터 계속되고, 도 11a의 구조물이 유전체층(28), RDL(26), 및 유전체층(28) 내의 비아를 포함한다는 점에서 도 11b와 상이하다.
도 15a에 도시된 바와 같이, 코너 개구부(66A) 및 내부 개구부(66B)에 각각 배치된 솔더 영역(70A 및 70B)은 패키지(200)를 패키지(100')에 본딩하기 위해 이용된다. 도 15b는 도 14b에 도시된 것과 본질적으로 동일한 코너 개구부(66A) 및 내부 개구부(66B)의 평면도를 나타낸다. 도 15c는 다른 대안적인 실시예들에 따라 코너 개구부(66A) 및 내부 개구부(66B)의 평면도를 나타낸다. 이러한 실시예들에서, 개구부(66)는 풀 어레이로서 분배된다. 따라서, 도 14b에서와 같이 어떠한 코너 개구부(66A2)도 도 15c에 나타난 실시예에 존재하지 않는다.
본 발명개시의 일부 실시예들에 따라, 도 13, 도 14a 및 도 14b의 실시예들에서 측방향 치수(W1, W2, W3, W4, 및 W5), 비(W1/W3 및 W2/W3), 및 마진(EN1)에 관한 논의는 또한 도 15a, 도 15b, 및 도 15c에 도시된 실시예들에 적용할 수 있으므로, 여기에서 반복되지 않는다.
본 발명개시의 실시예들은 일부 유리한 특징을 갖는다. 측방향 치수, 영역, 및/또는 비(W1/W3 및 W2/W3)를 조정함으로써, 코너 솔더 영역에 인가되는 높은 응력은 분배될 수 있으므로, 패키지의 약한 부분이 강화된다. 따라서, 패키지의 신뢰성이 개선된다.
본 발명개시의 일부 실시예들에 따라, 패키지는 디바이스 다이, 디바이스 다이를 내부에 몰딩하는 몰딩 물질, 및 패키지의 표면에서의 표면 유전체층을 포함한다. 코너 개구부가 표면 유전체층에 있다. 코너 개구부는 패키지의 코너에 인접하다. 내부 개구부가 표면 유전체층에 있다. 내부 개구부는 코너 개구부보다 패키지의 코너로부터 더욱 멀리 떨어져 있다. 코너 개구부는 내부 개구부의 제 2 측방향 치수보다 큰 제 1 측방향 치수를 갖는다.
본 발명개시의 대안적인 실시예들에 따라, 패키지는 제 1 패키지, 및 제 1 패키지에 본딩된 제 2 패키지를 포함한다. 제 1 패키지는 디바이스 다이, 디바이스 다이를 내부에 캡슐화하는 몰딩 물질, 제 1 패키지의 표면에서의 표면 유전체층, 및 표면 유전체층 내의 코너 개구부와 내부 개구부를 포함한다. 코너 개구부는 제 1 패키지의 코너에 인접하고, 제 1 측방향 치수를 갖는다. 내부 개구부는 코너 개구부보다 제 1 패키지의 코너로부터 멀리 있고, 제 2 측방향 치수를 갖는다. 제 2 패키지는 제 3 측방향 치수를 갖는 제 1 전도성 피처, 및 제 4 측방향 치수를 갖는 제 2 전도성 피처를 갖는다. 제 3 측방향 치수에 대한 제 1 측방향 치수의 제 1 비는 제 4 측방향 치수에 대한 제 2 측방향 치수의 제 2 비보다 크다. 코너 솔더 영역이 제 1 전도성 피처에 본딩되고, 코너 개구부 내로 확장되며, 제 1 전도성 피처와 접촉한다. 내부 솔더 영역이 제 2 전도성 피처에 본딩되고, 내부 개구부 내로 확장되며, 제 2 전도성 피처와 접촉한다.
본 발명개시의 대안적인 실시예들에 따라, 패키지는 디바이스 다이, 디바이스 다이를 내부에 몰딩하는 몰딩 물질, 및 몰딩 물질을 관통하는 제 1 관통 비아 및 제 2 관통 비아를 포함한다. 제 1 관통 비아는 제 2 관통 비아의 제 2 측방향 치수보다 큰 제 1 측방향 치수를 갖는다.
당업자가 본 발명개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본원에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 다른 공정 및 구조물을 설계 또는 수정하기 위한 기본으로서 본 발명개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 발명개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 발명개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.

Claims (10)

  1. 패키지에 있어서,
    제 1 패키지를 포함하고, 상기 제 1 패키지는,
    디바이스 다이;
    상기 디바이스 다이를 내부에 몰딩하는 몰딩 물질;
    상기 제 1 패키지의 표면에서의 표면 유전체층;
    상기 표면 유전체층 내의 코너 개구부 - 상기 코너 개구부는 상기 제 1 패키지의 코너에 인접함 - ; 및
    상기 표면 유전체층 내의 내부 개구부 - 상기 내부 개구부는 상기 코너 개구부보다 상기 제 1 패키지의 상기 코너로부터 더욱 멀리 떨어져 있고, 상기 코너 개구부는 상기 내부 개구부의 제 2 측방향 치수보다 큰 제 1 측방향 치수를 가짐 - 를 포함하는 것인, 패키지.
  2. 제 1 항에 있어서,
    상기 코너 개구부 내로 연장되는 코너 솔더 영역; 및
    상기 내부 개구부 내로 연장되는 내부 솔더 영역
    을 더 포함하는 패키지.
  3. 제 2 항에 있어서,
    제 2 패키지를 더 포함하고, 상기 제 2 패키지는,
    상기 코너 솔더 영역에 본딩되는 제 1 전도성 피처; 및
    상기 내부 솔더 영역에 본딩되는 제 2 전도성 피처를 더 포함하는 것인, 패키지.
  4. 제 2 항에 있어서, 상기 제 1 패키지는,
    상기 몰딩 물질을 관통하는 코너 관통 비아 - 상기 코너 관통 비아는 상기 코너 솔더 영역과 접촉함 - ; 및
    상기 몰딩 물질을 관통하는 내부 관통 비아 - 상기 내부 관통 비아는 상기 내부 솔더 영역과 접촉함 -
    를 더 포함하는 것인, 패키지.
  5. 제 1 항에 있어서,
    상기 몰딩 물질을 관통하는 코너 관통 비아 - 상기 코너 관통 비아의 상부 표면이 상기 코너 개구부에 노출됨 - ; 및
    상기 몰딩 물질을 관통하는 내부 관통 비아 - 상기 내부 관통 비아의 상부 표면이 상기 내부 개구부에 노출되고, 상기 코너 관통 비아는 상기 내부 관통 비아의 측방향 치수보다 큰 측방향 치수를 가짐 -
    를 더 포함하는 패키지.
  6. 제 1 항에 있어서, 상기 코너 개구부는 상기 내부 개구부의 제 2 영역보다 큰 제 1 영역을 갖는 것인, 패키지.
  7. 제 1 항에 있어서,
    상기 표면 유전체층 내의 추가의 코너 개구부를 더 포함하고, 상기 추가의 코너 개구부는 상기 표면 유전체층 내의 모든 다른 개구부들보다 상기 디바이스 다이의 코너에 더 가깝고, 상기 추가의 코너 개구부는 상기 내부 개구부의 상기 제 2 측방향 치수보다 큰 제 3 측방향 치수를 갖는 것인, 패키지.
  8. 제 1 항에 있어서, 상기 표면 유전체층은 상기 디바이스 다이의 후면 상에 있는 것인, 패키지.
  9. 패키지에 있어서,
    제 1 패키지로서, 상기 제 1 패키지는,
    디바이스 다이;
    상기 디바이스 다이를 내부에 몰딩하는 몰딩 물질;
    상기 제 1 패키지의 표면에서의 표면 유전체층;
    상기 표면 유전체층 내의 코너 개구부 - 상기 코너 개구부는 상기 제 1 패키지의 코너에 인접하고, 제 1 측방향 치수를 가짐 - ; 및
    상기 표면 유전체층 내의 내부 개구부 - 상기 내부 개구부는 상기 코너 개구부보다 상기 제 1 패키지의 상기 코너로부터 멀리 있고, 상기 내부 개구부는 제 2 측방향 치수를 가짐 - 를 포함하는 것인, 제 1 패키지;
    제 2 패키지로서, 상기 제 2 패키지는,
    제 3 측방향 치수를 갖는 제 1 전도성 피처; 및
    제 4 측방향 치수를 갖는 제 2 전도성 피처 - 상기 제 3 측방향 치수에 대한 상기 제 1 측방향 치수의 제 1 비는 상기 제 4 측방향 치수에 대한 상기 제 2 측방향 치수의 제 2 비보다 큼 - 를 포함하는 것인, 제 2 패키지;
    상기 제 1 전도성 피처에 본딩되고 상기 코너 개구부 내로 확장되며, 상기 제 1 전도성 피처와 접촉하는 코너 솔더 영역; 및
    상기 제 2 전도성 피처에 본딩되고 상기 내부 개구부 내로 확장되며, 상기 제 2 전도성 피처와 접촉하는 내부 솔더 영역
    을 포함하는 패키지.
  10. 패키지에 있어서,
    디바이스 다이;
    상기 디바이스 다이를 내부에 캡슐화하는 몰딩 물질; 및
    상기 몰딩 물질을 관통하는 제 1 관통 비아 및 제 2 관통 비아 - 상기 제 1 관통 비아는 상기 제 2 관통 비아의 제 2 측방향 치수보다 큰 제 1 측방향 치수를 가짐 -
    를 포함하고,
    상기 제 1 관통 비아는 상기 패키지의 코너에 인접한 코너 관통 비아이고, 상기 제 2 관통 비아는 상기 코너 관통 비아보다 상기 패키지의 코너로부터 멀리 떨어진 내부 관통 비아인 것인, 패키지.
KR1020160008305A 2015-02-13 2016-01-22 Pop 패키지에서 개구부 크기를 조정함으로써 균열 감소 KR101821478B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562116301P 2015-02-13 2015-02-13
US62/116,301 2015-02-13
US14/972,586 US10032704B2 (en) 2015-02-13 2015-12-17 Reducing cracking by adjusting opening size in pop packages
US14/972,586 2015-12-17

Publications (2)

Publication Number Publication Date
KR20160100230A KR20160100230A (ko) 2016-08-23
KR101821478B1 true KR101821478B1 (ko) 2018-01-23

Family

ID=56552457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008305A KR101821478B1 (ko) 2015-02-13 2016-01-22 Pop 패키지에서 개구부 크기를 조정함으로써 균열 감소

Country Status (5)

Country Link
US (1) US10032704B2 (ko)
KR (1) KR101821478B1 (ko)
CN (1) CN105895596B (ko)
DE (1) DE102016100378B4 (ko)
TW (1) TWI597810B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210007486A (ko) * 2019-07-11 2021-01-20 국방과학연구소 반도체소자 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115647B2 (en) * 2015-03-16 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. Non-vertical through-via in package
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10186467B2 (en) * 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10784220B2 (en) 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
US10269589B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
US10854570B2 (en) * 2017-07-27 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and method of fabricating the same
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US10636775B2 (en) * 2017-10-27 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10784203B2 (en) 2017-11-15 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10283461B1 (en) 2017-11-22 2019-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure and method forming same
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法
KR102540829B1 (ko) * 2018-10-05 2023-06-08 삼성전자주식회사 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
US11139249B2 (en) * 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same
US11515224B2 (en) 2020-01-17 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with enlarged through-vias in encapsulant
KR102610247B1 (ko) * 2020-11-11 2023-12-06 주식회사 네패스 반도체 패키지 및 이의 제조 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
CN101615583B (zh) 2008-06-25 2011-05-18 南茂科技股份有限公司 芯片堆栈结构的形成方法
JP5541618B2 (ja) * 2009-09-01 2014-07-09 新光電気工業株式会社 半導体パッケージの製造方法
US8084871B2 (en) 2009-11-10 2011-12-27 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9030022B2 (en) 2011-10-24 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods for forming the same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
KR101867955B1 (ko) * 2012-04-13 2018-06-15 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9040346B2 (en) * 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
DE112013002672T5 (de) * 2012-05-25 2015-03-19 Nepes Co., Ltd Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
KR102076044B1 (ko) * 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
US8952544B2 (en) * 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
KR102229202B1 (ko) * 2013-11-07 2021-03-17 삼성전자주식회사 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
US9576926B2 (en) 2014-01-16 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure design in fan-out package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210007486A (ko) * 2019-07-11 2021-01-20 국방과학연구소 반도체소자 제조 방법
KR102261836B1 (ko) * 2019-07-11 2021-06-08 국방과학연구소 반도체소자 제조 방법

Also Published As

Publication number Publication date
US10032704B2 (en) 2018-07-24
DE102016100378A1 (de) 2016-08-18
CN105895596B (zh) 2019-03-08
TW201703215A (zh) 2017-01-16
KR20160100230A (ko) 2016-08-23
TWI597810B (zh) 2017-09-01
US20160240465A1 (en) 2016-08-18
CN105895596A (zh) 2016-08-24
DE102016100378B4 (de) 2022-09-01

Similar Documents

Publication Publication Date Title
KR101821478B1 (ko) Pop 패키지에서 개구부 크기를 조정함으로써 균열 감소
US11094641B2 (en) Fan-out package having a main die and a dummy die
US9911667B2 (en) Structure for die probing
US20220238404A1 (en) Package with Tilted Interface Between Device Die and Encapsulating Material
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
KR101962508B1 (ko) 트렌치 형성을 통한 쏘잉 유도 박리의 제거
US10861823B2 (en) Dual-sided integrated fan-out package
US10068844B2 (en) Integrated fan-out structure and method of forming
KR101716031B1 (ko) 패키지 내의 비-수직 쓰루-비아
CN111128750B (zh) 半导体器件及其形成方法
US11133236B2 (en) Polymer-based-semiconductor structure with cavity
CN112018065B (zh) 集成电路器件及其形成方法
CN111261608B (zh) 半导体器件及其形成方法
KR102571920B1 (ko) 패키지 및 그 제조 방법
TWI791372B (zh) 積體電路結構及其製造方法
CN114628377A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant