DE112015006855T5 - Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel - Google Patents

Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel Download PDF

Info

Publication number
DE112015006855T5
DE112015006855T5 DE112015006855.4T DE112015006855T DE112015006855T5 DE 112015006855 T5 DE112015006855 T5 DE 112015006855T5 DE 112015006855 T DE112015006855 T DE 112015006855T DE 112015006855 T5 DE112015006855 T5 DE 112015006855T5
Authority
DE
Germany
Prior art keywords
microelectronic
die
substrate
microelectronic substrate
microelectronic die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015006855.4T
Other languages
English (en)
Inventor
Richard Patten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of DE112015006855T5 publication Critical patent/DE112015006855T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Ein Mikroelektronik-Package kann gestapelte Mikroelektronik-Dice beinhalten, wobei ein erster Mikroelektronik-Die an einem Mikroelektroniksubstrat angebracht ist und ein zweiter Mikroelektronik-Die über mindestens einen Teil des ersten Mikroelektronik-Die gestapelt ist, wobei das Mikroelektroniksubstrat eine Vielzahl von sich davon erstreckenden Säulen beinhaltet, wobei der zweite Mikroelektronik-Die eine Vielzahl von sich davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckenden Säulen beinhaltet, und wobei die Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an den Mikroelektroniksubstratsäulen angebracht sind.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Beschreibung beziehen sich im Allgemeinen auf das Gebiet der Herstellung von Mikroelektronik-Packages und insbesondere auf eine Mikroelektronik-Dice-Stapelkonfiguration, die die Größe und Höhe des Mikroelektronik-Packages verringert.
  • HINTERGRUND
  • Die Mikroelektronikindustrie strebt kontinuierlich danach, immer schnellere und immer kleinere Mikroelektronik-Packages zur Verwendung in vielfältigen elektronischen Produkten, einschließlich unter anderem Computerserverprodukte und tragbarer Produkte, wie etwa tragbarer Computer, elektronischer Tablets, Mobiltelefone, Digitalkameras und dergleichen, herzustellen. Ein Weg diese Ziele zu erreichen, besteht in der Herstellung von Mikroelektronik-Packages, welche gestapelte (stacked) Mikroelektronik-Dice darin aufweisen, was zu relativ geringen seitlichen Abmessungen, geringen Package-Höhen und hoher Bandbreite zwischen den Mikroelektronikvorrichtungen führt, welche wichtige Erwägungen für mobile und drahtlose Anwendungen sind. Zahlreiche Mikroelektronik-Dice-Stapelkonfigurationen sind bekannt, einschließlich Drahtbond-Drahtbond-Stapeln (wirebond-wirebond - WBWB), Flip-Chip/Drahtbond(FCWB)-Stapeln, Durch-Silicium(thru-silicon-via - TSV)-Stapeln sowie Package-on-Package(POP)-Konfigurationen. Allerdings können diese Stapelkonfigurationen signifikante Nachteile aufweisen, wie dem Fachmann bekannt ist. Daher gibt es andauernde Bemühungen, das Mikroelektronik-Dice-Stapeln für Mikroelektronik-Packages zu verbessern.
  • Figurenliste
  • Der Erfindungsgegenstand der vorliegenden Offenbarung wird insbesondere in dem abschließenden Teil der Spezifikation dargelegt und ausdrücklich beansprucht. Die vorangegangenen und andere Merkmale der vorliegenden Offenbarung werden anhand der folgenden Beschreibung und der angehängten Ansprüche zusammen mit den begleitenden Zeichnungen vollständig offensichtlich werden. Es versteht sich, dass die begleitenden Zeichnungen nur einige Ausführungsformen gemäß der vorliegenden Offenbarung darstellen und daher nicht als deren Schutzumfang einschränkend anzusehen sind. Die Offenbarung wird mittels Verwendung der begleitenden Zeichnungen mit zusätzlicher Spezifität und Detail beschrieben, so dass die Vorteile der vorliegenden Offenbarung sofort erfassbar sind:
    • 1-6 sind seitliche Querschnittsansichten von Prozessen zum Herstellen eines Mikroelektronik-Package von 1, gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 7-9 sind seitliche Querschnittsansichten von Mikroelektronik-Packages, gemäß vielfältigen Ausführungsformen der vorliegenden Beschreibung.
    • 10-12 sind Draufsichten von Mikroelektronik-Packages vor der Einkapselung, gemäß vielfältigen Ausführungsformen der vorliegenden Beschreibung.
    • 13 ist ein Flussdiagramm eines Prozesses zum Herstellen eines Mikroelektronik-Packages, gemäß einer Ausführungsform der vorliegenden Beschreibung.
    • 14 veranschaulicht eine Rechenvorrichtung gemäß einer Implementation der vorliegenden Beschreibung.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die folgende ausführliche Beschreibung bezieht sich auf die zugehörigen Zeichnungen, die auf dem Wege der Veranschaulichung spezielle Ausführungsformen, in denen der beanspruchte Erfindungsgegenstand ausgeübt werden kann, zeigt. Diese Ausführungsformen sind hinreichend detailliert beschrieben, um einen Fachmann zu befähigen, den Erfindungsgegenstand auszuüben. Es versteht sich, dass sich die verschiedenen Ausführungsformen, obgleich unterschiedlich, nicht notwendigerweise gegenseitig ausschließen. Beispielsweise kann ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die hier in Verbindung mit einer Ausführungsform beschrieben ist, innerhalb anderer Ausführungsformen implementiert sein, ohne vom Wesen und Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Bezugnahmen in dieser Spezifikation auf „(genau) eine Ausführungsform“ oder „eine Ausführungsform“ bedeuten durchweg, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft, das bzw. die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Implementation innerhalb der vorliegenden Beschreibung enthalten ist. Daher bezieht sich die Verwendung der Phrase „eine Ausführungsform“ oder „in einer Ausführungsform“ nicht notwendigerweise auf dieselbe Ausführungsform. Zusätzlich versteht sich, dass der Ort oder die Anordnung einzelner Elemente innerhalb jeder offenbarten Ausführungsform modifiziert sein kann, ohne von dem Wesen und dem Schutzumfang des beanspruchten Erfindungsgegenstands abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem beschränkenden Sinne aufzufassen und der Schutzumfang des Erfindungsgegenstands ist nur durch die passend interpretierten angehängten Ansprüche definiert, zusammen mit dem vollen Umfang von Äquivalenten, zu denen die angehängten Ansprüche berechtigt sind. In den Zeichnungen beziehen sich gleiche Bezugszeichen über die mehreren Ansichten hinweg auf dieselben oder ähnliche Elemente oder Funktionalitäten, und dass darin abgebildete Elemente nicht notwendigerweise zueinander maßstabsgetreu sind, sondern dass eher einzelne Elemente vergrößert oder verkleinert sein können, um die Elemente leichter in dem Zusammenhang der vorliegenden Beschreibung verstehen zu können.
  • Die Begriffe „über“, „an“, „zwischen“ und „auf” können sich, so wie sie hier verwendet werden, auf eine relative Position von einer Lage bezüglich anderen Lagen beziehen. Eine „über“ oder „auf” einer anderen Lage befindliche oder „an“ eine andere Lage gebondete Lage kann sich in direktem Kontakt mit der anderen Lage befinden oder kann eine oder mehrere Zwischenlagen aufweisen. Eine Lage „zwischen“ Lagen kann sich in direktem Kontakt mit den Lagen befinden oder kann eine oder mehrere Zwischenlagen aufweisen.
  • Ausführungsformen der vorliegenden Beschreibung beinhalten ein Mikroelektronik-Package, das gestapelte Mikroelektronik-Dice aufweist, wobei ein erster Mikroelektronik-Die an einem Mikroelektroniksubstrat angebracht ist, und ein zweiter Mikroelektronik-Die über mindestens einen Teil des ersten Mikroelektronik-Die gestapelt ist, wobei das Mikroelektroniksubstrat eine Vielzahl von sich davon erstreckenden Säulen beinhaltet, wobei der zweite Mikroelektronik-Die eine Vielzahl von sich davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckenden Säulen beinhaltet, und wobei die Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an den Mikroelektroniksubstratsäulen angebracht sind.
  • 1-5 veranschaulichen eine Ausführungsform des Herstellens eines Mikroelektronik-Packages. Wie in 1-5 gezeigt ist, kann ein Mikroelektroniksubstrat 110 ausgebildet sein. Das Mikroelektroniksubstrat 110 kann irgendein passendes Substrat sein, wie etwa ein Interposer oder dergleichen, das eine Die-Anbringoberfläche 112 und eine gegenüberliegende externe Verbindungsoberfläche 114 aufweist. Das Mikroelektroniksubstrat 110 kann eine Vielzahl von Bondpads aufweisen, umfassend mindestens ein Anbring-Bondpad 122 des ersten Mikroelektronik-Die und mindestens ein zweites in oder auf der Mikroelektroniksubstrat-Die-Anbringoberfläche 112 ausgebildetes Anbring-Bondpad 124 des Mikroelektronik-Die. Das Mikroelektroniksubstrat 110 kann auch eine Vielzahl von externen an oder in der externen Verbindungsoberfläche 114 des Mikroelektroniksubstrats ausgebildete Verbindung-Bondpads 126 aufweisen. Das Mikroelektroniksubstrat kann eine Vielzahl von (nicht gezeigten) dielektrischen Lagen umfassen, die eine Vielzahl von der hindurch ausgebildeten leitenden Routen 116 aufweisen, wobei die leitenden Routen 116 Verbindungen zwischen passenden Bondpads, wie etwa den Anbring-Bondpads 122 des ersten Mikroelektronik-Die, den Anbring-Bondpads 124 des zweiten Mikroelektronik-Die und/oder den externen Verbindung-Bondpads 126 ausbilden können.
  • Das Mikroelektroniksubstrat 110 kann ein beliebiges dielektrisches Material umfassen, einschließlich unter anderem Flüssigkristallpolymer, Epoxidharz, Bismalimid-Triazinharz, FR4, Polyimidmaterialien und dergleichen. Die leitenden Routen 116 können aus einem beliebigem leitenden Material ausgebildet sein, einschließlich unter anderem Kupfer, Silber, Gold, Nickel und Legierungen davon. Es versteht sich, dass das Mikroelektroniksubstrat 110 aus einer beliebigen Anzahl von dielektrischen Lagen ausgebildet sein kann, einen (nicht gezeigten) starren Kern enthalten kann und (nicht gezeigte) aktive und/oder passive darin ausgebildete Mikroelektronikbauelemente enthalten kann. Es versteht sich ferner, dass die leitenden Routen 116 irgendeine gewünschte elektrische Route innerhalb des Mikroelektroniksubstrats 110 und/oder mit zusätzlichen (nicht gezeigten) externen Komponenten ausbilden könnten. Es versteht sich auch, dass (nicht gezeigter) Lötstopplack auf der Mikroelektroniksubstrat-Die-Anbringoberfläche 112 und/oder der externen Verbindungsoberfläche 114 des Mikroelektroniksubstrats verwendet werden könnte, wie der Fachmann verstehen wird. Die zum Ausbilden des Mikroelektroniksubstrats 110 verwendeten Prozesse sind dem Fachmann wohlbekannt und werden hier zwecks Kürze und Knappheit der Darstellung nicht weiter beschrieben oder dargestellt.
  • Wie ferner in 1 gezeigt ist, kann eine Mikroelektroniksubstratsäule 132 an jedem der Anbring-Bondpads 124 des zweiten Mikroelektronik-Die angebracht sein, wobei sich die Mikroelektroniksubstratsäule 132 über die Mikroelektroniksubstrat-Die-Anbringoberfläche 112 erstreckt. Die Mikroelektroniksubstratsäulen 132 können aus einem beliebigen passenden leitenden Material erstellt sein, einschließlich unter anderem Kupfer, Silber, Gold, Nickel und Legierungen davon. Ein Säule-zu-Säule-Anbringmaterial 134 kann auf jeder Mikroelektroniksubstratsäule 132 abgeschieden sein. Bei einer Ausführungsform kann das Säule-zu-Säule-Anbringmaterial 134 nahe an einem Ende der Mikroelektroniksubstratsäule 132, das im Wesentlichen ihrem jeweiligen Anbring-Bondpad 124 des zweiten Mikroelektronik-Die gegenüberliegt, abgeschieden sein. Das Säule-zu-Säule-Anbringmaterial 134 kann jedes beliebige passende Material sein, einschließlich unter anderem Lote, wie etwa Blei-/Zinn-Legierungen (z. B. 63% Zinn/37% Bleilot) oder bleifreier Lote, wie etwa reinen Zinns oder Legierungen mit hohem Zinngehalt (z. B. 90% oder mehr Zinn), wie etwa Zinn/Wismut, eutektischen Zinns/Silber, tertiären Zinns/Silber/Kupfer, eutektischen Zinns/Kupfer und ähnlicher Legierungen.
  • Wie in 2 gezeigt ist, kann ein eine aktive Oberfläche 142 und eine gegenüberliegende Rückoberfläche 144 aufweisendes erstes Mikroelektronik-Die 140 mit einer Vielzahl von Die-zu-Substrat-Verschaltungen 152 an entsprechenden Anbring-Bondpads 122 des ersten Mikroelektronik-Die angebracht sein, in einer Konfiguration, die allgemein als eine Flip-Chip- oder Controlled-collapse-chip-connection(„C4“)-Konfiguration bekannt ist. Die Die-zu-Substrat-Verschaltungen 152 können sich zwischen den Anbring-Bondpads 122 des ersten Mikroelektronik-Die des Mikroelektroniksubstrats 110 und den Spiegelbild-Bondpads 146 auf der aktiven Oberfläche 142 des ersten Mikroelektronik-Die erstrecken, um eine elektrische Verbindung dazwischen auszubilden. Die Die-zu-Substrat-Verschaltungen 152 können eine an die Bondpads 146 des ersten Mikroelektronik-Die angebrachte Säule 154 des ersten Mikroelektronik-Die und einen die Säule 154 des ersten Mikroelektronik-Die an ihrem entsprechenden Anbring-Bondpad 122 des ersten Mikroelektronik-Die des Mikroelektroniksubstrats 110 anbringenden Löthügel 156 umfassen. Dem Fachmann ist klar, dass die Vielzahl von Die-zu-Substrat-Verschaltungen 152 einfach die Löthügel 156 sein können, die sich zwischen den Anbring-Bondpads 122 des ersten Mikroelektronik-Die des Mikroelektroniksubstrats 110 und den Bondpads 146 des ersten Mikroelektronik-Die, ohne die Säulen 154 des ersten Mikroelektronik-Die, erstrecken. Es versteht sich, dass sich die Bondpads 146 des ersten Mikroelektronik-Die in elektrischer Kommunikation mit (nicht gezeigten) integrierten Schaltungsanordnungen innerhalb des ersten Mikroelektronik-Die 140 befinden können. Der erste Mikroelektronik-Die 140 kann ein beliebiges Mikroelektronikbauelement sein, einschließlich unter anderem eines Mikroprozessors, eines Chipsatzes, einer Grafikvorrichtung, einer drahtlosen Vorrichtung, einer Speichervorrichtung, einer anwendungsspezifischen integrierten Schaltung-Vorrichtung und dergleichen.
  • Die Säule 154 des ersten Mikroelektronik-Die kann aus einem beliebigen passenden leitenden Material ausgebildet sein, einschließlich unter anderem Kupfer, Silber, Gold, Nickel und Legierungen davon. Die Löthügel 156 können aus einem beliebigen passenden Material erstellt sein, einschließlich unter anderem Lote, wie etwa Blei-/Zinn-Legierungen (z. B. 63% Zinn/37% Bleilot) oder bleifreier Lote, wie etwa reinen Zinns oder Legierungen mit hohem Zinngehalt (z. B. 90% oder mehr Zinn), wie etwa Zinn/Wismut, eutektischen Zinns/Silber, tertiären Zinns/Silber/Kupfer, eutektischen Zinns/Kupfer und ähnlicher Legierungen. Wenn der erste Mikroelektronik-Die 140 an dem Mikroelektroniksubstrat 110 angebracht wird, wird der Löthügel 156 wiederaufgeschmolzen, entweder durch Wärme, Druck und/oder Schallenergie, um das Lot zwischen den Säulen 154 des ersten Mikroelektronik-Die und den Anbring-Bondpads 122 des ersten Mikroelektronik-Die zu sichern. Ferner versteht sich, dass ein elektrisch isolierendes Flussmaterial, wie ein (nicht gezeigtes) Unterfüllmaterial zwischen dem ersten Mikroelektronik-Die 140 und dem Mikroelektroniksubstrat 110 angeordnet sein kann, welches die Die-zu-Substrat-Verschaltungen 152 im Wesentlichen einkapselt.
  • Wie in 3 gezeigt ist, kann ein eine Aktivoberfläche 162 und eine gegenüberliegende Rückoberfläche 164 aufweisender zweiter Mikroelektronik-Die 160 an dem Mikroelektroniksubstrat 110 angebracht sein, so dass sich ein Teil des zweiten Mikroelektronik-Die 160 über einen Teil des ersten Mikroelektronik-Die 140 erstreckt. Der zweite Mikroelektronik-Die 160 kann mindestens ein in oder auf der aktiven Oberfläche 162 des zweiten Mikroelektronik-Die ausgebildetes Bondpad 166 aufweisen, wobei die Bondpads 166 des zweiten Mikroelektronik-Die in einer Spiegelbildkonfiguration zu den Anbring-Bondpads 124 des zweiten Mikroelektronik-Die des Mikroelektroniksubstrats 110 vorliegen können. Eine Säule 172 des zweiten Mikroelektronik-Die kann an jedem der Bondpads 166 des zweiten Mikroelektronik-Die angebracht sein, wobei sich die Säule 172 des zweiten Mikroelektronik-Die von der aktiven Oberfläche 162 des zweiten Mikroelektronik-Die erstreckt, was dazu führt, dass die Säulen 172 des zweiten Mikroelektronik-Die in einer Spiegelbildkonfiguration zu den Säulen 132 des Mikroelektroniksubstrats vorliegen. Die Säulen 172 des zweiten Mikroelektronik-Die können aus einem beliebigen passenden leitenden Material erstellt sein, einschließlich unter anderem Kupfer, Silber, Gold, Nickel und Legierungen davon. Der zweite Mikroelektronik-Die 160 kann mit dem Säule-zu-Säule-Anbringmaterial 134 an dem Mikroelektroniksubstrat 110 angebracht sein. Bei einer Ausführungsform, bei der das Säule-zu-Säule-Anbringmaterial 134 ein Lötmaterial ist, wird das Säule-zu-Säule-Anbringmaterial 134 wiederaufgeschmolzen, entweder durch Wärme, Druck und/oder Schallenergie, um das Lot zwischen den Mikroelektroniksubstratsäulen 132 und den Säulen 172 des zweiten Mikroelektronik-Die zu sichern. Bei einer Ausführungsform kann ein Teil des Säule-zu-Säule-Anbringmaterials 134 zwischen der Mikroelektroniksubstratsäule 132 und der Säule 172 des zweiten Mikroelektronik-Die angeordnet sein.
  • Wie weiter in 3 gezeigt ist, kann mindestens ein Teil der aktiven Oberfläche 162 des zweiten Mikroelektronik-Die optional mit einem Klebstoffmaterial 174 an der Rückoberfläche 144 des ersten Mikroelektronik-Die gesichert sein.
  • Es versteht sich, dass das Säule-zu-Säule-Anbringmaterial 134 auf den Säulen 172 des zweiten Mikroelektronik-Die vor dem Anbringen des zweiten Mikroelektronik-Die 160 abgeschieden worden sein kann, wie in 4 gezeigt ist, um die Struktur von 3 auszubilden, statt, wie in 1 gezeigt, das Säule-zu-Säule-Anbringmaterial 134 auf den Substratsäulen 132 abzuscheiden.
  • Es versteht sich, dass sich die Bondpads 166 des zweiten Mikroelektronik-Die in elektrischer Kommunikation mit (nicht gezeigten) integrierten Schaltungsanordnungen innerhalb des zweiten Mikroelektronik-Die 160 befinden können. Der zweite Mikroelektronik-Die 160 kann ein beliebiges Mikroelektronik-Die sein, einschließlich unter anderem eines Mikroprozessors, eines Chipsatzes, einer Grafikvorrichtung, einer drahtlosen Vorrichtung, einer Speichervorrichtung, einer anwendungsspezifischen integrierten Schaltung-Vorrichtung und dergleichen.
  • Wie in 5 gezeigt ist, kann nach dem Anbringen des zweiten Mikroelektronik-Die 160 ein Vergussmaterial 180 über dem ersten Mikroelektronik-Die 140 und dem zweiten Mikroelektronik-Die 160 angeordnet werden, um ein Mikroelektronik-Package 100 auszubilden. Bei einer Ausführungsform kann das Vergussmaterial 180 im Wesentlichen sowohl den ersten Mikroelektronik-Die 140 als auch den zweiten Mikroelektronik-Die 160 sowie die Säulen 132 des Mikroelektroniksubstrats, die Säulen 172 des zweiten Mikroelektronik-Die und das Säule-zu-Säule-Anbringmaterial 134 einkapseln. Das Vergussmaterial 180 kann ein beliebiges passendes Einkapselungsmaterial sein, wie etwa Epoxidharze und gefüllte Epoxidharze. Das Vergussmaterial 180 kann mittels eines bekannten Verfahrens ausgebildet werden, einschließlich unter anderem eines Vergussunterfüllprozesses oder eines Chipunterfüllprozesses, gefolgt von einem bekannten Vergussprozess, wie etwa Vergussmaterialeinspritzung in eine Vergussnut, wie der Fachmann verstehen wird.
  • Wie in 6 gezeigt ist, können externe Anbringverschaltungen 182 auf den externen Verbindung-Bondpads 126 des Mikroelektroniksubstrats 110 für das Anbringen des Mikroelektronik-Packages 100 an einer beliebigen (nicht gezeigten) externen Komponente, wie etwa einer Hauptplatine, ausgebildet sein. Bei einer Ausführungsform können die externen Anbringverschaltungen 182 Lötkugeln umfassen.
  • Es versteht sich, dass das Mikroelektronik-Package 100 eine Vielfalt von Komponentenkonfigurationen aufweisen kann. Bei einer in 7 gezeigten Ausführungsform kann das Mikroelektronik-Package 100 eine Vielzahl von ersten Mikroelektronik-Dice (als Elemente 140a und 140b gekennzeichnet) beinhalten. Bei einer anderen in 8 gezeigten Ausführungsform weist das Mikroelektronik-Package 100 einen zweiten Mikroelektronik-Die 160 auf, der sich nicht gänzlich über den ersten Mikroelektronik-Die 140 erstreckt. Bei einer weiteren in 9 gezeigten Ausführungsform kann das Mikroelektronik-Package 100 eine Vielzahl von zweiten Mikroelektronik-Dice (als Elemente 160a und 160b gekennzeichnet) beinhalten.
  • Es versteht sich, dass das Mikroelektronik-Package 100 eine Vielfalt von Platzierungskonfigurationen aufweisen kann, wobei 10-12 Draufsichten auf das Mikroelektronik-Package 100, gezeigt ohne das Vergussmaterial 180, veranschaulichen. Wie in 10 gezeigt ist, kann das Mikroelektronik-Package 100 den vollständig zwischen dem Mikroelektroniksubstrat 110 und dem zweiten Mikroelektronik-Die 160 angeordneten ersten Mikroelektronik-Die 140 umfassen, welches 5 entsprechen kann. Wie in 11 gezeigt ist, kann das Mikroelektronik-Package 100 ein Paar von zweiten Mikroelektronik-Dice (als Elemente 160a und 160b gekennzeichnet) umfassen, welche beide einen Teil des ersten Mikroelektronik-Die 140 überspannen. Wie in 12 gezeigt ist, kann das Mikroelektronik-Package 100 mehrere zweite Mikroelektronik-Dice (als Elemente 160a, 160b, 160c und 160d gekennzeichnet) umfassen, welche jeweils einen Teil des ersten Mikroelektronik-Die 140 überspannen.
  • 13 ist ein Flussdiagramm eines Prozesses 200 zum Herstellen eines Mikroelektronik-Packages, gemäß einer Ausführungsform der vorliegenden Beschreibung. Wie in Block 202 dargelegt ist, kann ein Mikroelektroniksubstrat ausgebildet werden, das eine Die-Anbringoberfläche und eine Vielzahl von Säulen aufweist, die sich von der Die-Anbringoberfläche des Mikroelektroniksubstrats aus erstrecken. Mindestens ein eine aktive Oberfläche und eine gegenüberliegende Rückoberfläche aufweisender erster Mikroelektronik-Die kann ausgebildet werden, wie in Block 204 dargelegt ist. Wie in Block 206 dargelegt ist, kann mindestens ein erster Mikroelektronik-Die durch die aktive Oberfläche davon an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht werden. Mindestens ein zweiter Mikroelektronik-Die, der eine Vielzahl von Säulen aufweist, die sich von einer aktiven Oberfläche davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckt, wie in Block 208 dargelegt ist. Wie in Block 210 dargelegt ist, ist der mindestens eine zweite Mikroelektronik-Die an dem Mikroelektroniksubstrat angebracht, wobei jede aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an einer jeweiligen Mikroelektroniksubstratsäule angebracht ist und wobei sich der mindestens eine zweite Mikroelektronik-Die über mindestens einen Teil des mindestens einen ersten Mikroelektronik-Die erstreckt.
  • 14 veranschaulicht eine Rechenvorrichtung 300 gemäß einer Implementation der vorliegenden Beschreibung. Die Rechenvorrichtung 300 beherbergt eine Platine 302. Die Platine kann eine Anzahl von Mikroelektronikkomponenten beinhalten, einschließlich unter anderem eines Prozessors 304, mindestens eines Kommunikationschips 306A, 306B, flüchtigen Speichers 308, (z. B. DRAM), nichtflüchtigen Speichers 310 (z. B. ROM), Flashspeichers 312, eines Graphikprozessors oder CPU 314, eines digitalen Signalprozessors (nicht gezeigt), eines Kryptoprozessors (nicht gezeigt), eines Chipsatzes 316, einer Antenne, eine Anzeige (Touchscreenanzeige), eines Touchscreencontrollers, einer Batterie, eines Audiocodecs (nicht gezeigt), eines Videocodecs (nicht gezeigt), eines Leistungsverstärkers (AMP), einer Global-Positioning-System(GPS)-Vorrichtung, eines Kompasses, eines Beschleunigungsmessers (nicht gezeigt), eines Gyroskops (nicht gezeigt), eines Lautsprechers (nicht gezeigt), einer Kamera und einer Massenspeichervorrichtung (nicht gezeigt) (wie etwa eines Festplattenlaufwerks, einer Compact Disk (CD), einer Digital Versatile Disk (DVD) und so fort). Jegliche der Mikroelektronikkomponenten kann physisch und elektrisch mit der Platine 302 gekoppelt sein. Bei manchen Implementationen kann mindestens eine der Mikroelektronikkomponenten ein Teil des Prozessors 304 sein.
  • Der Kommunikationschip ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung. Der Begriff „drahtlos“ und dessen Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies in manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip kann beliebige einer Anzahl von drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebiger anderer drahtloser Protokolle, die als 3G, 4G, 5G und darüber hinaus designt sind. Die Rechenvorrichtung kann mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip für drahtlose Kommunikationen mit kürzerer Reichweite bestimmt sein, wie etwa WiFi und Bluetooth, und kann ein zweiter Kommunikationschip für drahtlose Kommunikationen mit längerer Reichweite bestimmt sein, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere.
  • Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die/der elektronische Daten von Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können.
  • Jegliche der mikroelektronischen Komponenten innerhalb der Rechenvorrichtung 300 kann ein Mikroelektronik-Package beinhalten, die, wie hier beschrieben, einen Mikroelektronik-Dice-Stapel aufweist.
  • Bei verschiedenen Implementierungen kann die Rechenvorrichtung ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Tischcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settopbox, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementationen kann die Rechenvorrichtung eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Es versteht sich, dass der Erfindungsgegenstand der vorliegenden Beschreibung nicht notwendigerweise auf spezifische in 1-14 veranschaulichte Anwendungen beschränkt ist. Der Erfindungsgegenstand kann auf andere mikroelektronische Vorrichtungen und Zusammenbauanwendung angewandt werden, was dem Fachmann sofort einleuchtet.
  • Die folgenden Beispiele gelten für weitere Ausführungsformen, wobei Beispiel 1 ein Mikroelektronik-Package ist, umfassend ein Mikroelektroniksubstrat, das eine Die-Anbringoberfläche und eine Vielzahl von Säulen aufweist, die sich von der Die-Anbringoberfläche des Mikroelektroniksubstrats aus erstreckt; mindestens einen ersten Mikroelektronik-Die, der eine aktive Oberfläche und eine gegenüberliegende Rückoberfläche, die mittels ihrer aktiven Oberfläche an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist, aufweist; und mindestens einen zweiten Mikroelektronik-Die, der sich über mindestens einen Teil des mindestens einen ersten Mikroelektronik-Die erstreckt und der eine Vielzahl von Säulen aufweist, die sich von einer aktiven Oberfläche davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckt, wobei jede aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an einer jeweiligen Mikroelektroniksubstratsäule angebracht ist.
  • In Beispiel 2 kann der Erfindungsgegenstand von Beispiel 1 optional das Anbringmaterial beinhalten, das ein Lötmaterial umfasst.
  • In Beispiel 3 kann der Erfindungsgegenstand von Beispiel 1 optional ein Vergussmaterial beinhalten, das über dem ersten Mikroelektronik-Die und dem zweiten Mikroelektronik-Die angeordnet ist.
  • In Beispiel 4 kann der Erfindungsgegenstand von Beispiel 2 optional beinhalten, dass das Vergussmaterial den ersten Mikroelektronik-Die, den zweiten Mikroelektronik-Die, die Vielzahl von Mikroelektroniksubstratsäulen, die Vielzahl von Säulen des zweiten Mikroelektronik-Die und das Anbringmaterial einkapselt.
  • In Beispiel 5 kann der Erfindungsgegenstand von Beispiel 1 optional ein Klebstoffmaterial beinhalten, das zwischen der Rückoberfläche des ersten Mikroelektronik-Die und der aktiven Oberfläche des zweiten Mikroelektronik-Die angeordnet ist.
  • In Beispiel 6 kann der Erfindungsgegenstand von einem der Beispiele 1 bis 5 optional beinhalten, dass das Mikroelektroniksubstrat ferner eine der Die-Anbringoberfläche des Mikroelektroniksubstrats gegenüberliegende externe Verbindungsoberfläche beinhaltet und ferner mindestens eine an der externen Verbindungsoberfläche des Mikroelektroniksubstrats angebrachte externe Anbringverschaltung beinhaltet.
  • In Beispiel 7 kann der Erfindungsgegenstand von einem der Beispiele 1 bis 5 optional beinhalten, dass der mindestens eine erste Mikroelektronik-Die mittels dessen aktiver Oberfläche mit mindestens einer Verschaltung an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist.
  • In Beispiel 8 kann der Erfindungsgegenstand von Beispiel 1 optional beinhalten, dass das Mikroelektroniksubstrat eine Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die beinhaltet, und wobei die Vielzahl von Mikroelektroniksubstratsäulen an der Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  • In Beispiel 9 kann der Erfindungsgegenstand von Beispiel 1 optional beinhalten, dass der zweite Mikroelektronik-Die eine Vielzahl von Bondpads beinhaltet, und wobei die Vielzahl von Säulen des zweiten Mikroelektronik-Die an der Vielzahl von Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  • Die folgenden Beispiele gelten für weitere Ausführungsformen, wobei Beispiel 10 ein Verfahren zum Herstellen eines Mikroelektronik-Packages ist, umfassend Ausbilden eines Mikroelektroniksubstrats, das eine Die-Anbringoberfläche und eine Vielzahl von Säulen aufweist, die sich von der Die-Anbringoberfläche des Mikroelektroniksubstrats aus erstreckt; Ausbilden mindestens eines Mikroelektronik-Die, der eine aktive Oberfläche und eine gegenüberliegende Rückoberfläche aufweist; Anbringen des mindestens einen ersten Mikroelektronik-Die mittels dessen aktiver Oberfläche an der Die-Anbringoberfläche des Mikroelektroniksubstrats; Ausbilden mindestens eines zweiten Mikroelektronik-Die, der eine Vielzahl von Säulen aufweist, die sich von einer aktiven Oberfläche davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckt; und Anbringen des mindestens einen zweiten Mikroelektronik-Die an dem Mikroelektroniksubstrat, wobei jede aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an einer jeweiligen Mikroelektroniksubstratsäule angebracht ist und wobei sich der mindestens eine zweite Mikroelektronik-Die über mindestens einen Teil des mindestens einen ersten Mikroelektronik-Die erstreckt.
  • In Beispiel 11 kann der Erfindungsgegenstand von Beispiel 10 optional Anbringen jeder aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die an einer jeweiligen Mikroelektroniksubstratsäule mit einem Anbringmaterial, das ein Lötmaterial umfasst, beinhalten.
  • In Beispiel 12 kann der Erfindungsgegenstand von Beispiel 10 optional Anordnen eines Vergussmaterials über dem ersten Mikroelektronik-Die und dem zweiten Mikroelektronik-Die beinhalten.
  • In Beispiel 13 kann der Erfindungsgegenstand von Beispiel 12 optional Anordnen des Vergussmaterials zum Einkapseln des ersten Mikroelektronik-Die, des zweiten Mikroelektronik-Die, der Vielzahl von Mikroelektroniksubstratsäulen, der Vielzahl von Säulen des zweiten Mikroelektronik-Die und des Anbringmaterials beinhalten.
  • In Beispiel 14 kann der Erfindungsgegenstand von Beispiel 10 optional Anordnen eines Klebstoffmaterials zwischen der Rückoberfläche des ersten Mikroelektronik-Die und der aktiven Oberfläche des zweiten Mikroelektronik-Die beinhalten.
  • In Beispiel 15 kann der Erfindungsgegenstand von einem der Beispiele 10 bis 14 optional beinhalten, dass das Mikroelektroniksubstrat ferner eine der Die-Anbringoberfläche des Mikroelektroniksubstrats gegenüberliegende externe Verbindungsoberfläche beinhaltet und ferner Ausbilden mindestens einer externen Anbringverschaltung auf der externen Verbindungsoberfläche des Mikroelektroniksubstrats beinhaltet.
  • In Beispiel 16 kann der Erfindungsgegenstand von einem der Beispiele 10 bis 14 optional Anbringen des mindestens einen ersten Mikroelektronik-Die mittels dessen aktiver Oberfläche mit mindestens einer Verschaltung an der Die-Anbringoberfläche des Mikroelektroniksubstrats beinhalten.
  • In Beispiel 17 kann der Erfindungsgegenstand von Beispiel 10 optional Ausbilden einer Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die in oder auf der Die-Anbringoberfläche des Mikroelektroniksubstrats beinhalten und wobei die Vielzahl von Mikroelektroniksubstratsäulen an der Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die angebracht wird.
  • In Beispiel 18 kann der Erfindungsgegenstand von Beispiel 10 optional beinhalten, dass das Ausbilden des zweiten Mikroelektronik-Die ferner Ausbilden einer Vielzahl von Bondpads in oder auf der aktiven Oberfläche des zweiten Mikroelektronik-Die umfasst, und wobei die Vielzahl von Säulen des zweiten Mikroelektronik-Die an der Vielzahl von Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  • Die folgenden Beispiele gelten für weitere Ausführungsformen, wobei Beispiel 19 ein Verfahren zum Herstellen eines Elektroniksystems ist, umfassend eine Platine; und ein Mikroelektronik-Package auf der Platine, wobei das Mikroelektronik-Package Folgendes umfasst: ein Mikroelektroniksubstrat, das eine Die-Anbringoberfläche und eine Vielzahl von Säulen aufweist, die sich von der Die-Anbringoberfläche des Mikroelektroniksubstrats aus erstreckt; mindestens ein erstes Mikroelektronik-Die, der eine aktive Oberfläche und eine gegenüberliegende Rückoberfläche, die mittels ihrer aktiven Oberfläche an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist, aufweist; und mindestens einen zweiten Mikroelektronik-Die, der sich über mindestens einen Teil des mindestens einen ersten Mikroelektronik-Die erstreckt und der eine Vielzahl von Säulen aufweist, die sich von einer aktiven Oberfläche davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckt, wobei jede aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an einer jeweiligen Mikroelektroniksubstratsäule angebracht ist.
  • In Beispiel 20 kann der Erfindungsgegenstand von Beispiel 19 optional das Anbringmaterial beinhalten, das ein Lötmaterial umfasst.
  • In Beispiel 21 kann der Erfindungsgegenstand von Beispiel 19 optional ein Vergussmaterial beinhalten, das über dem ersten Mikroelektronik-Die und dem zweiten Mikroelektronik-Die angeordnet ist.
  • In Beispiel 22 kann der Erfindungsgegenstand von Beispiel 20 optional beinhalten, dass das Vergussmaterial den ersten Mikroelektronik-Die, den zweiten Mikroelektronik-Die, die Vielzahl von Mikroelektroniksubstratsäulen, die Vielzahl von Säulen des zweiten Mikroelektronik-Die und das Anbringmaterial einkapselt.
  • In Beispiel 23 kann der Erfindungsgegenstand von Beispiel 19 optional ein Klebstoffmaterial beinhalten, das zwischen der Rückoberfläche des ersten Mikroelektronik-Die und der aktiven Oberfläche des zweiten Mikroelektronik-Die angeordnet ist.
  • In Beispiel 24 kann der Erfindungsgegenstand von einem der Beispiele 19 bis 23 optional beinhalten, dass das Mikroelektroniksubstrat ferner eine der Die-Anbringoberfläche des Mikroelektroniksubstrats gegenüberliegende externe Verbindungsoberfläche beinhaltet und ferner mindestens eine an der externen Verbindungsoberfläche des Mikroelektroniksubstrats angebrachte externe Anbringverschaltung beinhaltet.
  • In Beispiel 25 kann der Erfindungsgegenstand von einem der Beispiele 19 bis 23 optional beinhalten, dass der mindestens eine erste Mikroelektronik-Die mittels dessen aktiver Oberfläche mit mindestens einer Verschaltung an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist.
  • In Beispiel 26 kann der Erfindungsgegenstand von Beispiel 19 optional beinhalten, dass das Mikroelektroniksubstrat eine Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die beinhaltet, und wobei die Vielzahl von Mikroelektroniksubstratsäulen an der Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  • In Beispiel 27 kann der Erfindungsgegenstand von Beispiel 19 optional beinhalten, dass der zweite Mikroelektronik-Die eine Vielzahl von Bondpads beinhaltet, und wobei die Vielzahl von Säulen des zweiten Mikroelektronik-Die an der Vielzahl von Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  • Nachdem somit Ausführungsformen der vorliegenden Beschreibung ausführlich beschrieben wurden, versteht es sich, dass die durch die angehängten Ansprüche definierte vorliegende Beschreibung nicht durch in der obigen Beschreibung dargelegte bestimmte Details eingeschränkt wird, da viele ersichtliche Varianten davon möglich sind, ohne von dessen Wesen oder Schutzumfang abzuweichen.

Claims (25)

  1. Mikroelektronik-Package, das Folgendes umfasst: ein Mikroelektroniksubstrat, das eine Die-Anbringoberfläche und eine Vielzahl von Säulen aufweist, die sich von der Die-Anbringoberfläche des Mikroelektroniksubstrats aus erstreckt; mindestens einen ersten Mikroelektronik-Die, der eine aktive Oberfläche und eine gegenüberliegende Rückoberfläche, die mittels ihrer aktiven Oberfläche an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist, aufweist; und mindestens einen zweiten Mikroelektronik-Die, der sich über mindestens einen Teil des mindestens einen ersten Mikroelektronik-Die erstreckt und der eine Vielzahl von Säulen aufweist, die sich von einer aktiven Oberfläche davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckt, wobei jede aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an einer jeweiligen Mikroelektroniksubstratsäule angebracht ist.
  2. Mikroelektronik-Package nach Anspruch 1, wobei das Anbringmaterial ein Lötmaterial umfasst.
  3. Mikroelektronik-Package nach Anspruch 1, ferner umfassend ein Vergussmaterial, das über dem ersten Mikroelektronik-Die und dem zweiten Mikroelektronik-Die angeordnet ist.
  4. Mikroelektronik-Package nach Anspruch 3, wobei das Vergussmaterial den ersten Mikroelektronik-Die, den zweiten Mikroelektronik-Die, die Vielzahl von Mikroelektroniksubstratsäulen, die Vielzahl von Säulen des zweiten Mikroelektronik-Die und das Anbringmaterial einkapselt.
  5. Mikroelektronik-Package nach Anspruch 1, ferner umfassend ein Klebstoffmaterial, das zwischen der Rückoberfläche des ersten Mikroelektronik-Die und der aktiven Oberfläche des zweiten Mikroelektronik-Die angeordnet ist.
  6. Mikroelektronik-Package nach einem der Ansprüche 1 bis 5, wobei das Mikroelektroniksubstrat ferner eine der Die-Anbringoberfläche des Mikroelektroniksubstrats gegenüberliegende externe Verbindungsoberfläche beinhaltet und ferner mindestens eine an der externen Verbindungsoberfläche des Mikroelektroniksubstrats angebrachte externe Anbringverschaltung beinhaltet.
  7. Mikroelektronik-Package nach einem der Ansprüche 1 bis 5, wobei der mindestens eine erste Mikroelektronik-Die mittels dessen aktiver Oberfläche mit mindestens einer Verschaltung an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist.
  8. Mikroelektronik-Package nach Anspruch 1, wobei das Mikroelektroniksubstrat eine Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die beinhaltet, und wobei die Vielzahl von Mikroelektroniksubstratsäulen an der Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  9. Mikroelektronik-Package nach Anspruch 1, wobei der zweite Mikroelektronik-Die eine Vielzahl von Bondpads beinhaltet und wobei die Vielzahl von Säulen des zweiten Mikroelektronik-Die an der Vielzahl von Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  10. Verfahren zum Ausbilden eines Mikroelektronik-Packages, das Folgendes umfasst: Ausbilden eines Mikroelektroniksubstrats, das eine Die-Anbringoberfläche und eine Vielzahl von Säulen aufweist, die sich von der Die-Anbringoberfläche des Mikroelektroniksubstrats aus erstreckt; Ausbilden mindestens eines Mikroelektronik-Die, der eine aktive Oberfläche und eine gegenüberliegende Rückoberfläche aufweist; Anbringen des mindestens einen ersten Mikroelektronik-Die mittels dessen aktiver Oberfläche an der Die-Anbringoberfläche des Mikroelektroniksubstrats; Ausbilden mindestens eines zweiten Mikroelektronik-Die, der eine Vielzahl von Säulen aufweist, die sich von einer aktiven Oberfläche davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckt; und Anbringen des mindestens einen zweiten Mikroelektronik-Die an dem Mikroelektroniksubstrat, wobei jede aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an einer jeweiligen Mikroelektroniksubstratsäule angebracht ist und wobei sich der mindestens eine zweite Mikroelektronik-Die über mindestens einen Teil des mindestens einen ersten Mikroelektronik-Die erstreckt.
  11. Verfahren nach Anspruch 10, wobei Anbringen des mindestens einen zweiten Mikroelektronik-Die an dem Mikroelektroniksubstrat Anbringen jeder aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial, das ein Lötmaterial umfasst, an einer jeweiligen Mikroelektroniksubstratsäule umfasst.
  12. Verfahren nach Anspruch 10, ferner umfassend Anordnen eines Vergussmaterials über dem ersten Mikroelektronik-Die und dem zweiten Mikroelektronik-Die.
  13. Verfahren nach Anspruch 12, wobei Anordnen des Vergussmaterials den ersten Mikroelektronik-Die, den zweiten Mikroelektronik-Die, die Vielzahl von Mikroelektroniksubstratsäulen, die Vielzahl von Säulen des zweiten Mikroelektronik-Die und das Anbringmaterial einkapselt.
  14. Verfahren nach Anspruch 10, ferner umfassend Anordnen eines Klebstoffmaterials zwischen der Rückoberfläche des ersten Mikroelektronik-Die und der aktiven Oberfläche des zweiten Mikroelektronik-Die.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei das Mikroelektroniksubstrat ferner eine der Die-Anbringoberfläche des Mikroelektroniksubstrats gegenüberliegende externe Verbindungsoberfläche beinhaltet und ferner Ausbilden mindestens einer externen Anbringverschaltung auf der externen Verbindungsoberfläche des Mikroelektroniksubstrats beinhaltet.
  16. Verfahren nach einem der Ansprüche 10 bis 14, wobei Anbringen des mindestens einen ersten Mikroelektronik-Die mittels dessen aktiver Oberfläche an der Die-Anbringoberfläche des Mikroelektroniksubstrats Anbringen des mindestens einen ersten Mikroelektronik-Die mittels dessen aktiver Oberfläche mit mindestens einer Verschaltung an der Die-Anbringoberfläche des Mikroelektroniksubstrats umfasst.
  17. Verfahren nach Anspruch 10, wobei Ausbilden des Mikroelektroniksubstrats ferner Ausbilden einer Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die in oder auf der Die-Anbringoberfläche des Mikroelektroniksubstrats umfasst und wobei die Vielzahl von Mikroelektroniksubstratsäulen an der Vielzahl von Anbring-Bondpads des zweiten Mikroelektronik-Die angebracht wird.
  18. Verfahren nach Anspruch 10, wobei Ausbilden des zweiten Mikroelektronik-Die ferner Ausbilden einer Vielzahl von Bondpads in oder auf der aktiven Oberfläche des zweiten Mikroelektronik-Die umfasst, und wobei die Vielzahl von Säulen des zweiten Mikroelektronik-Die an der Vielzahl von Bondpads des zweiten Mikroelektronik-Die angebracht ist.
  19. Elektroniksystem, das Folgendes umfasst: eine Platine; und ein Mikroelektronik-Package auf der Platine, wobei das Mikroelektronik-Package Folgendes umfasst: ein Mikroelektroniksubstrat, das eine Die-Anbringoberfläche und eine Vielzahl von Säulen aufweist, die sich von der Die-Anbringoberfläche des Mikroelektroniksubstrats aus erstreckt; mindestens einen ersten Mikroelektronik-Die, der eine aktive Oberfläche und eine gegenüberliegende Rückoberfläche, die mittels ihrer aktiven Oberfläche an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist, aufweist; und mindestens einen zweiten Mikroelektronik-Die, der sich über mindestens einen Teil des mindestens einen ersten Mikroelektronik-Die erstreckt und der eine Vielzahl von Säulen aufweist, die sich von einer aktiven Oberfläche davon in einer Spiegelbildkonfiguration zu der Vielzahl von Mikroelektroniksubstratsäulen erstreckt, wobei jede aus der Vielzahl von Säulen des zweiten Mikroelektronik-Die mit einem Anbringmaterial an einer jeweiligen Mikroelektroniksubstratsäule angebracht ist.
  20. Mikroelektronik-Package nach Anspruch 19, wobei das Anbringmaterial ein Lötmaterial umfasst.
  21. Mikroelektronik-Package nach Anspruch 19, ferner umfassend ein Vergussmaterial, das über dem ersten Mikroelektronik-Die und dem zweiten Mikroelektronik-Die angeordnet ist.
  22. Mikroelektronik-Package nach Anspruch 21, wobei das Vergussmaterial den ersten Mikroelektronik-Die, den zweiten Mikroelektronik-Die, die Vielzahl von Mikroelektroniksubstratsäulen, die Vielzahl von Säulen des zweiten Mikroelektronik-Die und das Anbringmaterial einkapselt.
  23. Mikroelektronik-Package nach Anspruch 19, ferner umfassend ein Klebstoffmaterial, das zwischen der Rückoberfläche des ersten Mikroelektronik-Die und der aktiven Oberfläche des zweiten Mikroelektronik-Die angeordnet ist.
  24. Mikroelektronik-Package nach einem der Ansprüche 19 bis 23, wobei das Mikroelektroniksubstrat ferner eine der Die-Anbringoberfläche des Mikroelektroniksubstrats gegenüberliegende externe Verbindungsoberfläche beinhaltet und ferner mindestens eine an der externen Verbindungsoberfläche des Mikroelektroniksubstrats angebrachte externe Anbringverschaltung beinhaltet.
  25. Mikroelektronik-Package nach einem der Ansprüche 19 bis 23, wobei der mindestens eine erste Mikroelektronik-Die mittels dessen aktiver Oberfläche mit mindestens einer Verschaltung an der Die-Anbringoberfläche des Mikroelektroniksubstrats angebracht ist.
DE112015006855.4T 2015-08-28 2015-08-28 Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel Pending DE112015006855T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/047420 WO2017039581A1 (en) 2015-08-28 2015-08-28 Microelectronic packages with high integration microelectronic dice stack

Publications (1)

Publication Number Publication Date
DE112015006855T5 true DE112015006855T5 (de) 2018-08-16

Family

ID=58187558

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015006855.4T Pending DE112015006855T5 (de) 2015-08-28 2015-08-28 Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel

Country Status (4)

Country Link
US (3) US10622333B2 (de)
DE (1) DE112015006855T5 (de)
TW (1) TWI695469B (de)
WO (1) WO2017039581A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10622333B2 (en) * 2015-08-28 2020-04-14 Intel IP Corporation Microelectronic packages with high integration microelectronic dice stack
WO2019066986A1 (en) * 2017-09-30 2019-04-04 Intel Corporation STACK OF NON-TSV CHIPS USING PLATED PILLARS / CROSSING MOLD INTERCONNECTION
CN112466863A (zh) * 2019-09-09 2021-03-09 台湾积体电路制造股份有限公司 封装结构及其形成方法
KR20220055112A (ko) 2020-10-26 2022-05-03 삼성전자주식회사 반도체 칩들을 갖는 반도체 패키지
US11658170B2 (en) * 2021-03-26 2023-05-23 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and methods of manufacturing the same
US11791276B2 (en) * 2021-04-08 2023-10-17 Qualcomm Incorporated Package comprising passive component between substrates for improved power distribution network (PDN) performance

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6800169B2 (en) * 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US8269329B2 (en) 2003-07-24 2012-09-18 Via Technologies, Inc. Multi-chip package
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
US20080164605A1 (en) * 2007-01-08 2008-07-10 United Microelectronics Corp. Multi-chip package
US8138610B2 (en) * 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
US8669651B2 (en) 2010-07-26 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structures with reduced bump bridging
US20130277801A1 (en) * 2012-04-19 2013-10-24 Mediatek Inc. Chip package
BR112015004802B1 (pt) * 2012-09-04 2021-06-15 Lubrizol Advanced Materials, Inc Usos de uma composição
US9142530B2 (en) * 2013-03-21 2015-09-22 Stats Chippac Ltd. Coreless integrated circuit packaging system and method of manufacture thereof
US20140291834A1 (en) * 2013-03-27 2014-10-02 Micron Technology, Inc. Semiconductor devices and packages including conductive underfill material and related methods
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US10622333B2 (en) * 2015-08-28 2020-04-14 Intel IP Corporation Microelectronic packages with high integration microelectronic dice stack

Also Published As

Publication number Publication date
US11527507B2 (en) 2022-12-13
US10872881B2 (en) 2020-12-22
TW201719832A (zh) 2017-06-01
WO2017039581A1 (en) 2017-03-09
US20210035950A1 (en) 2021-02-04
US10622333B2 (en) 2020-04-14
TWI695469B (zh) 2020-06-01
US20190109114A1 (en) 2019-04-11
US20200219844A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
DE112015006855T5 (de) Mikroelektronik-Packages mit hochintegriertem Mikroelektronik-Dice-Stapel
DE102020122699A1 (de) Hochdichte zwischenverbindungen für integrierter-schaltkreis-gehäuse
US10522454B2 (en) Microelectronic package having a passive microelectronic device disposed within a package body
DE102016101770B4 (de) Chippaket und Bildungsverfahren für Chippaket
DE102020122692A1 (de) Organische interposer für integrierter-schaltkreis-gehäuse
DE112016006809B4 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen und verfahren zur herstellung einer integrierten-schaltungs-anordnung
DE112010002692B4 (de) Stapelchip-Pakete in einer Paket-auf-Paket-Vorrichtung, Verfahren zu ihrem Zusammensetzen, und Systeme, die sie enthalten.
DE102020117063A1 (de) IC-GEHÄUSE EINSCHLIEßLICH MEHRFACHCHIPEINHEIT MIT GEBONDETEM INTEGRIERTEN WÄRMESPREIZER
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102019106314A1 (de) Wärmeableitvorrichtung mit anisotropen thermisch leitfähigen abschnitten und isotropen thermisch leitfähigen abschnitten
DE102016100160A1 (de) Mikroelektronische Nacktchips mit abgeschrägten Ecken
EP3167484A1 (de) Mikroelektronische paket-auf-paket-stapelstrukturen
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE102019106317A1 (de) Wärmeableitvorrichtung mit einer thermisch leitfähigen struktur und einer thermischen isolierstruktur in der thermisch leitfähigen struktur
US9741692B2 (en) Methods to form high density through-mold interconnections
DE102019105020A1 (de) Mechanisches anbringungsverfahrensgebiet für fan-out-packaging-pop
DE102020129253A1 (de) Rekonstituierte Waferbaugruppe
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102020110857A1 (de) Thermische lösungen für multi-package-anordnungen
DE102021120029A1 (de) Mehrchipgehäuse mit erweitertem rahmen
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102020132540A1 (de) Struktur mit hoher wärmeleitfähigkeit und hohem modul in einer vergussmaterialschicht eines integrierte-schaltung-gehäuses
DE102018202938A1 (de) Fexibler integrierter Wärmespreizer
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL IP CORPORATION, SANTA CLARA, CA, US

R012 Request for examination validly filed