CN101840846B - 半导体封装的金属部分上的金属可焊性保持涂层 - Google Patents

半导体封装的金属部分上的金属可焊性保持涂层 Download PDF

Info

Publication number
CN101840846B
CN101840846B CN201010136296.1A CN201010136296A CN101840846B CN 101840846 B CN101840846 B CN 101840846B CN 201010136296 A CN201010136296 A CN 201010136296A CN 101840846 B CN101840846 B CN 101840846B
Authority
CN
China
Prior art keywords
semiconductor packages
solution
semiconductor
rust inhibiting
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010136296.1A
Other languages
English (en)
Other versions
CN101840846A (zh
Inventor
W·本加瓦萨酷尔
T·桑姆拉伯恩皮南
P·查拉帕卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UTAC Headquarters Pte Ltd
Original Assignee
UTAC Headquarters Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UTAC Headquarters Pte Ltd filed Critical UTAC Headquarters Pte Ltd
Publication of CN101840846A publication Critical patent/CN101840846A/zh
Application granted granted Critical
Publication of CN101840846B publication Critical patent/CN101840846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Preventing Corrosion Or Incrustation Of Metals (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的实施方式涉及半导体封装的连接体上用以防止氧化的金属可焊性保持涂层。经分割的半导体封装在连接体的暴露金属区域上可能具有污染物，例如氧化物。当半导体封装没有保存在适当的环境中时，在暴露金属区域上通常会发生氧化。铜氧化物阻止了连接体良好地进行焊接。在半导体阵列的锯切期间、锯切之后或两者时，使用本发明的防锈溶液来涂敷连接体，以保持金属可焊性。防锈溶液是金属溶液，其有益地允许半导体封装不必在制造之后立即进行组装。

Description

半导体封装的金属部分上的金属可焊性保持涂层
相关申请
本申请根据35 U.S.C 119(e)部分要求2009年3月12提交的名称为“MetallicSolderability Preservation(MSP)Coating on Metal Part ofSemiconductor Packageto Prevent Oxide”的共同未决美国临时专利申请序列号61/210,125的优先权权益，在此通过引用将其并入。
技术领域
本发明涉及半导体器件制造的领域。更具体地，本发明涉及半导体封装的金属部分上用以防止氧化的金属可焊性保持涂层。
背景技术
半导体器件阵列包含个体集成电路或者半导体封装。如图1A所示，半导体封装的连接体105暴露于半导体阵列100的顶部。连接体105通常由铜制成。为了防止铜表面的氧化，通过电镀对连接体105镀敷有引线精整材料，诸如亚光锡(Sn)。结果，连接体105’的顶面此后是镀锡的，如图1B所示。
分割(singulation)是从模制片中分离每个半导体封装的过程。切割(dicing)或者锯切(sawing)是将半导体阵列100’分割为个体或经分割的半导体封装的过程。传统上，经过电镀的半导体阵列100’被切割为经分割的半导体封装，以便运送给消费者从而组装到印刷电路板上。图1C示出了切割半导体阵列100’的锯115。锯115通常沿着跨过镀敷的连接体105’的锯切路径110，得到经分割的半导体封装的外部边缘上的连接体。
图2A示出了在外围边缘上具有多个连接体205的经分割的半导体封装200。尽管连接体的顶部205a镀敷有锡，但是连接体的侧壁205b是暴露的(例如，没有进行锡镀)，这是因为切割是在利用引线精整材料对半导体阵列100进行电镀之后进行的。如果经分割的半导体封装200在分割之后被保存在不适当的环境和/或条件中(例如，空气中的湿气、酸、碱、盐、油、抛光的侵蚀性金属以及其他固体和液体化学品)，则暴露的表面205b变成了潜在腐蚀210如铜氧化物的位置，如图2B所示。该老化过程称为氧化。暴露的表面205b通常沉积有氧化物以及其他非金属化合物的污染层210，其常常干扰或者阻碍焊料的可湿润性(wettability)。得到的氧化物层降低了可焊性，因为污染物210阻止了金属良好地焊接。氧化率可能随着温度或者湿度的增加而增加。焊接问题是器件故障的一个常见原因。
将经分割的半导体封装200组装到印刷电路板上需要非常清洁的表面。由于金属氧化物形成了阻止熔融的焊料形成真正冶金键合的障碍，因此必须在焊接之前对金属氧化物加以去除，或是在最初得以避免。
本发明至少解决现有技术中的这些限制。
发明内容
本发明的第一方面是一种防止在半导体封装连接体的金属表面上形成污染物的方法。所述方法包括：使用清洁剂来执行对半导体封装的第一清洁，从而降低不期望材料的表面张力。执行第一清洁包括：将半导体封装沉浸在清洁剂中。在某些实施方式中，半导体封装在50℃下在清洁剂中沉浸5分钟。在某些实施方式中，清洁剂是酸。所述方法还包括：执行对半导体封装的第一DI水清洗，由此去除不期望的材料和清洁剂。所述方法还包括：执行对半导体封装的第二清洁。在某些实施方式中，第二清洁是微刻蚀，其中所述微刻蚀在金属连接体的表面上产生一致的形貌。在某些实施方式中，第二清洁包括将半导体封装沉浸在化学浴中。化学浴是过氧化氢、硫酸、过硫酸钠或者任何适当的化学浴。在某些实施方式中，半导体封装在40℃下沉浸在化学浴中约60秒。所述方法进一步包括：执行对半导体封装的第二DI水清洗，从而确保金属连接体的暴露表面是清洁的并且准备就绪可以进行处理。对半导体封装进行预浸渍(predip)，从而激活表面。在某些实施方式中，预浸渍包括去除氧化物以及在30℃下在预浸渍溶液中对清洁表面进行湿化30秒，其中湿的表面促进同质金属表面精整。预浸渍溶液优选地是具有有效防锈效果的有机水分散液。所述方法还包括：利用防锈溶液来处理半导体封装。在某些实施方式中，所述处理步骤包括利用防锈溶液来喷涂半导体封装。备选地，所述处理步骤包括利用防锈溶液来浸渍半导体封装。防锈溶液优选地是金属溶液。在某些实施方式中，防锈溶液以45-52℃或者63-68℃施加于半导体封装。防锈溶液施加于半导体封装4到12分钟。所述方法还包括：执行对半导体封装的第三DI水清洗，从而清洁过量的化学物和离子污染物；以及后浸渍半导体封装，从而保护金属涂层。金属涂层防止氧化。后浸渍溶液是酸基或碱基之一。所述方法还包括：执行对半导体封装的第四DI水清洗，以及干燥半导体封装。在某些实施方式中，所述方法还包括：将半导体封装焊接到印刷电路板。
本发明的第二方面是一种防止在半导体封装连接体的金属表面上形成污染物的方法。所述方法包括：利用防锈溶液来处理半导体封装。在某些实施方式中，所述处理步骤包括利用防锈溶液来喷涂半导体封装。备选地，所述处理步骤包括利用防锈溶液来浸渍半导体封装。防锈溶液优选地是金属溶液。在某些实施方式中，防锈溶液以45-52℃或者63-68℃施加于半导体封装。防锈溶液施加于半导体封装4到12分钟。所述方法还包括：执行对半导体封装的第一DI水清洗，从而清洁过量的化学物和离子污染物；以及干燥半导体封装。在某些实施方式中，所述方法还包括：将半导体封装焊接到印刷电路板。
本发明的第三方面也是用于防止在半导体封装连接体的金属表面上形成污染物的方法。所述方法包括：生成合剂以供分割期间使用，并且在分割期间利用所述合剂来喷涂半导体阵列，从而处理多个半导体封装。该生成步骤包括：向切削液中添加防锈溶液。防锈溶液是金属溶液。在某些实施方式中，防锈溶液以45-52℃或者63-68℃施加于多个半导体封装。防锈溶液施加于多个半导体封装4到12分钟。所述方法还包括：执行对至少一个半导体封装的第一DI水清洗，以及干燥所述至少一个半导体封装。在某些实施方式中，所述方法还包括：将至少一个半导体封装焊接到印刷电路板。
本发明的第四方面是一种保持半导体封装的金属可焊性的方法。所述方法包括：利用金属溶液来涂敷连接体，其中在锯切半导体阵列期间或者之后进行所述涂敷，其中所述锯切产生多个半导体封装，其中所述金属溶液配置用于防止金属氧化。所述金属溶液是防锈溶液。防锈溶液是锡、银、金、镍金或者任何适当的金属溶液。在某些实施方式中，在锯切半导体阵列之后进行涂敷时，通过将半导体封装浸渍在金属溶液中来应用涂敷，或者通过利用金属溶液喷涂半导体封装来应用涂敷。在某些实施方式中，当在半导体阵列的锯切期间进行涂敷时，通过喷涂来应用所述涂敷。在某些实施方式中，在45-52℃或者63-68℃进行涂敷。施加涂敷4到12分钟。在某些实施方式中，所述方法包括：当半导体封装暴露于污染物时，在所述涂敷之前，执行对半导体封装的至少一次清洁和至少一次清洗。在某些实施方式中，所述方法还包括：将半导体封装焊接到印刷电路板。
本发明的第五方面是一种金属可焊性的保持方法。将半导体阵列加载到分割机器中。所述半导体阵列包括多个半导体封装。利用防锈溶液处理半导体封装，从而镀敷半导体连接体的所有暴露表面。在某些实施方式中，加载步骤包括：将防锈溶液与切削液混合，使得在切割期间将合剂喷涂到半导体阵列上时进行所述处理。备选地，在分割之后利用防锈溶液来喷涂半导体封装。备选地，在分割之后将半导体封装浸渍到防锈溶液中。在某些实施方式中，防锈溶液是金属溶液。金属溶液是锡、银、金和镍金之一。在某些实施方式中，在45-52℃或者63-68℃施加防锈溶液。施加防锈溶液4到12分钟。在某些实施方式中，所述方法还包括将半导体封装焊接到印刷电路板。
附图说明
本发明的新颖特征记载在所附权利要求中。然而，为了说明之目的，在以下附图中记载了本发明的若干实施方式：
图1A示出了一种示例性半导体阵列；
图1B示出了涂敷有锡的连接体的半导体阵列；
图1C示出了利用锯来切割的半导体阵列；
图2A示出了在外围边缘上具有多个连接体的经分割的半导体封装；
图2B示出了具有污染物的多个连接体；
图3示出了本发明一个实施方式中的保护经分割的半导体封装的示例性方法；
图4示出了本发明一个实施方式中的保护经分割的半导体封装的另一示例性方法；
图5示出了本发明一个实施方式中的保护经分割的半导体封装的又一示例性方法；
图6A示出了本发明某些实施方式中的通过喷涂技术对经分割的半导体封装的金属涂敷；
图6B示出了本发明某些实施方式中的通过浸渍技术对经分割的半导体封装的金属涂敷；以及
图7示出了本发明某些实施方式中经过处理的经分割的半导体封装。
具体实施方式
在下文描述中，为说明目的而记载了多个细节。然而，本领域普通技术人员将认识到，可以在不使用这些特定细节的情况下实践本发明。因此，并非意在将本发明限于示出的实施方式，而是按照与在此描述的原理和特征以及等效备选相一致的最宽泛的范围。
现在将详细参考附图中示出的本发明的实现。贯穿附图以及下文详细描述，将使用相同的参考标号来指代相同或类似的部分。
本发明的实施方式涉及半导体封装的金属接触上的用以防止氧化物形成的金属可焊性保持(MSP)涂层。经分割的半导体封装在半导体连接体的暴露金属区域(包括顶表面和侧壁)可能具有不期望的材料或者污染物，包括手印和氧化物。例如，当半导体封装没有保存在适当的环境中时，这些连接体的暴露的铜区域上通常会发生氧化。铜氧化物阻止了金属良好地焊接。
在半导体阵列的锯切期间或之后或这两者时，使用本发明的防锈溶液来涂敷金属连接体，以保持金属可焊性。在某些实施方式中，防锈溶液是金属溶液，诸如锡、银、金、镍金或者任何适当的溶液。利用防锈溶液来涂敷暴露的铜区域保护了暴露的铜不被氧化。此类涂敷有益地允许半导体封装不必在制造之后便立即组装(例如，焊接至印刷电路板)。
如上所述，可以在半导体阵列的锯切过程期间或之后保护经分割的半导体封装不被氧化，而不论半导体阵列先前是否已经进行了电镀。如果经分割的半导体封装在锯切过程之后的某时进行组装，则经分割的半导体封装有可能已经暴露于污染物，特别是在经分割的半导体封装没有恰当保存的情况下。由此，在金属可焊性的保持之前，要进行附加的测量以确保连接体没有碎屑。如果经分割的半导体封装在锯切过程之后立即组装，则无需进行附加的测量，因为经分割的半导体封装尚未暴露于污染物。下文对金属可焊性保持的每种情况进行详细研究。
情况1：锯切和暴露于污染物之后的保持
在某些实施方式中，在经分割的半导体封装已经暴露于污染物(例如，氧化物)之后，在连接体的暴露金属区域上涂敷防锈溶液。如上所述，当半导体封装在制造之后没有保存在适当环境中时，会发生氧化。连接体的暴露金属部分至少包括连接体的侧壁。如果半导体连接体之前没有经过电镀，则连接体的顶面也是暴露的。
假设半导体封装已经从半导体阵列进行了分割并且尚未组装(例如，焊接至印刷电路板)，图3示出了本发明的一个实施方式中保护经分割的半导体封装的示例性方法300。过程开始于步骤305，使用清洁剂对半导体封装进行第一清洁。清洁剂有助于降低半导体封装上的不期望材料的表面张力。在某些实施方式中，在50℃的温度下将半导体封装沉浸在清洁剂中5分钟。在某些实施方式中，清洁剂是酸，其进行去垢和乳化，以有效地去除诸如氧化物和手印等污染物。
在步骤310，执行第一去离子(DI)水清洗。使用DI水来清洗半导体封装以去除污染物和清洁剂。
在步骤315，执行第二清洁步骤。在某些实施方式中，第二清洁步骤是微刻蚀。优选地，微刻蚀在金属连接体的表面上产生一致的形貌。各种化学浴可以用于对连接体进行微刻蚀，诸如过氧化氢、硫酸、过硫酸钠或者任何适当的化学浴。在某些实施方式中，在40℃的温度下将半导体封装沉浸在化学浴中约60秒。
在步骤320，执行第二DI水清洗。第二DI水清洗确保金属连接体的暴露表面是清洁的，并且已经就绪可以进行处理和保护。
然而，在处理和保护之前，在步骤325，执行预浸渍以激活金属连接体的表面。在某些实施方式中，在30℃的温度下执行去除剩余氧化物和/或污染物以及湿化表面的处理30秒。“湿”表面促进同质金属表面精整。在某些实施方式中，预浸渍溶液是有机水分散液，其具有有效防锈的效果。
在步骤330，使用防锈溶液来施加金属涂层。在某些实施方式中，防锈溶液是金属溶液，诸如锡、银、金、镍金或者任何适当的溶液。取决于金属膜的期望厚度，可以通过浸渍方法或者喷涂方法在高温或低温中施加金属涂层4到12分钟。在某些实施方式中，在45-52℃的相对较低的温度下，金属膜厚度约为0.35微米。在某些实施方式中，在63-68℃的相对较高的温度下，金属膜厚度约为1微米。
如图6A所示，可以通过使用防锈溶液610来喷涂经分割的半导体封装605，从而向经分割的半导体封装605施加金属涂层；或者如图6B所示，可以通过将经分割的半导体封装605浸渍在防锈溶液610中，来向经分割的半导体封装605施加金属涂层。如图所示，MSP喷涂和MSP浸渍是无电极镀敷技术。可以想到在半导体封装上施加金属涂层的其他无电极镀敷技术。
尽管在图6A-图6B中将经分割的半导体封装605示为已经经过了电镀(例如，对连接体的顶表面进行了镀敷)，但是图3-图5中描述的保护经分割半导体封装的方法也适用于没有经过电镀的半导体阵列(例如，连接体的顶表面没有经过镀敷)，其中，通过MSP工艺对顶表面和侧壁二者同时进行涂敷。在某些实施方式中，通过电镀在连接体的顶表面上形成的金属涂层约为10微米厚，而通过MSP在连接体的侧壁上形成的金属涂层约为1微米厚。
金属晶须化(whiskering)是丝状毛从金属表面的自发生长。晶须导致电子电路的短路和电弧。如果半导体阵列先前已经利用锡进行了电镀，则可能发生锡晶须化。如果金属离子是锡沉积，则锡晶须化是有关的因素。锡晶须像小型天线一样，影响电路阻抗。锡晶须可能会降低锡镀敷的导电性。在锡浴中使用银(Ag)衍生物作为添加剂通过在清洁的暴露表面上产生Ag膜来帮助防止晶须生长。Ag膜有益地降低了中间金属层构建的应力形成和速度二者。另外，晶须生长对于银、金、镍金涂层而言不是问题。
应当理解，本发明的实施方式适用于先前已经利用例如锡进行了涂敷的半导体封装。在这种情况下，本发明的金属溶液还将被用作“填充料”。由于金属溶液可以被用作填充料，因此可以最小化成本，这是因为可以在表面上施加较薄的金属溶液膜而不是较厚的膜。
在某些实施方式中，在步骤330与步骤325之间不需要单独的清洗，因为预浸渍溶液中不包含添加剂。在某些实施方式中，预浸渍溶液和金属涂层使用相同的成分。在其他实施方式中，可以在步骤330与步骤325之间执行单独的清洗。
在步骤335，执行第三DI水清洗。在利用后浸渍溶液来保护金属涂层之前，第三DI水清洗清洁过量的化学物以及任何离子污染物。在某些实施方式中，在步骤335使用的DI水是热的。
在步骤340，执行后浸渍，从而通过使用酸基或碱基来防止金属涂层上的氧化反应。对于喷涂和浸渍二者的处理，都执行后浸渍。
在步骤345，执行第四DI水清洗。在某些实施方式中，在步骤345使用的DI水是热的。在其他实施方式中，在步骤345使用的DI水是室温。
在步骤350，将半导体封装置于干燥器中。在某些实施方式中，干燥器是烘箱。过程300在步骤350之后终止。在保持金属可焊性之后的任何时间，可以将半导体封装焊接至印刷电路板，因为已经对连接体进行了保护或者保持，这有益地防止了金属氧化。
情况2：在锯切之后、但是暴露于污染物之前立即进行的保持
在某些实施方式中，在锯切半导体阵列之后、但是在经分割的半导体封装暴露于污染物之前，立即在经分割的半导体封装的连接体的暴露金属区域上涂敷防锈溶液。由于半导体封装在制造期间没有暴露于污染物，因此无需在处理之前清洁半导体封装。这种清洁是为了去除可能的污染物。
假设半导体封装已经从半导体阵列上进行了分割但是尚未组装(例如，焊接至印刷电路板)，图4示出了在本发明的一个实施方式中保护经分割的半导体封装的另一示例性方法400。过程开始于步骤405，使用防锈溶液向最近分割的半导体封装施加金属涂层。由于步骤405类似于上文讨论的步骤330，因此在此不对步骤405进行详述。
在步骤410，执行第一DI水清洗。第一ID水清洗清洁过量的化学物以及任何离子污染物。步骤410类似于步骤335。
在某些实施方式中，在第一DI水清洗之后执行后浸渍和第二DI水清洗。尽管未示出这些步骤，但是其类似于上文描述的步骤340和345。
在步骤415，将半导体封装置于干燥器中。在某些实施方式中，干燥器是烘箱。过程400在步骤415之后结束。在保持金属可焊性之后的任意时间，可以将半导体封装焊接至印刷电路板，因为已经对连接体进行了保护或者保持，这有益地防止了金属氧化。
情况3：在锯切期间的保持
在某些实施方式中，可以在锯切过程期间防止经分割的半导体封装被氧化。由于半导体封装不会在制造期间暴露于污染物，因此无需在处理之前清洁半导体封装。此类清洁是为了去除可能的污染物。
假设半导体封装尚未从半导体阵列分割，图5示出了在本发明的一个实施方式中保护经分割的半导体封装的又一示例性方法500。过程开始于步骤505，将需要切割的半导体阵列加载到分割锯机器中。
在步骤510，向切削液施加诸如上文讨论的防锈溶液，以形成合剂。切削液通常用来在锯切期间冷却分割锯机器的刀片。在某些实施方式中，步骤505和步骤510可以互换，或者可以同时执行。
在步骤515，在半导体阵列的锯切过程期间喷涂合剂。锯切过程将半导体阵列切割为多个经分割的半导体封装。由此，每个经分割的半导体封装利用防锈溶液进行了处理。换言之，每个经分割的半导体封装涂敷有金属层，诸如锡、银、金、镍金或任何适当的溶液。
在步骤520，执行第一ID水清洗。第一DI水清洗清洁过量的化学物和任何离子污染物。在某些实施方式中，在步骤520使用的水是热的。在保持金属可焊性之后，可以将半导体封装焊接至印刷电路板。
在某些实施方式中，在第一DI水清洗之后，执行后浸渍和第二DI水清洗。尽管未示出这些步骤，但是其类似于上文描述的步骤340和345。
在步骤525，将半导体封装置于干燥器中。在某些实施方式中，干燥器是烘箱。过程500在步骤525之后结束。在保持金属可焊性之后的任意时间，可以将半导体封装焊接至印刷电路板，因为已经对连接体进行了保护或者保持，这有益地防止了金属氧化。
应当理解，MSP可以在其他情况下应用，以通过利用防锈溶液涂敷金属部分，来防止金属部分上诸如氧化物的污染物。
具有MSP涂层的经分割半导体封装
本发明的实施方式有益地改进了焊接至印刷电路板的封装的质量，这是因为在焊接之前去除了污染物。此外，上文描述的每个方法有益地防止了半导体封装的金属导体上的氧化。
图7示出了本发明某些实施方式中处理后的经分割的半导体封装700。可以区分具有MSP和没有MSP的半导体封装。特别地，没有MSP的半导体封装具有带颜色的含铜连接体，具体地，至少是如图2A所示的连接体的侧壁。相反，具有MSP的半导体封装具有整体是金属涂敷的连接体。如图7所示，连接体705的顶表面和侧壁具有相同的金属色。然而，如果使用两类金属，例如顶表面使用锡而侧壁使用金，则颜色将是不同的。
在某些实施方式中，金属涂层是质密的金属颗粒，其具有保持金属可焊性的大的多边形晶体结构。金属涂层可以是锡、银、金、镍金或者任何适当的金属涂层。金属可焊性保持保护了半导体封装的连接体不受潮，从而防止了金属氧化。金属可焊性保持允许在运送之前切割整个半导体阵列。
尽管已经参考多个特定细节描述了本发明，但是本领域的普通技术人员将会认识到，在不脱离本发明精神的情况下可以利用其他特定形式来具体化本发明。由此，本领域的普通技术人员将会理解，本发明不限于上文的说明性细节，而是由所附权利要求来限定。

Claims (31)

1.一种用于防止在半导体封装连接体的金属表面上形成污染物的方法，所述方法包括：
a.分割半导体封装并且使用清洁剂来执行对所述半导体封装的第一清洁，从而降低不期望材料的表面张力；
b.执行对所述半导体封装的第一DI水清洗，由此去除所述不期望材料和所述清洁剂；
c.执行对所述半导体封装的第二清洁，从而对金属连接体进行微刻蚀；
d.执行对所述半导体封装的第二DI水清洗，从而确保所述金属连接体的暴露表面是清洁的并且准备就绪可以进行处理；
e.对所述半导体封装进行预浸渍，从而激活所述表面；
f.利用防锈溶液来处理所述半导体封装，从而向所述半导体封装施加金属涂层；
g.执行对所述半导体封装的第三DI水清洗，从而清洁过量的化学物和离子污染物；
h.后浸渍所述半导体封装，从而保护所述金属涂层；
i.执行对所述半导体封装的第四DI水清洗；以及
j.干燥所述半导体封装。
2.根据权利要求1所述的方法，其中执行所述第一清洁包括：
将所述半导体封装沉浸在所述清洁剂中。
3.根据权利要求2所述的方法，其中所述半导体封装在50℃下在所述清洁剂中沉浸5分钟。
4.根据权利要求1所述的方法，其中所述清洁剂是酸。
5.根据权利要求1所述的方法，其中所述微刻蚀在所述金属连接体的表面上产生一致的形貌。
6.根据权利要求1所述的方法，其中所述第二清洁包括将所述半导体封装沉浸在化学浴中。
7.根据权利要求6所述的方法，其中所述化学浴是过氧化氢、硫酸和过硫酸钠之一。
8.根据权利要求6所述的方法，其中所述半导体封装在40℃下沉浸在所述化学浴中约60秒。
9.根据权利要求1所述的方法，其中所述预浸渍包括：
去除氧化物，以及在30℃下在预浸渍溶液中对清洁表面进行湿化30秒，其中湿化的表面促进同质金属表面精整。
10.根据权利要求9所述的方法，其中所述预浸渍溶液是具有有效防锈效果的有机水分散液。
11.根据权利要求1所述的方法，其中所述处理包括：
利用所述防锈溶液来喷涂所述半导体封装。
12.根据权利要求1所述的方法，其中所述处理包括利用所述防锈溶液来浸渍所述半导体封装。
13.根据权利要求1所述的方法，其中所述防锈溶液是金属溶液。
14.根据权利要求1所述的方法，其中所述防锈溶液以45-52℃或者63-68℃施加于所述半导体封装。
15.根据权利要求1所述的方法，其中所述防锈溶液施加于所述半导体封装4到12分钟。
16.根据权利要求1所述的方法，其中后浸渍溶液是酸基或碱基之一。
17.根据权利要求1所述的方法，其中所述金属涂层防止氧化。
18.一种用于防止在半导体封装的半导体封装连接体的金属表面上形成污染物的方法，其中每个连接体包括在分割之前暴露于第一封装表面处并且与所述第一封装表面齐平的第一表面，所述方法包括：
在分割之后暴露每个连接体的第二表面，使得所述第二表面与第二封装表面齐平；
在分割后，利用防锈溶液来处理所述第一表面和所述第二表面，从而向所述第一表面和所述第二表面施加金属涂层；
执行对所述半导体封装的第一DI水清洗，从而清洁过量的化学物和离子污染物；以及
干燥所述半导体封装。
19.根据权利要求18所述的方法，其中所述处理包括：利用所述防锈溶液来喷涂所述半导体封装。
20.根据权利要求18所述的方法，其中所述处理包括：
利用所述防锈溶液来浸渍所述半导体封装。
21.根据权利要求18所述的方法，其中所述防锈溶液是金属溶液。
22.根据权利要求18所述的方法，其中所述防锈溶液以45-52℃或者63-68℃施加于所述半导体封装。
23.根据权利要求18所述的方法，其中所述防锈溶液施加于所述半导体封装4到12分钟。
24.根据权利要求21所述的方法，其中所述防锈溶液是锡、银、金和镍金之一。
25.一种金属可焊性的保持方法，包括：
将半导体阵列加载到分割机器中，其中所述半导体阵列包括多个半导体封装，每个封装具有电耦合至封装连接体的半导体器件，其中每个连接体包括在分割之前暴露于第一封装表面处并且与所述第一封装表面齐平的第一表面；
分割所述半导体封装以暴露每个封装连接体的第二表面，使得所述第二表面与第二封装表面齐平；
在分割之后利用防锈溶液处理所述第一表面和所述第二表面，从而向所述第一表面和所述第二表面施加金属涂层；
执行对所述半导体封装的第一DI水清洗，从而清洁过量的化学物和离子污染物；以及
干燥所述半导体封装。
26.根据权利要求25所述的金属可焊性的保持方法，其中所述加载包括：将所述防锈溶液与切削液混合以形成合剂。
27.根据权利要求25所述的金属可焊性的保持方法，其中所述处理包括：利用所述防锈溶液来浸渍所述半导体封装。
28.根据权利要求25所述的金属可焊性的保持方法，其中所述防锈溶液是金属溶液。
29.根据权利要求28所述的金属可焊性的保持方法，其中所述金属溶液是锡、银、金和镍金之一。
30.根据权利要求25所述的金属可焊性的保持方法，其中在45-52℃或者63-68℃施加所述防锈溶液。
31.根据权利要求25所述的金属可焊性的保持方法，其中施加所述防锈溶液4到12分钟。
CN201010136296.1A 2009-03-12 2010-03-11 半导体封装的金属部分上的金属可焊性保持涂层 Active CN101840846B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US21012509P 2009-03-12 2009-03-12
US61/210,125 2009-03-12
US12/579,574 US8367476B2 (en) 2009-03-12 2009-10-15 Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US12/579,574 2009-10-15

Publications (2)

Publication Number Publication Date
CN101840846A CN101840846A (zh) 2010-09-22
CN101840846B true CN101840846B (zh) 2018-01-16

Family

ID=42730005

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201010136021A Pending CN101840900A (zh) 2009-03-12 2010-03-11 半导体封装的金属部分上的金属可焊性保持涂层
CN201710424567.5A Active CN107256832B (zh) 2009-03-12 2010-03-11 半导体封装的金属部分上的金属可焊性保持涂层
CN201010136296.1A Active CN101840846B (zh) 2009-03-12 2010-03-11 半导体封装的金属部分上的金属可焊性保持涂层

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201010136021A Pending CN101840900A (zh) 2009-03-12 2010-03-11 半导体封装的金属部分上的金属可焊性保持涂层
CN201710424567.5A Active CN107256832B (zh) 2009-03-12 2010-03-11 半导体封装的金属部分上的金属可焊性保持涂层

Country Status (2)

Country Link
US (3) US8367476B2 (zh)
CN (3) CN101840900A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
WO2014055630A1 (en) 2012-10-04 2014-04-10 Fci Electrical contact including corrosion-resistant coating
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9255451B2 (en) * 2013-01-29 2016-02-09 Baker Hughes Incorporated Tube locking mechanism for downhole components
US9759017B2 (en) 2013-01-30 2017-09-12 Baker Hughes Incorporated Maintaining tension of a transmission line in a tubular

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660626B1 (en) * 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6969638B2 (en) * 2003-06-27 2005-11-29 Texas Instruments Incorporated Low cost substrate for an integrated circuit device with bondpads free of plated gold
US7320937B1 (en) * 2005-10-19 2008-01-22 The United States Of America As Represented By The National Security Agency Method of reliably electroless-plating integrated circuit die

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US361106A (en) * 1887-04-12 Envelope gumming and drying apparatus
US3611061A (en) 1971-07-07 1971-10-05 Motorola Inc Multiple lead integrated circuit device and frame member for the fabrication thereof
US4411719A (en) * 1980-02-07 1983-10-25 Westinghouse Electric Corp. Apparatus and method for tape bonding and testing of integrated circuit chips
US4501960A (en) * 1981-06-22 1985-02-26 Motorola, Inc. Micropackage for identification card
US4801561A (en) 1984-07-05 1989-01-31 National Semiconductor Corporation Method for making a pre-testable semiconductor die package
US4855672A (en) 1987-05-18 1989-08-08 Shreeve Robert W Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
JPH07123133B2 (ja) * 1990-08-13 1995-12-25 株式会社東芝 フィルムキャリア構造
JP2746763B2 (ja) 1991-02-18 1998-05-06 シャープ株式会社 バーンイン装置およびこれを用いるバーンイン方法
US5596231A (en) 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
US5248075A (en) 1992-04-13 1993-09-28 Micron Technology, Inc. IC pin forming machine with integrated IC testing capability
KR100310220B1 (ko) * 1992-09-14 2001-12-17 엘란 티본 집적회로장치를제조하기위한장치및그제조방법
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
KR960011265B1 (ko) * 1993-06-25 1996-08-21 삼성전자 주식회사 노운 굳 다이 어레이용 테스트 소켓
US6326678B1 (en) 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6552417B2 (en) 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
CN1117395C (zh) 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
US6159770A (en) 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
US5843808A (en) * 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
KR0175268B1 (ko) 1996-05-10 1999-04-01 김광호 수평 하향식 접속 방식의 베어 칩 테스트 장치
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
JP3420473B2 (ja) * 1997-04-30 2003-06-23 東レ・ダウコーニング・シリコーン株式会社 シリコーン系接着性シート、その製造方法、および半導体装置
US6111324A (en) * 1998-02-05 2000-08-29 Asat, Limited Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
US6713304B2 (en) * 1998-02-10 2004-03-30 Lee H. Angros Method of forming a containment border on an analytic plate
JP3285815B2 (ja) 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6136460A (en) * 1998-04-03 2000-10-24 Olin Corporation Tin coatings incorporating selected elemental additions to reduce discoloration
US6989294B1 (en) 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US7049177B1 (en) 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
US7247526B1 (en) 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6635957B2 (en) 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6585905B1 (en) 1998-06-10 2003-07-01 Asat Ltd. Leadless plastic chip carrier with partial etch die attach pad
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6294100B1 (en) * 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6285075B1 (en) 1998-11-02 2001-09-04 Asat, Limited Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly
US6392427B1 (en) * 1998-12-21 2002-05-21 Kaitech Engineering, Inc. Testing electronic devices
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
JP3444410B2 (ja) * 2000-03-23 2003-09-08 株式会社三井ハイテック リードフレームおよび半導体装置の製造方法
US20020027294A1 (en) * 2000-07-21 2002-03-07 Neuhaus Herbert J. Electrical component assembly and method of fabrication
US6506314B1 (en) * 2000-07-27 2003-01-14 Atotech Deutschland Gmbh Adhesion of polymeric materials to metal surfaces
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
US6429048B1 (en) * 2000-12-05 2002-08-06 Asat Ltd. Metal foil laminated IC package
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
US6545347B2 (en) * 2001-03-06 2003-04-08 Asat, Limited Enhanced leadless chip carrier
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
TW498443B (en) 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
US20030006055A1 (en) 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6614123B2 (en) 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
SG111919A1 (en) 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
JP2003078094A (ja) * 2001-08-31 2003-03-14 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2003124421A (ja) 2001-10-15 2003-04-25 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6946918B2 (en) * 2002-01-16 2005-09-20 Oki Electric Industry Co., Ltd. Differential voltage to current converter having transistors of different sizes
US20030143776A1 (en) * 2002-01-31 2003-07-31 Serafin Pedron Method of manufacturing an encapsulated integrated circuit package
US20030178719A1 (en) 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6841854B2 (en) 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP1357605A1 (en) 2002-04-22 2003-10-29 Scientek Corporation Image sensor semiconductor package with castellation
US6677672B2 (en) * 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) * 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6734044B1 (en) 2002-06-10 2004-05-11 Asat Ltd. Multiple leadframe laminated IC package
TW540123B (en) 2002-06-14 2003-07-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame as chip carrier
US6586834B1 (en) * 2002-06-17 2003-07-01 Asat Ltd. Die-up tape ball grid array package
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6800948B1 (en) * 2002-07-19 2004-10-05 Asat Ltd. Ball grid array package
US6979594B1 (en) 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US6987032B1 (en) 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
KR100470897B1 (ko) 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
US6667191B1 (en) 2002-08-05 2003-12-23 Asat Ltd. Chip scale integrated circuit package
US6821817B1 (en) 2002-09-03 2004-11-23 Asat Ltd. Premolded cavity IC package
KR20040030283A (ko) * 2002-09-05 2004-04-09 신꼬오덴기 고교 가부시키가이샤 리드 프레임 및 그 제조 방법
US20040080025A1 (en) 2002-09-17 2004-04-29 Shinko Electric Industries Co., Ltd. Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
US6818978B1 (en) 2002-11-19 2004-11-16 Asat Ltd. Ball grid array package with shielding
US6781242B1 (en) * 2002-12-02 2004-08-24 Asat, Ltd. Thin ball grid array package
US7071545B1 (en) 2002-12-20 2006-07-04 Asat Ltd. Shielded integrated circuit package
US7855130B2 (en) 2003-04-21 2010-12-21 International Business Machines Corporation Corrosion inhibitor additives to prevent semiconductor device bond-pad corrosion during wafer dicing operations
US6818980B1 (en) * 2003-05-07 2004-11-16 Asat Ltd. Stacked semiconductor package and method of manufacturing the same
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
JP3782405B2 (ja) * 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US6773961B1 (en) * 2003-08-15 2004-08-10 Advanced Semiconductor Engineering Inc. Singulation method used in leadless packaging process
JP3797992B2 (ja) 2003-09-05 2006-07-19 沖電気工業株式会社 半導体装置
US7372151B1 (en) 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US6984785B1 (en) 2003-10-27 2006-01-10 Asat Ltd. Thermally enhanced cavity-down integrated circuit package
US7060535B1 (en) 2003-10-29 2006-06-13 Ns Electronics Bangkok (1993) Ltd. Flat no-lead semiconductor die package including stud terminals
US7009286B1 (en) 2004-01-15 2006-03-07 Asat Ltd. Thin leadless plastic chip carrier
US6982491B1 (en) 2004-01-20 2006-01-03 Asat Ltd. Sensor semiconductor package and method of manufacturing the same
US7205178B2 (en) 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7595225B1 (en) 2004-10-05 2009-09-29 Chun Ho Fan Leadless plastic chip carrier with contact standoff
US7880313B2 (en) 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
TWM275561U (en) 2004-11-26 2005-09-11 Hon Hai Prec Ind Co Ltd Electrical connector
TWI247367B (en) 2004-12-02 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package free of carrier and fabrication method thereof
US7358119B2 (en) 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
CN101807533B (zh) 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
US7309909B2 (en) 2005-09-21 2007-12-18 Texas Instruments Incorporated Leadframes for improved moisture reliability of semiconductor devices
US7494920B2 (en) 2005-10-14 2009-02-24 Honeywell International Inc. Method of fabricating a vertically mountable IC package
US7399658B2 (en) 2005-10-21 2008-07-15 Stats Chippac Ltd. Pre-molded leadframe and method therefor
US7446284B2 (en) * 2005-12-21 2008-11-04 Momentive Performance Materials Inc. Etch resistant wafer processing apparatus and method for producing the same
US20070200210A1 (en) 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
US20070235217A1 (en) 2006-03-29 2007-10-11 Workman Derek B Devices with microjetted polymer standoffs
US7816769B2 (en) 2006-08-28 2010-10-19 Atmel Corporation Stackable packages for three-dimensional packaging of semiconductor dice
US7622793B2 (en) 2006-12-21 2009-11-24 Anderson Richard A Flip chip shielded RF I/O land grid array package
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN101335217B (zh) * 2007-06-29 2010-10-13 矽品精密工业股份有限公司 半导体封装件及其制法
US7714418B2 (en) 2007-07-23 2010-05-11 National Semiconductor Corporation Leadframe panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660626B1 (en) * 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6969638B2 (en) * 2003-06-27 2005-11-29 Texas Instruments Incorporated Low cost substrate for an integrated circuit device with bondpads free of plated gold
US7320937B1 (en) * 2005-10-19 2008-01-22 The United States Of America As Represented By The National Security Agency Method of reliably electroless-plating integrated circuit die

Also Published As

Publication number Publication date
CN101840900A (zh) 2010-09-22
US20100233854A1 (en) 2010-09-16
CN101840846A (zh) 2010-09-22
US8431443B2 (en) 2013-04-30
US20110232693A1 (en) 2011-09-29
CN107256832A (zh) 2017-10-17
US20100230802A1 (en) 2010-09-16
CN107256832B (zh) 2020-06-26
US8367476B2 (en) 2013-02-05
US8569877B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
CN101840846B (zh) 半导体封装的金属部分上的金属可焊性保持涂层
KR100731851B1 (ko) 구리를 기본으로 한 본드패드에 종래의 와이어를 결합시킬 수 있는 방법
KR101298780B1 (ko) 전자제품에 은도금
TW201241242A (en) Electroplated lead-free bump deposition
CN102573268A (zh) 多层印刷线路板以及多层印刷线路板的制造方法
JPH03207900A (ja) 金属部品のクリーニング方法
CN110838474A (zh) 电器件端子修饰
US20230215819A1 (en) Method of manufacturing semiconductor devices, corresponding apparatus and semiconductor device
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
US4589962A (en) Solder plating process and semiconductor product
TW200533792A (en) Electroplating method
JP7336491B2 (ja) プリント配線基板の表面処理方法、およびプリント配線基板の製造方法
US8159826B2 (en) Surface treatments for contact pads used in semiconductor chip packagages and methods of providing such surface treatments
JP3994295B2 (ja) 銅または銅合金材の変色防止方法及び銅または銅合金材
KR20060128559A (ko) 은 하지도금을 이용한 휘스커 방지용 표면처리방법
US6165278A (en) Removing thermal grease from electronic cards
JP4380100B2 (ja) 半導体装置用テープキャリアの製造方法
JPS63122256A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170509

Address after: Second Singapore Industrial Park Ang Mo Kio No. 22

Applicant after: UTAC HEADQUARTERS PTE. LTD.

Address before: Bangkok Thailand

Applicant before: Youte Thailand Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant