KR20120067643A - 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법 - Google Patents

웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120067643A
KR20120067643A KR1020100129173A KR20100129173A KR20120067643A KR 20120067643 A KR20120067643 A KR 20120067643A KR 1020100129173 A KR1020100129173 A KR 1020100129173A KR 20100129173 A KR20100129173 A KR 20100129173A KR 20120067643 A KR20120067643 A KR 20120067643A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
layer
light emitting
resin
Prior art date
Application number
KR1020100129173A
Other languages
English (en)
Other versions
KR101189081B1 (ko
Inventor
조범철
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100129173A priority Critical patent/KR101189081B1/ko
Priority to EP11187163.8A priority patent/EP2466659B1/en
Priority to CN201110392382.3A priority patent/CN102544274B/zh
Priority to US13/311,856 priority patent/US8987920B2/en
Publication of KR20120067643A publication Critical patent/KR20120067643A/ko
Application granted granted Critical
Publication of KR101189081B1 publication Critical patent/KR101189081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 실시예에 따르면, 기판, 상기 기판 상에 배치되며, 수지와 상기 수지에 포함되는 있는 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조가 제공된다.

Description

웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법{WAFER SUBSTRATE BONDING STRUCTURE, LIGHT EMITTING DIODE COMPRISING THE SAME AND MANUFACTURING METHOD THEREOF}
실시예는 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(LED; Light Emitting Diode)는 전기 에너지를 빛 에너지로 변환하는 에너지 소자로서, 전력 소모가 낮고, 수명이 길어 저비용으로 운용할 수 있다.
최근 이러한 발광 다이오드의 장점이 부각되면서 다양한 분야에 이러한 발광 다이오드가 널리 이용되고 있다. 그러나, 발광 다이오드의 특성상 고출력을 위해 고전력을 인가하는 경우 저전력을 인가하는 경우에 비해 그 효율이 떨어지게 된다.
이에 따라, 효율적인 전류 인가 구조를 갖는 수직형 발광 다이오드가 제안되고 있다. 반도체층의 일부를 에칭하고 그 자리에 전극을 형성하는 수평형 발광 ㄷ다이오드와 달리, 수직형 발광 다이오드는 반도체층의 상면과 하면에 직접 전극이 위치하기 때문에, 전극으로부터 반도체층으로 효율적인 전류 인가가 가능해진다. 따라서 수직형 발광 다이오드는 수평형 발광 다이오드에 비해 향상된 효율과 출력을 낼 수 있다. 또한, 수직형 발광 다이오드는 수평형 발광 다이오드에 비하여 냉각이 쉽기 때문에, 동작시 발생하는 열을 쉽게 방출할 수 있다는 장점 또한 갖는다.
한편, 수직형 발광 다이오드는 반도체층의 상면과 하면에 전극이 위치해야 하기 때문에, 수평형 발광 다이오드와는 다른 제조 공정이 요구된다. 예를 들어, 사파이어 기판과 같은 성장 기판 위에 반도체층을 성장시킨 후, 후공정을 수행하기 전 성장 기판을 제거해야할 필요가 있다. 이 때, 성장 기판을 제거하기 전에, 성장 기판이 제거된 반도체층을 지지할 수 있도록 하기 위하여 반도체층에 미리 도금을 하거나 또는 웨이퍼 본딩을 한다.
웨이퍼 본딩법의 경우 사파이어와 같은 성장 기판과 새로운 본딩 기판 사이의 열팽창 계수의 차이로 인해, 웨이퍼 본딩 후의 냉각 과정에서 반도체층에 크랙(crack)이 발생할 수 있고, 전체적인 구조가 휘어지거나 뒤틀리는 문제가 발생할 수 있다.
따라서, 수직형 발광 다이오드의 웨이퍼 본딩법에 적용되기에 적합한 웨이퍼 기판 접합 구조와 이를 이용한 발광 다이오드 소자에 대한 개발이 필요한 시점이다.
실시예는 수직형 발광 소자 제조 과정 중 웨이퍼 본딩 과정에 있어서, 저온에서 본딩 공정이 가능하고, 열팽창 계수의 차이로 인한 스트레스 등이 완화될 수 있으며, 냉각 과정에서의 휨 또는 뒤틀림 또한 발생하지 않도록 하는 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법을 제공한다.
본 발명의 실시예는 기판, 상기 기판 상에 배치되며, 수지와 상기 수지에 포함되는 있는 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조를 제공한다.
본 발명의 실시예는, 기판 상에 배치되며, 수지와 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조, 상기 웨이퍼 기판 접합 구조 상에 형성되는 제1 반도체층, 활성층 및 제2 반도체층을 갖는 발광 구조물, 상기 발광 구조물 상에 형성되는 전극층을 포함하는 발광 소자를 제공한다.
본 발명의 실시예는, 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하되, 상기 활성층 및 상기 제2 반도체층은 상기 제1 반도체층이 노출되도록 형성되는 발광 구조물, 상기 제1 반도체층의 노출 영역 및 상기 제2 반도체층 상에 각각 형성된 제1 전극 및 제2 전극, 및 상기 제1 전극 및 제2 전극과 접하되, 수지와 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조를 포함하는 발광 소자를 제공한다.
본 발명의 실시예는, 성장 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 성장시키는 단계, 기판 상에 형성되며, 수지와 상기 수지에 분산되어 있는 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조를 상기 제2 반도체층 상에 형성하되, 상기 전도성 박막이 상기 제2 반도체층을 향하도록 형성하는 단계, 상기 성장 기판을 제거하는 단계, 상기 제1 반도체층 상에 전극층을 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
본 발명의 실시예는, 성장 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 성장시켜 발광 구조물을 형성하는 단계, 상기 활성층 및 상기 제2 반도체층의 일부를 제거하여 상기 제1 반도체층의 일부가 노출되도록 하는 단계, 상기 제1 반도체층의 노출 영역 및 상기 제2 반도체층 상에 각각 제1 전극 및 제2 전극을 형성하는 단계, 수지와 상기 수지에 분산되어 있는 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조를 상기 제1 전극 및 제2 전극과 접하도록 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
실시예에 따르면, 수직형 발광 소자 제조 과정 중 웨이퍼 본딩 과정에 적용되는 웨이퍼 기판 접합 구조가 수지 및 이에 분산되어 있는 전도성 미립자를 갖는 전도성 박막을 포함하고 있기 때문에, 저온에서 본딩 공정이 가능해지고, 열팽창 계수의 차이로 인한 스트레스 등이 전도성 박막의 수지에 의해 완화될 수 있으며, 냉각 과정에서의 휨 또는 뒤틀림 또한 발생하지 않게 된다.
도 1 내지 도 4는 본 발명의 실시예에 따른 웨이퍼 기판 접합 구조의 구성을 나타내는 도면이다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 발광 소자의 제조 과정을 설명하는 도면이다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 백라이트 유닛을 설명한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 웨이퍼 기판 접합 구조의 구성을 도시하는 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 웨이퍼 기판 접합 구조(100)는 순차적으로 적층되는 제1 기판(110), 전도성 박막(120), 제2 기판(120)을 포함하여 구성될 수 있다.
제1 기판(110)은 전도성 기판일 수 있으며, 예를 들면, ZnO, SiO2, SnO2 등의 물질로 이루어질 수 있다.
본 발명의 실시예에 따른 전도성 박막(120)은 수지(resin)에 다수의 전도성 미립자가 분산되어 있는 형태로 이루어진다. 전도성 미립자는 직경이 수 마이크로미터 수준으로 이루어질 수 있다. 예를 들면, 전도성 미립자는 직경이 수 마이크로미터인 단분산 특수 플라스틱 입자에 니켈(Ni), 금(Au) 또는 구리가 약 100nm 두께의 박막 형태로 도금되어 있는 형태일 수 있다. 그러나, 바람직하게는 금-주석(AuSn) 등과 같은 낮은 용융점을 갖는 합금이 도금되어 있는 형태일 수 있다. 이렇게 낮은 용융점을 갖는 합금이 도금된 형태의 전도성 미립자가 포함된다면 냉각 과정에서도 휨 또는 뒤틀림 등이 발생하지 않게 되고, 접합 공정 시에는 전도성 미립자가 찌그러지면서 녹아 붙게 되어 열특성이 향상되며 접착력도 더욱 커질 수 있다. 수지는 열경화성 수지, 열가소성 수지, 및 경화제 중 적어도 하나를 포함할 수 있다. 열경화성 수지로 이루어지는 경우에는 예를 들면 에폭시계 수지로 이루어질 수 있고, 열가소성 수지로 이루어지는 경우에는 예를 들면 아크릴계 수지일 수 있다. 이러한 전도성 박막은 예를 들면 이방성 전도 필름(ACF; Anisotropic Conductive Film)일 수 있다.
제2 기판(130)은 전도성 박막(120) 상에 적층되며 상부에 소자 구조가 형성될 수 있는 소정의 기판(예를 들면, 사파이어 기판 등) 또는 소자 구조 중 일부인 반도체층 등 제1 기판(110)과 다른 열팽창 계수를 가지는 기판일 수 있다.
제1 기판(110)과 제2 기판(130)은 서로 다른 성질의 물질로 이루어지기 때문에 서로 다른 열팽창계수를 가지며, 그 차이가 클수록 서로 간의 접합이 어려워진다. 예를 들어, 제1 기판(110)의 열팽창계수가 제2 기판(130)의 열팽창계수보다 크다면, 제1 기판(110)과 제2 기판(130) 간의 접합을 위해 고온에서 공정을 행할 시에는 제1 기판(110)이 제2 기판(130)보다 상대적으로 더 팽창하기 때문에 제1 기판(110) 또는 제2 기판(130)에 손상이 가해지게 된다. 그러나, 본 발명의 실시예에 따르면, 제1 기판(110)과 제2 기판(130) 사이에 전도성 박박(120)이 포함되며, 전도성 박막(120)이 제1 기판(110)과 제2 기판(130)의 접합재로서 기능할 수 있기 때문에, 저온에서 제1 기판(110)과 제2 기판(130)의 접합공정을 행할 수 있게 된다. 따라서, 제1 기판(110)과 제2 기판(130)의 열팽창계수 차가 크다 하더라도 저온에서 접합 공정이 이루어지기 때문에 접합시 제1 기판(110)과 제2 기판(130) 간의 팽창 정도의 차이는 미미하게 되고, 이에 따라 안정적인 접합이 가능해진다. 또한, 전도성 박막(120)을 사이에 두고 제1 기판(110)과 제2 기판(130)이 접합되기 때문에 대면적 접착이 가능해지고, 이에 따라 접촉 저항 또한 크게 줄어들 수 있다. 한편, 전도성 박막(120)을 이루는 수지는 제1 기판(110)과 제2 기판(130) 사이에서의 스트레스를 완화시켜줄 수 있다.
다음으로 도 2를 참조하면, 본 발명의 제2 실시예에 따른 웨이퍼 기판 접합 구조(200)는 순차적으로 적층되는 제1 금속층(210), 제1 기판(220), 제2 금속층(230), 전도성 박막(240), 제2 기판(250)을 포함하여 구성될 수 있다.
본 발명의 제2 실시예에 따르면, 제1 기판(220)은 p형 또는 n형의 반도체 기판일 수 있다. 전도성 박막(240) 및 제2 기판(250)은 도 1에 도시되는 전도성 박막(120) 및 제2 기판(130)과 동일한 물질이므로, 여기서는 그 자세한 설명을 생략하기로 한다.
본 발명의 제2 실시예에 따른 제2 금속층(230)은 반도체 기판인 제1 기판(220)과 전도성 박막(240)이 오옴 접촉(Ohmic Contact)을 할 수 있도록 도와준다. 즉, 제2 금속층(230)으로 인해 반도체 기판인 제1 기판(220)의 캐리어의 전위 장벽이 최소화될 수 있고, 제1 기판(220)과 전도성 박막(240) 간의 접촉 저항은 작아지게 된다. 제1 금속층(210) 및 제2 금속층(230)은 크롬/니켈/금 합금, 은, 티타늄/은 합금 등으로 형성될 수 있으며, 제1 금속층(210) 및 제2 금속층(230)은 동일한 물질로 형성될 수도 있으나, 서로 다른 물질로 형성될 수도 있다.
다음으로, 도 3을 참조하면, 본 발명의 제3 실시예에 따른 웨이퍼 기판 접합 구조(300)는 순차적으로 적층되는 제1 기판(310), 전도성 박막(320), 제2 기판(330)을 포함할 수 있다.
본 발명의 제3 실시예에 따르면, 제1 기판(310)은 p형 또는 n형의 반도체 기판일 수 있다. 제2 기판(330)은 도 1 및 도 2에 도시되는 제2 기판(130, 250)과 동일한 기판이므로 이에 대해서는 상세한 설명을 생략한다.
제1 기판(310)과 전도성 박막(320) 사이에는 접촉 저항이 생길 수 밖에 없는데, 본 발명의 제3 실시예에 따른 전도성 박막(320)에 포함되는 전도성 미립자의 표면 금속은 제1 기판(310)과 전도성 박막(320) 사이의 오옴 접촉을 가능하게 해주는 물질로 형성된다. 이에 따르면, 제1 기판(310)과 전도성 박막(320) 사이에는 오옴 접촉이 형성되게 되고, 도 2의 웨이퍼 기판 접합 구조(200)에서 제1 기판(220)과 전도성 기판(240) 사이의 오옴 접촉 형성을 위한 구성요소인 제2 금속층(230)이 필요 없게 된다. 즉, 본 발명의 제3 실시예에 따르면, 별도의 구성요소 없이도 제1 기판(310)과 전도성 박막(320) 간의 오옴 접촉이 가능해짐과 동시에 제1 기판(310)과 제2 기판(330) 간 접합도 저온 환경에서 가능해진다.
예를 들어, 제1 기판(310)의 일함수를 fs, 전도성 박막(320)에 포함되는 전도성 미립자의 표면 금속 일함수를 fm으로 가정할 때, 제1 기판(310)이 n형 반도체 기판인 경우에는 fm<fs, p형 반도체인 경우에는 fm>fs의 관계가 성립하도록 전도성 미립자의 표면 금속을 선택할 수 있다.
마지막으로, 도 4를 참조하면, 본 발명의 제4 실시예에 따른 웨이퍼 기판 접합 구조(400)는 순차적으로 적층되는 제1 금속층(410), 제1 기판(420), 제2 금속층(430), 전도성 박막(440), 제2 기판(450), 및 제1 기판(420)을 관통하여 제1 금속층(410)과 제2 금속층(430)을 전기적으로 연결하는 통전부(460)를 포함할 수 있다.
본 발명의 제4 실시예에 따른 제1 기판(420)은 비전도성 기판일 수 있다. 따라서, 제1 기판(420)을 사이에 두고 형성되는 제1 금속층(410)과 제2 금속층(430)을 전기적으로 연결시켜주는 통전부(460)가 필요한 것이다. 이를 위해 통전부(460)는 전도성 물질로 형성될 수 있다. 이 외의 다른 구성요소인 전도성 박막(440), 제2 기판(450)은 본 발명의 제1 및 제2 실시예에의 그것과 같으므로 여기서는 상세한 설명을 생략하기로 한다.
본 발명의 제4 실시예에 따른 웨이퍼 기판 접합 구조(400)의 제조 과정을 설명하면 다음과 같다.
먼저 제1 금속층(410)과 제1 기판(420)을 증착한 후 식각 공정을 행하여 제1 기판(420)의 적어도 일부를 제거함으로써 제거된 부분으로 제1 금속층(410)이 노출될 수 있도록 한다. 그 후, 제1 금속층(410)이 노출된 부분에 전도성 금속을 형성시켜 통전부(460)를 형성시키고, 제1 기판(420) 및 통전부(460)를 덮도록 제2 금속층(430)을 형성시킨다. 그 후, 제2 금속층(430) 상에 전도성 박막(440) 및 제2 기판(450)을 형성함으로써 본 발명의 제4 실시예에 따른 웨이퍼 기판 접합 구조(400)를 완성한다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 웨이퍼 기판 접합 구조를 이용하여 발광 소자를 제조하는 과정을 설명하기 위한 단면도이다. 도 5a 내지 도 5e를 참조하여 설명되는 발광 소자 제조 과정은 수직형 발광 소자의 제조 과정을 나타낸다.
먼저, 도 5a를 참조하면, 성장 기판(500) 상에 제1 반도체층(511), 활성층(512), 제2 반도체층(513)을 차례로 성장시킨다음, 그 상부에 오믹층(520)을 형성시킨다. 성장 기판(500)은 사파이어 기판일 수 있으며, 제1 반도체층(511) 및 제2 반도체층(513)은 각각 N-GaN층, P-GaN층일 수 있고, 활성층(512)은 다수의 양자 우물 구조를 갖는 MQW(Multi-Quantum Well)일 수 있다. 오믹층(520)은 예를 들면, SiO2 등의 물질로 형성될 수 있다.
도 5b를 참조하면, 오믹층(520) 상에 절연층(530)을 형성시키고, 그 위에 반사층(540)을 형성한다. 절연층(530)은 반사층(540)을 통해 반도체층(511, 513)이 쇼트되는 현상을 막기 위한 것이며, 반사층(540)은 은, 니켈 또는 알루미늄 등의 물질로 이루어질 수 있다.
도 5c를 참조하면, 반사층(540) 및 절연층(530)을 덮도록 본 발명의 실시예에 따른 웨이퍼 기판 접합 구조(200)를 형성한다. 웨이퍼 기판 접합 구조(200)는 순차적으로 적층되는 제1 금속층(210), 제1 기판(220), 제2 금속층(230), 전도성 박막(240)을 포함할 수 있으며, 이러한 웨이퍼 기판 접합 구조(200)가 반사층(540) 상에 형성될 때에는 전도성 박막(240)이 반사층(540)과 접할 수 있도록 형성된다. 도면에는 발광 소자에 포함되는 웨이퍼 기판 접합 구조로서 도 2의 웨이퍼 기판 접합 구조(200)만을 예시하였으며, 도 1, 도 3 또는 도 4에 도시되는 웨이퍼 기판 접합 구조(100, 300, 400)가 이용될 수도 있다. 본 발명의 실시예에 따르면, 전도성 박막(240)의 존재로 인해 저온에서도 이러한 접합 공정이 가능해지고, 열이 가해지더라도 열팽창 계수의 차이에 따른 변형력이 전도성 박막(240)의 수지에 의해 완화될 수 있다. 한편, 도면에는 전도성 박막(240)이 반사층(540)과 접하는 경우가 도시되었으나, 전도성 박막(240) 상에는 도전성 또는 비도전성 기판이 더 형성될 수도 있다. 즉, 전도성 박막(240)과 반사층(540) 사이에 도전성 또는 비도전성 기판이 더 형성될 수도 있다.
도 5d를 참조하면, 레이저 리프트 오프(LLO; Laser Lift Off) 공정을 수행하여, 성장 기판(500)을 제거하고, 식각 공정을 통해 발광 구조체 형성을 위한 패턴을 형성한다. 그 후, 발광 구조체의 측면을 덮도록 보호층(550)을 형성시킨다. 보호층(550)은 예를 들면 SiO2 등의 물질로 형성될 수 있다.
도 5e를 참조하면, 제1 반도체층(511)에 텍스쳐링 구조를 형성시키고 그 상부에 전극층(560)을 형성한다.
도 6a 내지 도 6c는 본 발명의 실시예에 따른 웨이퍼 기판 접합 구조를 이용하여 발광 소자를 제조하는 과정을 설명하기 위한 단면도이다. 도 6a 내지 도 6c를 참조하여 설명되는 발광 소자 제조 과정은 플립칩형 발광 소자의 제조 과정을 나타낸다.
도 6a를 참조하면, 성장 기판(600) 상에 버퍼층(610), 제1 반도체층(621), 활성층(622), 제2 반도체층(623)을 형성한다.
버퍼층(610)은 성장 기판(600)과 에피층의 격자부정합을 완충하기 위한 층으로, 도핑되지 않은 GaN 층으로 형성될 수 있다. 성장 기판(600)은 사파이어 기판일 수 있으며, 제1 반도체층(621) 및 제2 반도체층(623)은 각각 N-GaN층, P-GaN층일 수 있고, 활성층(622)은 다수의 양자 우물 구조를 갖는 MQW(Multi-Quantum Well)일 수 있다.
도 6b를 참조하면, 제1 반도체층(621)의 일부가 노출되도록 에칭을 수행한 후, 제1 반도체층(621)의 노출 영역 및 제2 반도체층(623) 상에 각각 제1 전극(630) 및 제2 전극(640)을 형성한다.
한편, 도면에는 도시하지는 않았으나, 제2 반도체층(623) 상에 제2 전극(640)을 형성하기 전에 제2 반도체층(623) 상에 반사층을 더 형성할 수도 있다. 이러한 반사층은 제2 반도체층(623)과의 오믹 컨택을 함과 더불어 활성층(622)에서 발생된 광을 제1 반도체층(621) 방향으로 반사하는 기능을 수행할 수 있다.
도 6c를 참조하면, 제1 전극(630)과 제2 전극(640)을 본 발명의 실시예에 따른 웨이퍼 기판 접합 구조(200)에 접합함으로써 플립칩형 발광 소자를 완성한다. 웨이퍼 기판 접합 구조(200)의 제조 과정에 대한 설명은 앞서 설명한 바와 동일하므로 여기서는 생략하기로 한다. 도면에는 웨이퍼 기판 접합 구조로서 도 2의 웨이퍼 기판 접합 구조(200)만을 예시하였으나, 도 1, 도 3 또는 도 4에 도시되는 웨이퍼 기판 접합 구조(100, 300, 400)가 이용될 수도 있다. 한편, 제1 전극(630)과 제2 전극(640) 간의 절연을 위하여 웨이퍼 기판 접합 구조(200) 상에는 절연층(미도시됨)이 더 형성되는 것이 바람직하다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110, 220, 310, 420: 제1 기판
210, 410: 제1 금속층
120, 240, 320, 440: 전도성 박막
130, 250, 330, 450: 제2 기판
230, 430: 제2 금속층
460: 통전부

Claims (12)

  1. 기판; 및
    상기 기판 상에 배치되며, 수지와 상기 수지에 포함되는 있는 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조.
  2. 제1항에 있어서,
    상기 전도성 미립자는 상기 수지의 표면 또는 수지 내에 분산되고,
    상기 전도성 미립자의 표면은 금-주석(AuSn), 금(Au), 니켈(Ni) 중 적어도 하나로 이루어지는 웨이퍼 기판 접합 구조.
  3. 제1항에 있어서,
    상기 기판은 n형 반도체 기판이고, 상기 기판의 일함수는 fs, 상기 전도성 미립자의 표면을 이루는 금속의 일함수는 fm이라 할 때, fm<fs의 관계가 성립하는 웨이퍼 기판 접합 구조.
  4. 제1항에 있어서,
    상기 기판은 p형 반도체 기판이고, 상기 기판의 일함수는 fs, 상기 전도성 미립자의 표면을 이루는 금속의 일함수는 fm이라 할 때, fm>fs의 관계가 성립하는 웨이퍼 기판 접합 구조.
  5. 제1항에 있어서,
    상기 기판과 상기 전도성 박막 사이에 형성되는 제1 금속층을 더 포함하는 웨이퍼 기판 접합 구조.
  6. 제5항에 있어서,
    상기 기판 하부에 형성되는 제2 금속층을 더 포함하는 웨이퍼 기판 접합 구조.
  7. 제6항에 있어서,
    상기 기판의 적어도 일부를 관통하여 상기 제1 금속층과 상기 제2 금속층을 전기적으로 연결하는 통전부를 더 포함하는 웨이퍼 기판 접합 구조.
  8. 제1항에 있어서,
    상기 기판은 도전성 기판, 비도전성 기판 또는 반도체 기판인 웨이퍼 기판 접합 구조.
  9. 기판 상에 배치되며, 수지와 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조;
    상기 웨이퍼 기판 접합 구조 상에 형성되는 제1 반도체층, 활성층 및 제2 반도체층을 갖는 발광 구조물; 및
    상기 발광 구조물 상에 형성되는 전극층을 포함하는 발광 소자.
  10. 순차적으로 적층된 제1 반도체층, 활성층 및 제2 반도체층을 포함하되, 상기 활성층 및 상기 제2 반도체층은 상기 제1 반도체층이 노출되도록 형성되는 발광 구조물;
    상기 제1 반도체층의 노출 영역 및 상기 제2 반도체층 상에 각각 형성된 제1 전극 및 제2 전극; 및
    상기 제1 전극 및 제2 전극과 접하되, 수지와 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조를 포함하는 발광 소자.
  11. 성장 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 성장시키는 단계;
    기판 상에 형성되며, 수지와 상기 수지에 분산되어 있는 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조를 상기 제2 반도체층 상에 형성하되, 상기 전도성 박막이 상기 제2 반도체층을 향하도록 형성하는 단계;
    상기 성장 기판을 제거하는 단계; 및
    상기 제1 반도체층 상에 전극층을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  12. 성장 기판 상에 제1 반도체층, 활성층 및 제2 반도체층을 성장시켜 발광 구조물을 형성하는 단계;
    상기 활성층 및 상기 제2 반도체층의 일부를 제거하여 상기 제1 반도체층의 일부가 노출되도록 하는 단계;
    상기 제1 반도체층의 노출 영역 및 상기 제2 반도체층 상에 각각 제1 전극 및 제2 전극을 형성하는 단계; 및
    수지와 상기 수지에 분산되어 있는 전도성 미립자를 갖는 전도성 박막을 포함하는 웨이퍼 기판 접합 구조를 상기 제1 전극 및 제2 전극과 접하도록 형성하는 단계를 포함하는 발광 소자의 제조 방법.
KR1020100129173A 2010-12-16 2010-12-16 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법 KR101189081B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100129173A KR101189081B1 (ko) 2010-12-16 2010-12-16 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
EP11187163.8A EP2466659B1 (en) 2010-12-16 2011-10-28 Light emitting device
CN201110392382.3A CN102544274B (zh) 2010-12-16 2011-12-01 晶片衬底结合结构、发光器件和用于制造发光器件的方法
US13/311,856 US8987920B2 (en) 2010-12-16 2011-12-06 Wafer substrate bonding structure and light emitting device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129173A KR101189081B1 (ko) 2010-12-16 2010-12-16 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120067643A true KR20120067643A (ko) 2012-06-26
KR101189081B1 KR101189081B1 (ko) 2012-10-10

Family

ID=44862775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129173A KR101189081B1 (ko) 2010-12-16 2010-12-16 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8987920B2 (ko)
EP (1) EP2466659B1 (ko)
KR (1) KR101189081B1 (ko)
CN (1) CN102544274B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016133250A1 (en) * 2015-02-17 2016-08-25 Lg Electronics Inc. Display device using semiconductor light emitting devices

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW277152B (ko) * 1994-05-10 1996-06-01 Hitachi Chemical Co Ltd
JP4368225B2 (ja) * 2004-03-10 2009-11-18 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
CN1938904A (zh) * 2004-03-30 2007-03-28 东海橡胶工业株式会社 各向异性导电膜及其制造方法
JP4999696B2 (ja) * 2004-10-22 2012-08-15 ソウル オプト デバイス カンパニー リミテッド ＧａＮ系化合物半導体発光素子及びその製造方法
KR101166922B1 (ko) * 2005-05-27 2012-07-19 엘지이노텍 주식회사 발광 다이오드의 제조 방법
KR100720895B1 (ko) * 2005-07-05 2007-05-22 제일모직주식회사 농도 구배를 갖는 이종(異種) 복합 금속층이 형성된 전도성미립자, 그 제조방법 및 이를 이용한 이방 전도성 접착제조성물
JP2007019443A (ja) 2005-07-06 2007-01-25 Creative Technology:Kk 導電性ウエハ
CN1329988C (zh) * 2005-07-22 2007-08-01 金芃 带有防静电二极管的金属化硅芯片及其制造工艺
JP2007035550A (ja) 2005-07-29 2007-02-08 Dainippon Printing Co Ltd エレクトロルミネッセンス素子用基板
JP4445448B2 (ja) 2005-09-16 2010-04-07 株式会社東芝 回路基板の製造方法
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
CN100463241C (zh) * 2006-09-05 2009-02-18 武汉迪源光电科技有限公司 准垂直混合式N型高掺杂GaN LED倒装芯片的制备方法
DE102007021009A1 (de) * 2006-09-27 2008-04-10 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung und Verfahren zur Herstellung einer solchen
US8410510B2 (en) * 2007-07-03 2013-04-02 Nichia Corporation Semiconductor light emitting device and method for fabricating the same
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
JP5553189B2 (ja) 2008-04-09 2014-07-16 独立行政法人産業技術総合研究所 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス
KR101007099B1 (ko) * 2008-04-21 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100969160B1 (ko) * 2009-03-10 2010-07-21 엘지이노텍 주식회사 발광소자 및 그 제조방법
TW201133950A (en) * 2010-03-26 2011-10-01 Hon Hai Prec Ind Co Ltd Light emitting diode package structure and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016133250A1 (en) * 2015-02-17 2016-08-25 Lg Electronics Inc. Display device using semiconductor light emitting devices
KR20160101571A (ko) * 2015-02-17 2016-08-25 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US9627363B2 (en) 2015-02-17 2017-04-18 Lg Electronics Inc. Display device using semiconductor light emitting devices

Also Published As

Publication number Publication date
US20120153329A1 (en) 2012-06-21
EP2466659B1 (en) 2020-04-01
KR101189081B1 (ko) 2012-10-10
CN102544274A (zh) 2012-07-04
EP2466659A2 (en) 2012-06-20
US8987920B2 (en) 2015-03-24
CN102544274B (zh) 2015-02-25
EP2466659A3 (en) 2014-01-08

Similar Documents

Publication Publication Date Title
JP4632690B2 (ja) 半導体発光装置とその製造方法
JP4459871B2 (ja) 熱経路が形成された粘着層を有する発光ダイオード
US8492789B2 (en) Light emitting diode and method for manufacturing the same
KR101189081B1 (ko) 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
US9601663B2 (en) Light-emitting diode chip
US20150041845A1 (en) Light-Emitting Semiconductor Component and Method for Producing a Light-Emitting Semiconductor Component
US8592234B2 (en) Method for manufacturing a LED
WO2001047039A1 (en) Method of making a iii-nitride light-emitting device with increased light generating capability
JP2007081417A (ja) 半導体発光デバイスの相互接続
JP2006332681A (ja) 発光ダイオードの製造方法
JP6133076B2 (ja) 半導体発光素子及び発光装置
CN114284402B (zh) Led器件及其制备方法、显示装置及发光装置
US20080057603A1 (en) Light Emitting Diode and Method of Making the Same
US20110140137A1 (en) Led device and method of manufacturing the same
JP2006073618A (ja) 光学素子およびその製造方法
KR100953661B1 (ko) 수직 전극 구조 발광 소자 및 그 제조 방법
JP5167831B2 (ja) Ｉｉｉ族窒化物半導体素子、およびその製造方法
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2009176966A5 (ko)
TW201225227A (en) Method for manufacturing heat dissipation bulk of semiconductor device
JP6776347B2 (ja) 発光素子、発光素子の製造方法及び発光モジュール
US20080105863A1 (en) Light emitting diode and manufacturing method of the same
JP2014022380A (ja) 半導体素子およびその製造方法
CN216648342U (zh) Led器件、显示装置及发光装置
JP7189441B2 (ja) 実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 8