JP5553189B2 - 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス - Google Patents

素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス Download PDF

Info

Publication number
JP5553189B2
JP5553189B2 JP2008101304A JP2008101304A JP5553189B2 JP 5553189 B2 JP5553189 B2 JP 5553189B2 JP 2008101304 A JP2008101304 A JP 2008101304A JP 2008101304 A JP2008101304 A JP 2008101304A JP 5553189 B2 JP5553189 B2 JP 5553189B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
electronic device
conductive
ink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008101304A
Other languages
English (en)
Other versions
JP2009253141A (ja
Inventor
俊英 鎌田
学 吉田
武志 浅野
祐次 新海
心 津村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2008101304A priority Critical patent/JP5553189B2/ja
Publication of JP2009253141A publication Critical patent/JP2009253141A/ja
Application granted granted Critical
Publication of JP5553189B2 publication Critical patent/JP5553189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、素子用電極およびその製造方法に関するものである。より詳細には、仕事関数の異なる導電性フィラーを混合したことにより、導電部の仕事関数を簡便に調節することを可能とした素子用電極とその製造方法に関し、また、この素子用電極を備えた電子デバイスに関する。
近年、フレキシブルな樹脂基板上に電子デバイスを印刷法や塗布法等の低エネルギー製造プロセスで作製しようという試みが盛んになされている。電子デバイスの中でも、太陽電池や電池、ダイオード素子、有機エレクトロルミネッセンス素子(有機EL素子)等は少なくとも二つの金属電極を必要とし、且つ、これら二つの電極の仕事関数が異なることが要求される。また、電界効果トランジスタのような電子デバイスにおいても、効率の良い動作をさせるためには用いる半導体の極性によりドレイン‐ソース電極の仕事関数を調節し、半導体とドレイン‐ソース電極間のエネルギー障壁を減少させることが必要となる。
様々な仕事関数の電極を作製するためには、例えば特許文献1〜7に示されるように、真空蒸着法やスパッタリング法等を用いることや、印刷や塗布プロセスにより電極を作製する技術に関して盛んに検討されている。
しかしながら、作製した電極の仕事関数を調節するという試みは殆どなされていない。さらに、真空プロセスでは、大面積の電極形成に向かず、製造コストが高いことが問題になっている。また、金属ナノ粒子を用いた導電性ペーストは未だ高価であるため、印刷法などの大量生産プロセスに適応することが困難である。
特開2001−352084号公報 特開2004−296255号公報 特開2007−243081号公報 特開2006−121064号公報 特開2004−22773号公報 特開2006−286719号公報 特開2007−305807号公報
本発明は、上記事情に鑑みてなされたものであって、所望の仕事関数を簡便に備えることが可能な素子用電極を提供することを第一の目的とする。
また、仕事関数を簡便に調製することが可能でかつ低コスト化を図った素子用電極の製造方法を提供することを第二の目的とする。
上記目的を達成するために、請求項1に係る発明の素子用電極は、基板と、前記基板の一面に配された導電部とからなる素子用電極であって、前記導電部は、Agインクに亜鉛粒子を分散してなり、前記Agインク内のZn濃度は、20〜40wt%であり、仕事関数が4.5〜4.7eVであることを特徴とする。
また、請求項2に係る発明の素子用電極は、請求項1記載の素子用電極において、前記基板は、可撓性を有していることを特徴とする。
また、請求項3に係る発明の素子用電極の製造方法は、基板と、前記基板の一面に配された導電部とからなり、前記導電部は、Agインクに亜鉛粒子を分散してなる素子用電極の製造方法であって、前記Agインク内のZn濃度が20〜40wt%となるように、前記Agインク中に亜鉛粒子を分散させて導電部を形成する工程、前記導電部を前記基板の一面に塗布する工程、および前記導電部を加圧処理する工程、とを少なくとも有し、前記素子用電極の仕事関数を4.5〜4.7eVとすることを特徴とする。
また、請求項4に係る発明の電子デバイスは、請求項1または2に記載の素子用電極を備えたことを特徴とする。
また、請求項5に係る発明の電子デバイスは、請求項記載の電子デバイスにおいて、前記電子デバイスがダイオード又は発光ダイオードであることを特徴とする。
また、請求項6に係る発明の電子デバイスは、請求項記載の電子デバイスにおいて、前記電子デバイスが薄膜電池であることを特徴とする。
また、請求項7に係る発明の電子デバイスは、請求項記載の電子デバイスにおいて、前記電子デバイスが薄膜トランジスタであることを特徴とする。
本発明の素子用電極によれば、仕事関数の異なる導電性フィラーを混合して用いることで、簡便に所望の仕事関数を備えた素子用電極を得ることができる。
本発明の素子用電極の製造方法によれば、導電性フィラーのバインダー樹脂中における混合比を変えることにより、簡便に再現性よく、作製する電極の仕事関数を任意に調整することができる。また、低エネルギー製造プロセスを適応できるため、低環境負荷な素子用電極や、該素子用電極を備えた電子デバイスを低コストで作製することができる。
以下、本発明を、図面を参照して詳細に説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。
図1は、本発明の素子用電極を模式的に示した断面図である。
本発明の素子用電極10は、基板1と、基板1の一面1aに配された導電部5とから概略構成されている。また、導電部5は、バインダー樹脂2と、バインダー樹脂2中に粒子状に分散され、異なる仕事関数を有した2以上の導電性フィラー3,4とからなる。
基板1としては、素子用電極に用いられるものであれば特に限定されず、いかなる物を用いても良い。一般に好適に用いられる物としては、石英やガラス基板等が挙げられる。また、本発明の素子用電極が低温で作製できるという特徴を有しているため、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリアリレート(PAR)、ポリエーテルエーテルケトン(PEEK)等のプラスチックフィルム基板、グリーンシート等のセラミックスフィルム、さらには金属箔フィルム等、可撓性のあるフィルム基板等を用いることが出来る。さらには、紙を用いることも可能である。可撓性のある基板1を用いることで、塗布法や印刷法により安価で大量にフレキシブルな素子用電極を作製することが可能となる。
バインダー樹脂2としては、固化もしくは硬化後、可撓性を有し、基板1に対する密着性の高い材料であれば特に材料は限定されない。このようなバインダー樹脂2の組成材料としては、例えば、アクリル系樹脂、ポリカーボネート、ボリビニルブチラール、ポリスチレン、ポリイミド、ポリエステル、エポキシ系樹脂、導電性高分子材料、シラザン系材料、シロキサン系材料等が好適に用いられる。また、バインダー樹脂は単一組成材料から構成されても良いし、異なる複数種の組成材料から構成されても構わない。
2以上の導電性フィラー(第一導電フィラー3と第二導電フィラー4)としては、仕事関数が異なる材料の組み合わせであれば良い。素子用電極を構成する第一導電性フィラー3と第二導電性フィラー4との混合濃度比、および第一導電性フィラー3と第二導電性フィラー4とバインダー樹脂2との混合濃度比は、適用する電子デバイス等に応じて電極として最適な性能が出せる濃度に適宜調節して混合される。
第一導電性フィラー3と第二導電性フィラー4との形状は、特に限定されるものではないが、好適には鱗片状が用いられる。また、球状、楕円状、もしくはそれらの混合したものを用いても構わない。
また、第一導電性フィラー3と第二導電性フィラー4のサイズ、粒径は特に限定されるものではないが、微細塗布パターンに適応する場合10μm以下の粒径が好適である。
また、第一導電性フィラー3および第二導電性フィラー4は、基板1に塗設して形成した際に、バインダー樹脂2中に均一に分散されていても良いし、密度に偏りがあっても構わない。例えば、導電性が高く、耐剥離強度が高い素子用電極を作製するために、基板1と導電部5との界面はバインダー樹脂2の密度が高く、導電部5の最表面は導電性フィラー3,4の密度が高いような密度勾配を持つ構造を持たせてもよい。
2以上の導電性フィラー(第一導電フィラー3と第二導電フィラー4)のうち、少なくとも一方は、金、銀、白金、炭素、銅、ニッケル、アルミニウム、リチウム、亜鉛、マグネシウム、酸化インジウム、または酸化インジウムスズなどからなることが好ましい。
本願発明における素子用電極10の総厚は特に限定されるものではないが、電気抵抗値を下げるためには厚い方が良く、塗布により作製できる電極の厚さには限界があるため、0.1μmから100μmの範囲が望ましい。
次に、本発明の素子用電極10の作製方法について説明する。
まず、図2(a)に示すように基板1を準備すると共に、バインダー樹脂2中に導電性フィラー3,4を分散させた導電性ペースト(導電部5)を作製する。
次いで、図2(b)に示すように基板1の一面1aに導電性ペースト(導電部5)を配する。
導電性ペーストを基板1の一面1aに配する方法としては、凸版印刷法、凹版印刷法、平版印刷法、グラビア印刷法、オフセット印刷法、スクリーン印刷法、インクジェット法、ディスペンシング法、ドクターブレード法、スピンコート法、キャスティング法、ディップコート法などが挙げられる。
次いで、図2(c)に示すように、加圧ヘッド25を用いて導電部5を加熱、加圧処理を施すことにより、導電性フィラー3,4間の接合度を高めることができる。加熱温度、加圧圧力の範囲は特に限定されるものではないが、バインダー樹脂2や基板1の耐熱・耐圧性、および配線の最適膜厚や表面平滑性等を考慮して適宜調節される。
加圧ヘッド25が導電部5と接する面25aの形状は特に限定されるものではないが、平面状、球面状、曲面状、線状、点状のものが好適に用いられる。
また、加圧ヘッド25の材質も特に限定されるものではないが、一般的に好適には、ゴム、プラスチック、テフロン(登録商標)、鉄、ステンレス、アルミニウム、銅等が用いられる。
図3は、本発明の素子用電極を適用した電子デバイスのうち、ダイオードに本発明の素子用電極を適用した際の一例を示す断面図である。
図3に示すダイオード30は、下部電極10、下部電極10に対向して配された上部電極35、および上部電極10と下部電極35との間に配された半導体層36、から概略構成されている。このダイオードにおいて、下部電極に本発明の素子用電極10を適用することができる。また、上部電極35としては、本発明の素子用電極10のうち、導電部5の部分を適用することができる。さらに、下部電極10と半導体層36との間、または上部電極35(5)と半導体層36との間にショットキー型のエネルギー障壁が形成されるように、導電部5中に配された導電性フィラーの混合状態が適宜調節される。
半導体層36を構成するものとしては、従来公知のものを用いることができ、一般的に好適なものとして、アモルファスシリコン、酸化物半導体、有機半導体およびこれらを樹脂中に分散したものが用いられる。優れた特性を示す半導体材料としては、例えば以下のものが挙げられる。
アントラセン、テトラセン、ペンタセン、またはその末端が置換されたこれらの誘導体。α−セクシチオフェン。ペリレンテトラカルボン酸二無水物(PTCDA)およびその末端が置換された誘導体。ナフタレンテトラカルボン酸二無水物(NTCDA)およびその末端が置換された誘導体。銅フタロシアニンおよびその末端がフッ素などで置換された誘導体。中心金属がニッケル、酸化チタン、またはフッ素化アルミニウム等のフタロシアニン系材料。フラーレン、ルブレン、コロネン、アントラジチオフェン、およびそれらの末端が置換された誘導体。ポリフェニレンビニレン、ポリチオフェン、ポリフルオレン、ポリフェニレン、ポリアセチレン、およびこれらの末端もしくは側鎖が置換された誘導体のポリマー。
半導体層36の厚さは、低電圧駆動のためには薄いほうが望ましいが、電極との間のショットキー型エネルギー障壁を利用して整流性を持たせるためには空乏層厚より厚い方が良いため0.05μmから1000μmが望ましい。
本発明のダイオード30によれば、図1に示す素子用電極10を備えたことにより、下部電極10と上部電極35(5)は所望の仕事関数を備えることが出来、動作電圧を低下させることが可能となる。
図4は、本発明の素子用電極を適用した電子デバイスのうち、薄膜電池に本発明の素子用電極を適用した際の一例を示す断面図である。
図4に示す薄膜電池40は、下部電極10、下部電極10に対向して配された上部電極45(5)、および上部電極45(5)と下部電極10との間に配された電解質層46、から概略構成されている。この薄膜電池40において、下部電極10に本発明の素子用電極10を適用することができる。また、上部電極45としては、本発明の素子用電極10のうち、導電部5の部分を適用することができる。
電解質層46としては、構成する材料は特に限定されないが、一般的に好適に用いられるものは、液体電解質、固体電解質、イオン性液体などである。
本発明の薄膜電池40によれば、図1に示す素子用電極10を備えたことにより、下部電極10と上部電極45(5)は所望の仕事関数を備えることが出来、電解質層46中に効率よく内蔵電界を与えることができる。
図5は、本発明の素子用電極を適用した電子デバイスのうち、薄膜トランジスタに本発明の素子用電極を適用した際の一例を示す断面図である。
図5に示す薄膜トランジスタ50は、基板1と、基板1の一面1aのうち、所定の位置にのみ配されたゲート電極5と、基板1の一面1aにあって、ゲート電極5を覆うように配されたゲート絶縁膜59と、ゲート絶縁膜59上に配された半導体層56と、半導体層56上の一端側と他端側にそれぞれ配されたドレイン電極57とゲート電極58とから概略構成されている。この薄膜トランジスタ50において、基板1とゲート電極5とからなる電極に、本発明の素子用電極10(基板1と導電部5)を適用することができる。
この際、ゲート電極5をなす導電部5中に配される導電性フィラーの仕事関数は、薄膜トランジスタ50の動作閾値電圧と半導体層56の仕事関数に合わせて調節されるが、導電性フィラーの組み合わせは特に限定されるものではない。
ドレイン電極57及びソース電極58に関しては、効率の良い電荷注入を実現するために、ドレイン電極57およびソース電極58の仕事関数は半導体層56の仕事関数に近いことが望ましい。
また、出力電流を効率よく取り出すためにドレイン電極57とソース電極58の電極間距離は小さいほうが望ましいが、塗布パターニング法の分解能に限界があるため、1μmから1000μmが望ましい。
半導体層56に用いられる材料は特に限定されるものではないが、一般的に好適には、アモルファスシリコン、酸化物半導体、有機半導体およびこれらを樹脂層中に分散したものが用いられる。優れた特性を示す半導体材料としては、例えば以下のようなものが挙げられる。
アントラセン、テトラセン、ペンタセン、またはその末端が置換されたこれらの誘導体。α−セクシチオフェン。ペリレンテトラカルボン酸二無水物(PTCDA)およびその末端が置換された誘導体。ナフタレンテトラカルボン酸二無水物(NTCDA)およびその末端が置換された誘導体。銅フタロシアニンおよびその末端がフッ素などで置換された誘導体。中心金属がニッケル、酸化チタン、またはフッ素化アルミニウムなどのフタロシアニン系材料。フラーレン、ルブレン、コロネン、アントラジチオフェンおよびそれらの末端が置換された誘導体。ポリフェニレンビニレン、ポリチオフェン、ポリフルオレン、ポリフェニレン、ポリアセチレンおよびこれらの末端もしくは側鎖が置換された誘導体のポリマー。
ゲート絶縁膜59としては、特に限定されるものではないが、一般的には好適にアクリル系樹脂、ポリカーボネート、ボリビニルブチラール、ポリスチレン、ポリイミド、ポリエステル、エポキシ系樹脂、導電性高分子材料、パリレン、シラザン系材料、シロキサン系材料等が用いられる。
ゲート絶縁膜59の厚さは、低電圧駆動を実現するために薄いほうが望ましいが、絶縁性を保つ程度の厚さが必要であるため、0.1μmから10μmが望ましい。
本発明の薄膜トランジスタ50によれば、図1に示す素子用電極10を備えたことにより、高いオンオフ比を安定して実現できるといった効果を得ることができる。
以下に、本願発明を実施例によりさらに詳細に説明するが、本願発明はこれらの実施例に限定されるものではない。
<実施例1>
基板としてポリエチレンテレフタレート(PET:東レ社製 両面易接着処理ルミラー(商標登録))を用い、その上にAgインク(Acheson社製 PM−406)に亜鉛粒子(シグマ・アルドリッチ社製 粒径10μm以下)を重量比でそれぞれ20wt%、30wt%、40wt%分散した導電部を塗布して形成し、1cm×1cmのサイズで厚さが約10μmの図1に示す素子用電極を作製した。塗布した導電部に対して、ローラプレス機を用いて加圧処理を行い、表面を平滑化および活性化し、これを実施例1とした。
この実施例1の素子用電極について、大気下で振動容量型仕事関数測定装置(理研計器 FAC−1)により仕事関数測定を行った。その結果を、図6に示す。なお、図6のグラフにおいて、横軸はAgインク内のZn濃度、縦軸は仕事関数を表している。
図6に示すように、Agインクのみから作製した電極は仕事関数が4.7eV、亜鉛を20wt%、30wt%、40wt%添加した素子用電極の仕事関数はそれぞれ、4.7eV、4.6eV、4.5eVとなり亜鉛の添加量により仕事関数が調節できることが示された。
続いて、実施例1で作製した素子用電極を、大気下光電子分光装置(理研計器 AC−2)を用いて仕事関数測定を行った。その結果を、図7に示す。なお、図7のグラフにおいて、横軸は光子エネルギー、縦軸は放出電子数を表している。
図7に示すように、大気下光電子分光装置を用いても図6に示した振動容量型仕事関数測定装置の際と同様の傾向が観察された。
<実施例2>
実施例1と同様にして、PET基板上にAgインクのみを塗布して作製した1cm×1cmのサイズで厚さが約10μmの下部電極と、PET基板上にAgインクに40wt%の亜鉛粒子を分散したインクを塗布して作成した1cm×1cmのサイズで厚さが約10μmの上部電極とをそれぞれ用意した。これらの上部電極と下部電極で、飽和食塩水をしみこませた濾紙を挟み込み、図4に示した薄膜電池を作製した。これを実施例2とした。
この薄膜電池を、デジタルマルチメータ(三和電気計器株式会社製 PC500)により起電力と初期電流を測定した。その結果、それぞれ0.12Vと10mAという値を得た。
<実施例3>
実施例1と同様にして、PET基板上にAgインクのみを塗布して作製した1cm×1cmのサイズで厚さが約10μmの塗布Ag電極上に導電性高分子(ポリ−3−ヘキシルチオフェン(P3HT))の1wt%トルエン溶液を塗布し80℃で30分間乾燥させ、5μmの厚さの半導体層を作製した。その半導体層の上に、Agインクに亜鉛粒子を40wt%添加したインクを塗布し80℃で乾燥させ塗布Ag+Zn電極とし、図3に示したダイオードを作製した。これを実施例3とした。
この実施例3のダイオードに関して、ソースメーター(Keithley社製 2400)とプローバー(株式会社メジャージグ社製 MJ−10)を組み合わせて電流−電圧特性を測定した。その結果を、図8に示す。なお、図8のグラフにおいて、横軸は電圧、縦軸は電流を表している。
図8に示すように、実施例3で作製したダイオードにおいて、整流性が観察された。
<実施例4>
実施例1同様にして、PET基板上にAgインクに亜鉛粒子を40wt%添加したインクを塗布して作製した1cm×1cmのサイズで厚さが約10μmの塗布Ag+Zn電極上に、導電性高分子(ポリ−3−ヘキシルチオフェン(P3HT))の1wt%トルエン溶液を塗布し80℃で30分間乾燥させ、5μmの厚さの半導体層を作製した。その半導体層の上に、Agインクのみを塗布し80℃で乾燥させ塗布Ag電極とし、図3に示したダイオード素子を作製した。これを実施例4とした。この実施例4のダイオードの電流電圧特性を実施例3と同等に測定した。その結果を図9に示す。なお、図9のグラフにおいて、横軸は電圧、縦軸は電流を表している。
図9に示すように、実施例3のダイオードと逆の整流性が観察され、塗布Ag電極と塗布Ag+Zn電極を入れ替えることにより整流性が反転するため塗布Ag+Zn電極と半導体層との間にショットキー障壁が形成されていることが示された。
本願発明の素子用電極およびその作製方法を用いることにより、印刷等の塗布プロセスにより電子デバイスを作製することが可能となる。従って、大面積、フレキシブルな電子デバイスを、低コスト、低環境負荷なプロセスにより作製することが可能となり、産業上の利用価値が高い。
本願発明における素子用電極の構造の一例を模式的に示した断面図である。 本願発明における素子用電極の製造方法の一例を模式的に示した断面工程図である。 本願発明における素子用電極を用いたダイオードの構造の一例を模式的に示した断面図である。 本願発明における素子用電極を用いた薄膜電池の構造の一例を模式的に示した断面図である。 本願発明における素子用電極を用いた薄膜トランジスタの構造の一例を模式的に示した断面図である。 実施例1において作製した素子用電極の仕事関数の亜鉛添加濃度依存性を示した図である。 実施例1において作製した素子用電極の大気下光電子分光測定結果を示した図である。 実施例3において作製したダイオード素子1に関する電流−電圧特性を示した図である。 実施例4において作製したダイオード素子2に関する電流−電圧特性を示した図である。
符号の説明
1 基板、2 バインダー樹脂、3 第一導電性フィラー、4 第二導電性フィラー、5 導電部、10 素子用電極、25 加圧ヘッド、36,56 半導体層、35,45 上部電極、46 電解質層、59 ゲート絶縁膜、55 ゲート電極、57 ドレイン電極、58 ソース電極、30 ダイオード、40 薄膜電池、50 薄膜トランジスタ。

Claims (7)

  1. 基板と、前記基板の一面に配された導電部とからなる素子用電極であって、
    前記導電部は、Agインクに亜鉛粒子を分散してなり、前記Agインク内のZn濃度は、20〜40wt%であり、仕事関数が4.5〜4.7eVであることを特徴とする素子用電極。
  2. 前記基板は、可撓性を有していることを特徴とする請求項1に記載の素子用電極。
  3. 基板と、前記基板の一面に配された導電部とからなり、前記導電部は、Agインクに亜鉛粒子を分散してなる素子用電極の製造方法であって、
    前記Agインク内のZn濃度が20〜40wt%となるように、前記Agインク中に亜鉛粒子を分散させて導電部を形成する工程、
    前記導電部を前記基板の一面に塗布する工程、
    および前記導電部を加圧処理する工程、とを少なくとも有し
    前記素子用電極の仕事関数を4.5〜4.7eVとすることを特徴とする素子用電極の製造方法。
  4. 請求項1または2に記載の素子用電極を備えたことを特徴とする電子デバイス。
  5. 前記電子デバイスがダイオード又は発光ダイオードであることを特徴とする請求項4に記載の電子デバイス。
  6. 前記電子デバイスが薄膜電池であることを特徴とする請求項4に記載の電子デバイス。
  7. 前記電子デバイスが薄膜トランジスタであることを特徴とする請求項4に記載の電子デバイス。
JP2008101304A 2008-04-09 2008-04-09 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス Expired - Fee Related JP5553189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101304A JP5553189B2 (ja) 2008-04-09 2008-04-09 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101304A JP5553189B2 (ja) 2008-04-09 2008-04-09 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス

Publications (2)

Publication Number Publication Date
JP2009253141A JP2009253141A (ja) 2009-10-29
JP5553189B2 true JP5553189B2 (ja) 2014-07-16

Family

ID=41313534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101304A Expired - Fee Related JP5553189B2 (ja) 2008-04-09 2008-04-09 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス

Country Status (1)

Country Link
JP (1) JP5553189B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189081B1 (ko) 2010-12-16 2012-10-10 엘지이노텍 주식회사 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156565U (ja) * 1988-04-19 1989-10-27
JP4118459B2 (ja) * 1999-07-09 2008-07-16 富士電機デバイステクノロジー株式会社 ショットキーバリアダイオード
JP4105453B2 (ja) * 2002-03-06 2008-06-25 新電元工業株式会社 半導体装置の製造方法、ショットキーバリアダイオードの製造方法及び絶縁ゲート型バイポーラトランジスタの製造方法並びに半導体装置
JP5171003B2 (ja) * 2005-01-28 2013-03-27 株式会社半導体エネルギー研究所 半導体装置
JP5036241B2 (ja) * 2005-07-27 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2009253141A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
Matsuhisa et al. High-frequency and intrinsically stretchable polymer diodes
KR100973018B1 (ko) 광기전력 소자 및 광기전력 소자의 제조 방법
JP5382763B2 (ja) 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
Nawrocki Super‐and ultrathin organic field‐effect transistors: From flexibility to super‐and ultraflexibility
US20120298174A1 (en) Organic thin film solar cell
Wang et al. Directly patterning conductive polymer electrodes on organic semiconductor via in situ polymerization in microchannels for high-performance organic transistors
JP2008258608A (ja) 両極性トランジスタ設計
Liu et al. Flexible integrated diode-transistor logic (DTL) driving circuits based on printed carbon nanotube thin film transistors with low operation voltage
Sekine et al. Improvement of mechanical durability on organic TFT with printed electrodes prepared from nanoparticle ink
Lai et al. Combining inkjet printing and chemical vapor deposition for fabricating low voltage, organic field-effect transistors on flexible substrates
US10121981B2 (en) Field effect transistor and method for production thereof
Kim et al. Tuning the work function of printed polymer electrodes by introducing a fluorinated polymer to enhance the operational stability in bottom-contact organic field-effect transistors
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
CN102779949A (zh) 薄膜元件组装体
KR101811099B1 (ko) 유기 전자 장치의 제조 방법 및 유기 전자 장치
Bhatt et al. Metal-free fully solution-processable flexible electrolyte-gated carbon nanotube field effect transistor
JP2007273594A (ja) 電界効果トランジスタ
JP5553189B2 (ja) 素子用電極およびその製造方法と、該素子用電極を備えた電子デバイス
JP6226262B2 (ja) フレキシブル配線基板の実装構造及びその製造方法
Han et al. Enhanced Stability of All Solution-Processed Organic Thin-Film Transistors Using Highly Conductive Modified Polymer Electrodes
Graddage Components and devices
Tong et al. Intrinsically-Stretchable, Transparent Thin Film Transistors
Ohsawa et al. Electromechanical Reliability of Flexible Transparent Electrode of Gravure Offset Printed Invisible Silver-Grid Laminated with Conductive Polymer
Sarkar et al. Inkjet Printed PEDOT: PSS-based Source/Drain Electrodes for Organic Thin Film Transistors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131101

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140515

R150 Certificate of patent or registration of utility model

Ref document number: 5553189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees