JPWO2019234911A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JPWO2019234911A1
JPWO2019234911A1 JP2019503589A JP2019503589A JPWO2019234911A1 JP WO2019234911 A1 JPWO2019234911 A1 JP WO2019234911A1 JP 2019503589 A JP2019503589 A JP 2019503589A JP 2019503589 A JP2019503589 A JP 2019503589A JP WO2019234911 A1 JPWO2019234911 A1 JP WO2019234911A1
Authority
JP
Japan
Prior art keywords
wiring
terminal
ground
control signal
side switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019503589A
Other languages
English (en)
Inventor
義弥 家入
義弥 家入
悦宏 神山
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2019234911A1 publication Critical patent/JPWO2019234911A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

半導体モジュールは、直流を３相の交流に変換し、当該３相の交流を３相モータに供給して駆動するための半導体モジュールであって、第１ないし第３制御信号端子Ｑ１Ｇ、Ｑ２Ｇ、Ｑ３Ｇは、それぞれの一端が基板Ｂの第１辺Ｂ１に近接するように、第１辺Ｂ１が延在する方向に沿って並んで配置され、第４ないし第６制御信号端子Ｑ４、Ｑ５、Ｑ６は、それぞれの一端が基板Ｂの第２辺Ｂ２に近接するように、第２辺Ｂ２が延在する方向に沿って並んで配置されている。

Description

本発明は、半導体モジュールに関する。
従来、半導体装置の一つとして、直流電源から入力した直流電力を交流電力に変換して出力する半導体モジュールが知られている。
この半導体モジュールは、例えば、直流電圧を３相の交流電圧に変換し、３相モータを駆動するために用いられる（特許第６０６２５６５）。
この従来の半導体モジュール（図３、図４）では、ハイサイドとローサイドの信号配線が半導体モジュールのパッケージの片側（電源、グランド側）に位置している。
このため、ローサイドのゲートの配線が長くなり、図３の例では、１つの信号配線に対して２本のボンディングワイヤが必要になる。
特に、ハイサイドとローサイドのスイッチ（ＭＯＳトランジスタ）のゲートの制御信号の配線が異なるので、ハイサイドとローサイドで信号の伝達時間が異なり、スイッチの制御性が低下する問題がある。
そこで、本発明は、スイッチを制御するめの信号配線をハイサイドとローサイドに分けて配置して、スイッチを制御するための制御信号の配線の長さを揃えて、信号の伝達時間を均等にしてスイッチの制御性を向上することを目的とする。
本発明の一態様に係る実施形態に従った半導体モジュールは、
直流を３相の交流に変換し、当該３相の交流を３相モータに供給して駆動するための半導体モジュールであって、
基板と、
前記基板上に第１辺に沿って設けられた電源配線と、
前記電源配線に接続された電源端子と、
前記基板上に、前記基板の前記第１辺に対向する第２辺に沿って設けられた、第１接地配線、第２接地配線、及び、第３接地配線と、
前記第１接地配線に接続された第１接地端子、前記第２接地配線に接続された第２接地端子、及び前記第３接地配線に接続された第３接地端子と、
前記３相モータのコイルにそれぞれ接続される第１ないし第３モータ端子と、
前記電源配線と前記第１ないし第３接地配線との間でハイサイドスイッチとローサイドスイッチとがそれぞれ直列に接続されて構成されるとともに、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点がそれぞれ第１ないし第３モータ端子に接続され、互いに並列に接続される第１ないし第３のハーフブリッジと、
前記第１ないし第３のハーフブリッジの前記ハイサイドスイッチと前記ローサイドスイッチの動作を制御する制御信号が入力される第１ないし第６の制御信号端子と、を備え、
前記第１ないし第３制御信号端子は、それぞれの一端が前記基板の前記第１辺に近接するように、前記第１辺が延在する方向に沿って並んで配置され、
前記第４ないし第６制御信号端子は、それぞれの一端が前記基板の前記第２辺に近接するように、前記第２辺が延在する方向に沿って並んで配置されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１のハーフブリッジの第１ハイサイドスイッチの制御電極と前記第１制御信号端子とを接続する第１制御用ボンディングワイヤと、
前記第２のハーフブリッジの第２ハイサイドスイッチの制御電極と前記第２制御信号端子とを接続する第２制御用ボンディングワイヤと、
前記第３のハーフブリッジの第３ローサイドスイッチの制御電極と前記第３制御信号端子とを接続する第３制御用ボンディングワイヤと、
前記第１のハーフブリッジの第１ローサイドスイッチの制御電極と前記第４制御信号端子とを接続する第４制御用ボンディングワイヤと、
前記第２のハーフブリッジの第２ローサイドスイッチの制御電極と前記第５制御信号端子とを接続する第５制御用ボンディングワイヤと、
前記第３のハーフブリッジの第３ローサイドスイッチの制御電極と前記第６制御信号端子とを接続する第６制御用ボンディングワイヤと、をさらに備える
ことを特徴とする。
前記半導体モジュールにおいて、
前記第４制御用ボンディングワイヤは、前記第１接地配線上を通過するように配線され、
前記第５制御用ボンディングワイヤは、前記第２接地配線上を通過するように配線され、
前記第６制御用ボンディングワイヤは、前記第３接地配線上を通過するように配線されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１制御信号端子は、前記電源端子と前記第１モータ端子との間に接続され、
前記第２制御信号端子は、前記第１モータ端子と前記第２モータ端子との間に接続され、
前記第３制御信号端子は、前記第２モータ端子と前記第３モータ端子との間に接続されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１接地配線は、前記第１ローサイドスイッチの第２電極にボンディングワイヤを介して接続され、
前記第２接地配線は、前記第２ローサイドスイッチの第２電極にボンディングワイヤを介して接続され、
前記第３接地配線は、前記第３ローサイドスイッチの第２電極にボンディングワイヤを介して接続されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１辺と前記第３辺とが交差する前記基板の第１角部上に設けられた第１支持用ダミー配線と、
前記第１辺と前記第４辺とが交差する前記基板の第２角部上に設けられた第２支持用ダミー配線と、
前記第２辺と前記第３辺とが交差する前記基板の第３角部上に設けられた第３支持用ダミー配線と、
前記第２辺と前記第４辺とが交差する前記基板の第４角部上に設けられた第４支持用ダミー配線と、
をさらに備え、
前記第１ないし第４支持用ダミー配線は、ワイヤボンディング時に前記基板を支持部材で抑えるために、前記ワイヤボンディング時に前記第１ないし第４支持用ダミー配線の上面が前記支持部材により抑えられるようになっている
ことを特徴とする。
前記半導体モジュールにおいて、
前記基板上において、前記第１接地配線と前記第２接地配線との間、又は、前記第２接地配線と前記第３接地配線との間に位置するように、前記基板の第２辺に近接して配置され、温度を検出するためのサーミスタをさらに備える
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１ないし第３接地配線のそれぞれの面積は、前記電源配線の面積よりも小さいことを特徴とする。
前記半導体モジュールにおいて、
前記電源端子は、前記第１支持用ダミー配線上を迂回するように、配置され、
前記第３モータ端子は、前記第２支持用ダミー配線上を迂回するように、配置され、
前記第１接地端子は、前記第３支持用ダミー配線上を迂回するように、配置され、
前記第３接地端子は、前記第４支持用ダミー配線上を迂回するように、配置されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１ないし第３制御信号端子は、それぞれの一端が前記基板の前記第１辺に近接するように、前記第１辺が延在する方向に沿って並んで配置され、
前記第４ないし第６制御信号端子は、それぞれの一端が前記基板の前記第２辺に近接するように、前記第２辺が延在する方向に沿って並んで配置されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１制御信号端子は、前記電源端子と前記第１モータ端子との間に配置され、
前記第２制御信号端子は、前記第１モータ端子と前記第２モータ端子との間に配置され、
前記第３制御信号端子は、前記第２モータ端子と前記第３モータ端子との間に配置されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第４制御信号端子は、前記第１接地端子と前記第２接地端子との間に配置され、
前記第５及び第６制御信号端子は、前記第２接地端子と前記第３接地端子との間に配置されている
ことを特徴とする。
前記半導体モジュールにおいて、
実装基板に接続される、前記第１ないし第３制御信号端子の他端は、前記実装基板に接続される、前記電源端子の他端、及び、前記第１ないし第３モータ端子の他端よりも、前記基板の前記第１辺に近い位置に配置されており、
前記実装基板に接続される、前記第４ないし第６制御信号端子の他端は、前記実装基板に接続される、前記第１ないし第３接地端子の他端よりも、前記基板の前記第２辺に近い位置に配置されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記第１のハーフブリッジの第１ハイサイドスイッチは、前記電源配線の一端上に配置され且つ前記電源配線ＳＸに第１電極が電気的に接続され、
前記第３のハーフブリッジの第３ハイサイドスイッチは、前記電源配線の他端上に配置され且つ第１電極が前記電源配線に電気的に接続され、
前記第２のハーフブリッジの第２ハイサイドスイッチは、前記第１ハイサイドスイッチと前記第３ハイサイドスイッチとの間に位置するように、前記電源配線上に配置され且つ第１電極が前記電源配線に電気的に接続されている
ことを特徴とする。
前記半導体モジュールにおいて、
前記基板の上面に前記電源配線ＳＸの前記一端と前記第１接地配線との間に位置するように設けられ、上面に前記第１ローサイドスイッチが配置され、前記第１ハイサイドスイッチの他端及び前記第１モータ端子に電気的に接続された第１中央配線と、
前記基板の上面に前記電源配線の前記他端と前記第３接地配線との間に位置するように設けられ、上面に前記第３ローサイドスイッチが配置され、前記第３ハイサイドスイッチの他端及び前記第３モータ端子に電気的に接続された第３中央配線と、
前記基板の上面に前記電源配線と前記第２接地配線との間に位置し且つ前記第１中央配線と前記第３中央配線との間に位置するように設けられ、上面に前記第２ローサイドスイッチが配置され、前記第２ハイサイドスイッチの他端及び前記第２モータ端子に電気的に接続された第２中央配線と、をさらに備える
ことを特徴とする。
本発明の一態様に係る半導体モジュールは、基板と、基板上に第１辺に沿って設けられた電源配線と、電源配線に接続された電源端子と、基板上に、基板の第１辺に対向する第２辺に沿って設けられた、第１接地配線、第２接地配線、及び、第３接地配線と、第１接地配線に接続された第１接地端子、第２接地配線に接続された第２接地端子、及び第３接地配線に接続された第３接地端子と、３相モータのコイルにそれぞれ接続される第１ないし第３モータ端子と、電源配線と第１ないし第３接地配線との間でハイサイドスイッチとローサイドスイッチとがそれぞれ直列に接続されて構成されるとともに、ハイサイドスイッチとローサイドスイッチとの接続点がそれぞれ第１ないし第３モータ端子に接続され、互いに並列に接続される第１ないし第３のハーフブリッジと、第１ないし第３のハーフブリッジのハイサイドスイッチとローサイドスイッチの動作を制御する制御信号が入力される第１ないし第６の制御信号端子と、を備える。
そして、第１ないし第３制御信号端子は、それぞれの一端が基板の第１辺に近接するように、第１辺が延在する方向に沿って並んで配置され、第４ないし第６制御信号端子は、それぞれの一端が基板の第２辺に近接するように、第２辺が延在する方向に沿って並んで配置されている。
これにより、本発明の半導体モジュールによれば、スイッチを制御するめの信号配線をハイサイドとローサイドに分けて配置して、スイッチを制御するための制御信号の配線の長さを揃えて、信号の伝達時間を均等にして制御性を向上することができる。
図１は、実施例１に係る半導体モジュール１００の構成の一例を示す図である。 図２は、図１に示す半導体モジュール１００の回路構成の一例を示す回路図である。 図３は、従来の半導体モジュールの構成の一例を示す図である。 図４は、図３に示す従来の半導体モジュールの回路構成の一例を示す回路図である。
以下、本発明に係る実施形態について図面に基づいて説明する。
実施例１に係る半導体モジュール１００は、例えば、直流を３相の交流に変換し、当該３相の交流を３相モータに供給して駆動するためのインバータ装置である。
この半導体モジュール１００は、例えば、図１、図２に示すように、基板Ｂと、電源配線ＳＸと、電源端子Ｖｉｎと、第１接地配線ＧＸ１と、第２接地配線ＧＸ２と、第３接地配線ＧＸ３と、第１接地端子ＧＮＤ１と、第２接地端子ＧＮＤ２と、第３接地端子ＧＮＤ３と、第１モータ端子Ｐ１と、第２モータ端子Ｐ２と、第３モータ端子Ｐ３と、第１のハーフブリッジ（Ｑ１、Ｑ４）と、第２のハーフブリッジ（Ｑ２、Ｑ５）と、第３のハーフブリッジ（Ｑ３、Ｑ６）と、第１ないし第６制御信号端子Ｑ１Ｇ〜Ｑ６Ｇと、第１ないし第６制御用ボンディングワイヤＢＷ１〜ＢＷ６と、サーミスタＴＭと、第１温度検出信号端子ＴＭ１と、第２温度検出信号端子ＴＭ２と、第１支持用ダミー配線Ｚａと、第２支持用ダミー配線Ｚｂと、第３支持用ダミー配線Ｚｃと、第４支持用ダミー配線Ｚｄと、第１中央配線ＭＸ１と、第２中央配線ＭＸ２と、第３中央配線ＭＸ３と、封止部材Ｋと、を備える。
ここで、基板Ｂは、例えば、セラミック基板等の絶縁基板である。
この基板Ｂは、矩形の形状を有する。そして、基板Ｂの第１辺Ｂ１の長さとこの第１辺Ｂ１に対向する第２辺Ｂ２の長さは同じである。そして、基板Ｂの第３辺Ｂ３の長さとこの第３辺Ｂ３に対向する第４辺Ｂ４の長さは同じである。そして、基板Ｂの第１辺Ｂ１の長さは、第３辺Ｂ３の長さよりも、長くなっている。
なお、この基板Ｂの第１辺Ｂ１が延在する第１方向Ｄ１と、基板Ｂの第３辺Ｂ３が延在する第２方向Ｄ２とは、直交するようになっている。
また、電源配線ＳＸは、基板Ｂ上に第１辺Ｂ１に沿って設けられている。
また、電源端子Ｖｉｎは、電源配線ＳＸに接続されている。この電源端子Ｖｉｎは、直流の電源電圧が印加されるようになっている。
また、第１接地配線ＧＸ１、第２接地配線ＧＸ２、及び、第３接地配線ＧＸ３は、基板Ｂ上に、基板Ｂの第１辺Ｂ１に対向する第２辺Ｂ２に沿って設けられている。
そして、第１接地配線ＧＸ１は、第１ローサイドスイッチＱ４の第２電極（ソース）にボンディングワイヤを介して接続されている。
そして、第２接地配線ＧＸ２は、第２ローサイドスイッチＱ５の第２電極（ソース）にボンディングワイヤを介して接続されている。
そして、第３接地配線ＧＸ３は、第３ローサイドスイッチＱ６の第２電極（ソース）にボンディングワイヤを介して接続されている。
また、第１接地端子ＧＮＤ１は、例えば、図１に示すように、第１接地配線ＧＸ１に接続されている。この第１接地端子ＧＮＤ１は、接地されるようになっている。
そして、この第１接地端子ＧＮＤ１の一端は、第１及び第２辺Ｂ１、Ｂ２に交わる基板Ｂの第３辺Ｂ３に近接する第１接地配線ＧＸ１の端部と接続されている。
また、第２接地端子ＧＮＤ２は、例えば、図１に示すように、第２接地配線ＧＸ２に接続されている。この第２接地端子ＧＮＤ２は、接地されるようになっている。
そして、この第２接地端子ＧＮＤ２の一端は、第２辺Ｂ２に近接する第２接地配線ＧＸ２の端部と接続されている。
また、第３接地端子ＧＮＤ３は、例えば、図１に示すように、第３接地配線ＧＸ３に接続されている。この第３接地端子ＧＮＤ３は、接地されるようになっている。
そして、この第３接地端子ＧＮＤ３の一端は、基板Ｂの第３辺Ｂ３に対向する第４辺Ｂ４に近接する第３接地配線ＧＸ３の端部と接続されている。
なお、これらの第１ないし第３接地配線ＧＮＤ１、ＧＮＤ２、ＧＮＤ３のそれぞれの面積は、電源配線Ｖｉｎの面積よりも小さくなるように設定されている。
特に、第１接地端子ＧＮＤ１、第２接地端子ＧＮＤ２、及び第３接地端子ＧＮＤ３は、例えば、図１に示すように、基板Ｂの第２辺Ｂ２に沿って離間して並んで設けられ、それぞれの間が電気的に絶縁されている。
また、第１ないし第３モータ端子Ｐ１、Ｐ２、Ｐ３は、３相モータ（図示せず）のＵ相、Ｖ相、Ｗ相コイルにそれぞれ接続されるようになっている。
より具体的には、第１モータ端子Ｐ１は、当該３相モータの第１相（Ｕ相）のコイルに接続されるようになっている。そして、第２モータ端子Ｐ２は、当該３相モータの第２相（Ｖ相）のコイルに接続されるようになっている。そして、第３モータ端子Ｐ３は、当該３相モータの第３相（Ｗ相）のコイルに接続されるようになっている。
ここで、第１のハーフブリッジ（Ｑ１、Ｑ４）は、例えば、図１、図２に示すように、第１ハイサイドスイッチＱ１と、第１ローサイドスイッチＱ４と、を有する。
そして、第１ハイサイドスイッチＱ１は、一端が電源端子ＳＸの一端に電気的に接続され、他端が第１モータ端子Ｐ１の一端に電気的に接続されている。
そして、第１ローサイドスイッチＱ４は、一端が第１モータ端子Ｐ１の一端に電気的に接続され、他端が第１接地配線ＧＸ１に電気的に接続されている。
そして、例えば、図１に示すように、第１のハーフブリッジ（Ｑ１、Ｑ４）の第１ハイサイドスイッチＱ１は、電源配線ＳＸの一端上に配置されている。そして、この第１ハイサイドスイッチＱ１は、電源配線ＳＸに第１電極（ドレイン）が電気的に接続されている。
そして、例えば、図１に示すように、この第１ハイサイドスイッチＱ１の制御電極（ゲート）と第１制御信号端子Ｑ１Ｇとが第１制御用ボンディングワイヤＢＷ１により電気的に接続されている。
すなわち、第１制御用ボンディングワイヤＢＷ１は、第１のハーフブリッジ（Ｑ１、Ｑ４）の第１ハイサイドスイッチＱ１の制御電極（ゲート）と第１制御信号端子Ｑ１Ｇとを接続するようになっている。
さらに、第４制御用ボンディングワイヤＢＷ４は、第１のハーフブリッジ（Ｑ１、Ｑ４）の第１ローサイドスイッチＱ４の制御電極（ゲート）と第４制御信号端子Ｑ４Ｇとを接続するようになっている。
そして、例えば、図１に示すように、この第１のハーフブリッジ（Ｑ１、Ｑ４）の第１ローサイドスイッチＱ４の制御電極（ゲート）と第４制御信号端子Ｑ４Ｇとを電気的に接続する第４制御用ボンディングワイヤＢＷ４は、第１接地配線ＧＸ１上を通過するように配線されている。
また、第２のハーフブリッジ（Ｑ２、Ｑ５）は、例えば、図１、図２に示すように、第２ハイサイドスイッチＱ２と、第２ローサイドスイッチＱ５と、を有する。
そして、第２ハイサイドスイッチＱ２は、一端が電源端子ＳＸの一端と他端との間に電気的に接続され、他端が第２モータ端子Ｐ２の一端に電気的に接続されている。
そして、第２ローサイドスイッチＱ５は、一端が第２モータ端子Ｐ２の一端に電気的に接続され、他端が第２接地配線ＧＸ２に電気的に接続されている。
そして、例えば、図１に示すように、この第２のハーフブリッジ（Ｑ２、Ｑ５）の第２ハイサイドスイッチＱ２は、第１ハイサイドスイッチＱ１と第３ハイサイドスイッチＱ３との間に位置するように、電源配線ＳＸ上に配置されている。そして、この第２ハイサイドスイッチＱ２は、第１電極（ドレイン）が電源配線ＳＸに電気的に接続されている。
そして、例えば、図１に示すように、この第２ハイサイドスイッチＱ２の制御電極（ゲート）と第２制御信号端子Ｑ２Ｇとが第２制御用ボンディングワイヤＢＷ２により電気的に接続されている。
すなわち、第２制御用ボンディングワイヤＢＷ２は、第２のハーフブリッジ（Ｑ２、Ｑ５）の第２ハイサイドスイッチＱ２の制御電極（ゲート）と第２制御信号端子Ｑ２Ｇとを接続するようになっている。
さらに、第５制御用ボンディングワイヤＢＷ５は、第２のハーフブリッジ（Ｑ２、Ｑ５）の第２ローサイドスイッチＱ５の制御電極（ゲート）と第５制御信号端子Ｑ５Ｇとを接続するようになっている。
そして、例えば、図１に示すように、この第２のハーフブリッジ（Ｑ２、Ｑ５）の第２ローサイドスイッチＱ５の制御電極（ゲート）と第５制御信号端子Ｑ５Ｇとを接続する第５制御用ボンディングワイヤＢＷ５は、第２接地配線ＧＸ２上を通過するように配線されている。
さらに、第３のハーフブリッジ（Ｑ３、Ｑ６）は、例えば、図１、図２に示すように、第３ハイサイドスイッチＱ３と、第３ローサイドスイッチＱ６と、を有する。
そして、第３ハイサイドスイッチＱ３は、一端が電源端子ＳＸの他端に電気的に接続され、他端が第３モータ端子Ｐ３の一端に電気的に接続されている。
そして、第３ローサイドスイッチＱ６は、一端が第３モータ端子Ｐ３の他端に電気的に接続され、他端が第３接地配線ＧＸ３に電気的に接続されている。
そして、例えば、図１に示すように、この第３のハーフブリッジ（Ｑ３、Ｑ６）の第３ハイサイドスイッチＱ３は、電源配線ＳＸの他端上に配置されている。そして、この第３ハイサイドスイッチＱ３は、第１電極（ドレイン）が電源配線ＳＸに電気的に接続されている。
そして、例えば、図１に示すように、この第３ハイサイドスイッチＱ３の制御電極（ゲート）と第３制御信号端子Ｑ３Ｇとが第３制御用ボンディングワイヤＢＷ３により電気的に接続されている。
すなわち、第３制御用ボンディングワイヤＢＷ３は、第３のハーフブリッジ（Ｑ３、Ｑ６）の第３ローサイドスイッチＱ３の制御電極（ゲート）と第３制御信号端子Ｑ３Ｇとを接続するようになっている。
さらに、第６制御用ボンディングワイヤＢＷ６は、第３のハーフブリッジ（Ｑ３、Ｑ６）の第３ローサイドスイッチＱ６の制御電極（ゲート）と第６制御信号端子Ｑ６Ｇとを接続するようになっている。
そして、例えば、図１に示すように、第３のハーフブリッジ（Ｑ３、Ｑ６）の第３ローサイドスイッチＱ６の制御電極（ゲート）と第６制御信号端子Ｑ６Ｇとを接続する第６制御用ボンディングワイヤＢＷ６は、第３接地配線ＧＸ３上を通過するように配線されている。
このように、第１ないし第３のハーフブリッジ（Ｑ１、Ｑ４）、（Ｑ２、Ｑ５）、（Ｑ３、Ｑ６）は、電源配線Ｖｉｎと第１ないし第３接地配線ＧＸ１、ＧＸ２、ＧＸ３との間でハイサイドスイッチＱ１、Ｑ２、Ｑ３とローサイドスイッチＱ４、Ｑ５、Ｑ６とがそれぞれ直列に接続されて構成されている。
そして、第１ないし第３のハーフブリッジ（Ｑ１、Ｑ４）、（Ｑ２、Ｑ５）、（Ｑ３、Ｑ６）は、ハイサイドスイッチＱ１、Ｑ２、Ｑ３とローサイドスイッチＱ４、Ｑ５、Ｑ６との接続点がそれぞれ第１ないし第３モータ端子Ｐ１、Ｐ２、Ｐ３に接続され、互いに並列に接続されている。
また、第１中央配線ＭＸ１は、例えば、図１に示すように、基板Ｂの上面に電源配線ＳＸの一端と第１接地配線ＧＸ１との間に位置するように設けられている。
そして、この第１中央配線ＭＸ１は、上面に第１ローサイドスイッチＱ４が配置されている。そして、この第１中央配線ＭＸ１は、当該第１ハイサイドスイッチＱ１の他端（ソース）及び第１モータ端子Ｐ１に電気的に接続されている。
また、第３中央配線ＭＸ３は、例えば、図１に示すように、基板Ｂの上面に電源配線ＳＸの他端と第３接地配線ＧＸ３との間に位置するように設けられている。
そして、この第３中央配線ＭＸ３は、上面に第３ローサイドスイッチＱ６が配置されている。そして、この第３中央配線ＭＸ３は、第３ハイサイドスイッチＱ３の他端（ソース）及び第３モータ端子Ｐ３に電気的に接続されている。
また、第２中央配線ＭＸ２は、例えば、図１に示すように、基板Ｂの上面に電源配線ＳＸと第２接地配線ＧＸ２との間に位置し且つ第１中央配線ＭＸ１と第３中央配線ＭＸ３との間に位置するように設けられている。
そして、この第２中央配線ＭＸ２は、上面に第２ローサイドスイッチＱ５が配置されている。そして、この第２中央配線ＭＸ２は、第２ハイサイドスイッチＱ２の他端（ソース）及び第２モータ端子Ｐ２に電気的に接続されている。
また、第１ないし第６制御信号端子（Ｑ１Ｇ〜Ｑ６Ｇ）は、例えば、図１に示すように、第１ないし第３のハーフブリッジ（Ｑ１、Ｑ４）、（Ｑ２、Ｑ５）、（Ｑ３、Ｑ６）の第１ないし第３ハイサイドスイッチＱ１〜Ｑ３と第１ないし第３ローサイドスイッチＱ４〜Ｑ６の動作を制御する制御信号が入力されるようになっている。
なお、第１ないし第３制御信号端子Ｑ１Ｇ、Ｑ２Ｇ、Ｑ３Ｇは、それぞれの一端が基板Ｂの第１辺Ｂ１に近接するように、第１辺Ｂ１が延在する方向に沿って並んで配置されている。
特に、第１制御信号端子Ｑ１Ｇは、例えば、図１に示すように、電源端子Ｖｉｎと第１モータ端子Ｐ１との間に配置されている。
さらに、第２制御信号端子Ｑ２Ｇは、例えば、図１に示すように、第１モータ端子Ｐ１と第２モータ端子Ｐ２との間に配置されている。
さらに、第３制御信号端子Ｑ３Ｇは、例えば、図１に示すように、第２モータ端子Ｐ２と第３モータ端子Ｐ３との間に配置されている。
また、第４ないし第６制御信号端子Ｑ４、Ｑ５、Ｑ６は、それぞれの一端が基板Ｂの第２辺Ｂ２に近接するように、第２辺Ｂ２が延在する方向に沿って並んで配置されている。
これにより、スイッチを制御するめの信号配線をハイサイドとローサイドに分けて配置して（図１の各領域１０）、スイッチを制御するための制御信号の配線の長さを揃えて、信号の伝達時間を均等にして制御性を向上することができる。
特に、第４制御信号端子Ｑ４Ｇは、例えば、図１に示すように、第１接地端子ＧＮＤ１と第２接地端子ＧＮＤ２との間に配置されている。
そして、第５及び第６制御信号端子Ｑ５Ｇ、Ｑ６Ｇは、例えば、図１に示すように、第２接地端子ＧＮＤ２と第３接地端子ＧＮＤ３との間に配置されている。
また、サーミスタＴＭは、基板Ｂ上において、第１接地配線ＧＸ１と第２接地配線ＧＸ２との間、又は、第２接地配線ＧＸ２と第３接地配線ＧＸ３との間に位置するように、基板Ｂの第２辺Ｂ２に近接して配置されている。このサーミスタＴＭは、その周辺の温度を検出するための素子である。
特に、図１に示す例では、このサーミスタＴＭは、第２接地配線ＧＸ２と第３接地配線ＧＸ３との間に位置するように、基板Ｂの第２辺Ｂ２に近接して配置されている。
そして、第１温度検出信号端子ＴＭ１は、例えば、図１に示すように、サーミスタＴＭの一端に電気的に接続されている。
そして、第２温度検出信号端子ＴＭ２は、例えば、図１に示すように、サーミスタＴＭの他端に電気的に接続されている。
これらの第１及び第２の温度検出信号端子ＴＭ１、ＴＭ２は、例えば、図１に示すように、第５制御信号端子Ｑ５Ｇと第６制御信号端子Ｑ６Ｇとの間に配置されている。
なお、図１の例では、サーミスタＴＨを隣接する第２接地配線ＧＸ２と第３接地配線ＧＸ３との間に配置しているが、必要に応じて、温度が変化し易い、ハイサイドの電源配線Ｖｉｎの近傍に配置するようにしてもよい。
また、第１支持用ダミー配線Ｚａは、例えば、図１に示すように、基板Ｂの第１辺Ｂ１と第３辺Ｂ３とが交差する板Ｂの第１角部上に設けられている。
そして、既述の電源端子Ｖｉｎは、例えば、図１に示すように、当該第１支持用ダミー配線Ｚａ上を迂回するように、配置されている。
また、第２支持用ダミー配線Ｚｂは、例えば、図１に示すように、基板Ｂの第１辺Ｂ１と第４辺Ｂ４とが交差する基板Ｂの第２角部上に設けられている。
そして、既述の第３モータ端子Ｐ３は、例えば、図１に示すように、当該第２支持用ダミー配線Ｚｂ上を迂回するように、配置されている。
また、第３支持用ダミー配線Ｚｃは、例えば、図１に示すように、基板Ｂの第２辺Ｂ２と第３辺Ｂ３とが交差する基板Ｂの第３角部上に設けられている。
そして、既述の第１接地端子ＧＮＤ１は、例えば、図１に示すように、当該第３支持用ダミー配線Ｚｃ上を迂回するように、配置されている。
また、第４支持用ダミー配線Ｚｄは、基板Ｂの第２辺Ｂ２と第４辺Ｂ４とが交差する基板Ｂの第４角部上に設けられている。
そして、既述の第３接地端子ＧＮＤ３は、例えば、図１に示すように、当該第４支持用ダミー配線Ｚｄ上を迂回するように、配置されている。
ここで、これらの第１ないし第４支持用ダミー配線Ｚａ〜Ｚｄは、ワイヤボンディング時に基板Ｂを支持部材（図示せず）で抑えるために、ワイヤボンディング時に第１ないし第４支持用ダミー配線Ｚａ〜Ｚｄの上面が当該支持部材により抑えられるようになっている。
これらの第１ないし第４支持用ダミー配線Ｚａ〜Ｚｄは、例えば、既述の電源配線ＳＸ等と同じ材質で構成されている。
なお、実装基板（図示せず）に接続される、第１ないし第３制御信号端子Ｑ１Ｇ〜Ｑ３Ｇの他端は、当該実装基板に接続される、電源端子Ｖｉｎの他端、及び、第１ないし第３モータ端子Ｐ１〜Ｐ３の他端よりも、基板Ｂの第１辺Ｂ１に近い位置に配置されている。
さらに、当該実装基板に接続される、第４ないし第６制御信号端子Ｑ４Ｇ〜Ｑ６Ｇの他端は、当該実装基板に接続される、第１ないし第３接地端子ＰＧＮＤ１〜ＧＮＤ３の他端よりも、基板Ｂの第２辺Ｂ２に近い位置に配置されている。
これにより、電子モジュール１００を当該実装基板に実装されているＣＰＵに近接して配置した場合に、ＣＰＵに近接して第１ないし第３制御信号端子Ｑ１Ｇ〜Ｑ３Ｇの他端及び第４ないし第６制御信号端子Ｑ４Ｇ〜Ｑ６Ｇの他端を当該実装基板に接続することができる。すなわち、ＣＰＵから第１ないし第３制御信号端子Ｑ１Ｇ〜Ｑ３Ｇの他端及び第４ないし第６制御信号端子Ｑ４Ｇ〜Ｑ６Ｇの他端までの配線長を短くすることが可能となる。
そして、大電流が流れる、電源端子Ｖｉｎの他端、及び、第１ないし第３モータ端子Ｐ１〜Ｐ３の他端、第１ないし第３接地端子ＰＧＮＤ１〜ＧＮＤ３の他端を、当該ＣＰＵから離して配置することができる。
また、封止部材Ｋは、例えば、エポキシ樹脂等の封止樹脂である。なお、図１において、封止部材Ｋは透視されるように表記されている。
この封止部材Ｋは、例えば、図１に示すように、少なくとも基板Ｂ上で、電源配線ＳＸ、電源端子Ｖｉｎと、第１接地配線ＧＸ１、第２接地配線ＧＸ２、第３接地配線ＧＸ３、第１ないし第３出力配線ＬＭＵ、ＬＭＶ、ＬＭＷ、第１ないし第３中央配線ＬＹＵ、ＬＹＶ、ＬＹＷ、第１電流検出配線ＬＣ１、第２電流検出配線ＬＣ２、接続配線ＬＲ１、第１サーミスタ用配線ＬＴ１、第２サーミスタ用配線ＬＴ２、第１コンデンサＣ１、第２コンデンサＣ２と、抵抗Ｒ１、第１のハーフブリッジ（Ｑ１、Ｑ４）と、第２のハーフブリッジ（Ｑ２、Ｑ５）と、第３のハーフブリッジ（Ｑ３、Ｑ６）と、サーミスタＴＭと、第１支持用ダミー配線Ｚａと、第２支持用ダミー配線Ｚｂと、第３支持用ダミー配線Ｚｃと、第４支持用ダミー配線Ｚｄと、第１中央配線ＭＸ１と、第２中央配線ＭＸ２と、第３中央配線ＭＸ３、第１ないし第６制御用ボンディングワイヤＢＷ１〜ＢＷ６、及び、その他のボンディングワイヤ等を、封止するようになっている。
さらに、この封止部材Ｋは、例えば、図１に示すように、電源端子Ｖｉｎ、第１モータ端子Ｐ１、第２モータ端子Ｐ２、第３モータ端子Ｐ３、第１制御信号端子Ｑ１Ｇ、第２制御信号端子Ｑ２Ｇ、及び、第３制御信号端子Ｑ３Ｇのそれぞれの一端を、基板Ｂの第１辺Ｂ１に沿って封止するようになっている。
さらに、この封止部材Ｋは、例えば、図１に示すように、第１接地端子ＧＮＤ１、第２接地端子ＧＮＤ２、第３接地端子ＧＮＤ３、第１温度検出信号端子ＴＭ１、第２温度検出信号端子ＴＭ２、第４制御信号端子Ｑ４Ｇ、第５制御信号端子Ｑ５Ｇ、及び、第６制御信号端子Ｑ６Ｇのそれぞれの一端を、基板Ｂの第２辺Ｂ２に沿って封止するようになっている。
ここで、既述のように、半導体モジュール１００においては、図１に示すように、第１接地配線ＧＸ１、第２接地配線ＧＸ２、及び、第３接地配線ＧＸ３は、基板の第１辺Ｂ１に対向する第２辺Ｂ２に沿って設けられている。そして、第１接地端子ＧＮＤ１は第１接地配線ＧＸ１に接続され、第２接地端子ＧＮＤ２は第２接地配線ＧＸ２に接続され、第３接地端子ＧＮＤ３は第３接地配線ＧＸ３に接続されている。そして、第１接地端子ＧＮＤ１、第２接地端子ＧＮＤ２、及び第３接地端子ＧＮＤ３は、第２辺Ｂ２に沿って離間して並んで設けられ、それぞれの間が電気的に絶縁されている。
特に、第１ないし第３接地配線ＧＸ１、ＧＸ２、ＧＸ３をリート端子である第１ないし第３接地端子ＧＮＤ１、ＧＮＤ２、ＧＮＤ３が跨いでいないため、配線間のインダクタンス等の影響が低減され、よりノイズを低減することができる。
したがって、実施例１に係る半導体モジュール１００によれば、各接地配線のインダクタンスを小さくして、当該半導体モジュールを構成するハーフブリッジのスイッチによるスイッチングノイズを低減することができる。 特に、第１ないし第３接地配線ＧＸ１、ＧＸ２、ＧＸ３をリート端子である第１ないし第３接地端子ＧＮＤ１、ＧＮＤ２、ＧＮＤ３が跨いでいないため、配線間のインダクタンス等の影響が低減され、よりノイズを低減することができる。
さらに、既述のように、第１ないし第３制御信号端子Ｑ１Ｇ、Ｑ２Ｇ、Ｑ３Ｇは、それぞれの一端が基板Ｂの第１辺Ｂ１に近接するように、第１辺Ｂ１が延在する方向に沿って並んで配置され、第４ないし第６制御信号端子Ｑ４、Ｑ５、Ｑ６は、それぞれの一端が基板Ｂの第２辺Ｂ２に近接するように、第２辺Ｂ２が延在する方向に沿って並んで配置されている。
したがって、実施例１に係る半導体モジュール１００によれば、スイッチを制御するめの信号配線をハイサイドとローサイドに分けて配置して、スイッチを制御するための制御信号の配線の長さを揃えて、信号の伝達時間を均等にして制御性を向上することができる。
既述の実施例１では、第１ないし第３ハイサイドスイッチＱ１、Ｑ２、Ｑ３、及び、第１ないし第３ローサイドスイッチＱ４、Ｑ５、Ｑ６が、ｎＭＯＳＦＥＴである例（図２）について説明したが、他の半導体素子を適用するようにしてもよい。
すなわち、これらの第１ないし第３ハイサイドスイッチＱ１、Ｑ２、Ｑ３、及び、第１ないし第３ローサイドスイッチＱ４、Ｑ５、Ｑ６は、同様の機能を実施できるように、例えば、ｐＭＯＳＦＥＴや他の半導体素子で代替するようにしてもよい。
なお、この実施例２におけるその他の半導体モジュールの構成は、実施例１と同様である。
以上のように、本発明の一態様に係る半導体モジュール１００は、基板Ｂと、基板上に第１辺Ｂ１に沿って設けられた電源配線ＳＸと、電源配線に接続された電源端子Ｖｉｎと、基板上に、基板の第１辺Ｂ１に対向する第２辺Ｂ２に沿って設けられた、第１接地配線ＧＸ１、第２接地配線ＧＸ２、及び、第３接地配線ＧＸ３と、第１接地配線ＧＸ１に接続された第１接地端子ＧＮＤ１、第２接地配線ＧＸ２に接続された第２接地端子ＧＮＤ２、及び第３接地配線ＧＸ３に接続された第３接地端子ＧＮＤ３と、３相モータのコイルにそれぞれ接続される第１ないし第３モータ端子（Ｐ１、Ｐ２、Ｐ３）と、電源配線と第１ないし第３接地配線との間でハイサイドスイッチとローサイドスイッチとがそれぞれ直列に接続されて構成されるとともに、ハイサイドスイッチとローサイドスイッチとの接続点がそれぞれ第１ないし第３モータ端子に接続され、互いに並列に接続される第１ないし第３のハーフブリッジ（Ｑ１、Ｑ４）、（Ｑ２、Ｑ５）、（Ｑ３、Ｑ６）と、第１ないし第３のハーフブリッジのハイサイドスイッチとローサイドスイッチの動作を制御する制御信号が入力される第１ないし第６の制御信号端子（Ｑ１Ｇ、Ｑ２Ｇ、Ｑ３Ｇ、Ｑ４Ｇ、Ｑ５Ｇ、Ｑ６Ｇ）と、を備える。
そして、第１ないし第３制御信号端子Ｑ１Ｇ、Ｑ２Ｇ、Ｑ３Ｇは、それぞれの一端が基板Ｂの第１辺Ｂ１に近接するように、第１辺Ｂ１が延在する方向に沿って並んで配置され、第４ないし第６制御信号端子Ｑ４、Ｑ５、Ｑ６は、それぞれの一端が基板Ｂの第２辺Ｂ２に近接するように、第２辺Ｂ２が延在する方向に沿って並んで配置されている。
これにより、本発明の半導体モジュールによれば、スイッチを制御するめの信号配線をハイサイドとローサイドに分けて配置して、スイッチを制御するための制御信号の配線の長さを揃えて、信号の伝達時間を均等にして制御性を向上することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００ 半導体モジュール
Ｂ 基板
ＳＸ 電源配線
Ｖｉｎ 電源端子
ＧＸ１ 第１接地配線
ＧＸ２ 第２接地配線
ＧＸ３ 第３接地配線
ＧＮＤ１ 第１接地端子
ＧＮＤ２ 第２接地端子
ＧＮＤ３ 第３接地端子
Ｐ１ 第１モータ端子
Ｐ２ 第２モータ端子
Ｐ３ 第３モータ端子
Ｑ１Ｇ 第１制御信号端子
Ｑ２Ｇ 第２制御信号端子
Ｑ３Ｇ 第３制御信号端子
Ｑ４Ｇ 第４制御信号端子
Ｑ５Ｇ 第５制御信号端子
Ｑ６Ｇ 第６制御信号端子
ＢＷ１ 第１制御用ボンディングワイヤ
ＢＷ２ 第２制御用ボンディングワイヤ
ＢＷ３ 第３制御用ボンディングワイヤ
ＢＷ４ 第４制御用ボンディングワイヤ
ＢＷ５ 第５制御用ボンディングワイヤ
ＢＷ６ 第６制御用ボンディングワイヤ
ＴＭ サーミスタ
ＴＭ１ 第１温度検出信号端子
ＴＭ２ 第２温度検出信号端子
Ｚａ 第１支持用ダミー配線
Ｚｂ 第２支持用ダミー配線
Ｚｃ 第３支持用ダミー配線
Ｚｄ 第４支持用ダミー配線
ＭＸ１ 第１中央配線
ＭＸ２ 第２中央配線
ＭＸ３ 第３中央配線
Ｋ 封止部材
Ｑ１ 第１ハイサイドスイッチ
Ｑ２ 第２ハイサイドスイッチ
Ｑ３ 第３ハイサイドスイッチ
Ｑ４ 第１ローサイドスイッチ
Ｑ５ 第２ローサイドスイッチ
Ｑ６ 第３ローサイドスイッチ

Claims (15)

  1. 直流を３相の交流に変換し、当該３相の交流を３相モータに供給して駆動するための半導体モジュールであって、
    基板と、
    前記基板上に第１辺に沿って設けられた電源配線と、
    前記電源配線に接続された電源端子と、
    前記基板上に、前記基板の前記第１辺に対向する第２辺に沿って設けられた、第１接地配線、第２接地配線、及び、第３接地配線と、
    前記第１接地配線に接続された第１接地端子、前記第２接地配線に接続された第２接地端子、及び前記第３接地配線に接続された第３接地端子と、
    前記３相モータのコイルにそれぞれ接続される第１ないし第３モータ端子と、
    前記電源配線と前記第１ないし第３接地配線との間でハイサイドスイッチとローサイドスイッチとがそれぞれ直列に接続されて構成されるとともに、前記ハイサイドスイッチと前記ローサイドスイッチとの接続点がそれぞれ第１ないし第３モータ端子に接続され、互いに並列に接続される第１ないし第３のハーフブリッジと、
    前記第１ないし第３のハーフブリッジの前記ハイサイドスイッチと前記ローサイドスイッチの動作を制御する制御信号が入力される第１ないし第６の制御信号端子と、を備え、
    前記第１ないし第３制御信号端子は、それぞれの一端が前記基板の前記第１辺に近接するように、前記第１辺が延在する方向に沿って並んで配置され、
    前記第４ないし第６制御信号端子は、それぞれの一端が前記基板の前記第２辺に近接するように、前記第２辺が延在する方向に沿って並んで配置されている
    ことを特徴とする半導体モジュール。
  2. 前記第１のハーフブリッジの第１ハイサイドスイッチの制御電極と前記第１制御信号端子とを接続する第１制御用ボンディングワイヤと、
    前記第２のハーフブリッジの第２ハイサイドスイッチの制御電極と前記第２制御信号端子とを接続する第２制御用ボンディングワイヤと、
    前記第３のハーフブリッジの第３ローサイドスイッチの制御電極と前記第３制御信号端子とを接続する第３制御用ボンディングワイヤと、
    前記第１のハーフブリッジの第１ローサイドスイッチの制御電極と前記第４制御信号端子とを接続する第４制御用ボンディングワイヤと、
    前記第２のハーフブリッジの第２ローサイドスイッチの制御電極と前記第５制御信号端子とを接続する第５制御用ボンディングワイヤと、
    前記第３のハーフブリッジの第３ローサイドスイッチの制御電極と前記第６制御信号端子とを接続する第６制御用ボンディングワイヤと、をさらに備える
    ことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記第４制御用ボンディングワイヤは、前記第１接地配線上を通過するように配線され、
    前記第５制御用ボンディングワイヤは、前記第２接地配線上を通過するように配線され、
    前記第６制御用ボンディングワイヤは、前記第３接地配線上を通過するように配線されている
    ことを特徴とする請求項２に記載の半導体モジュール。
  4. 前記第１制御信号端子は、前記電源端子と前記第１モータ端子との間に接続され、
    前記第２制御信号端子は、前記第１モータ端子と前記第２モータ端子との間に接続され、
    前記第３制御信号端子は、前記第２モータ端子と前記第３モータ端子との間に接続されている
    ことを特徴とする請求項２に記載の半導体モジュール。
  5. 前記第１接地配線は、前記第１ローサイドスイッチの第２電極にボンディングワイヤを介して接続され、
    前記第２接地配線は、前記第２ローサイドスイッチの第２電極にボンディングワイヤを介して接続され、
    前記第３接地配線は、前記第３ローサイドスイッチの第２電極にボンディングワイヤを介して接続されている
    ことを特徴とする請求項４に記載の半導体モジュール。
  6. 前記第１辺と前記第３辺とが交差する前記基板の第１角部上に設けられた第１支持用ダミー配線と、
    前記第１辺と前記第４辺とが交差する前記基板の第２角部上に設けられた第２支持用ダミー配線と、
    前記第２辺と前記第３辺とが交差する前記基板の第３角部上に設けられた第３支持用ダミー配線と、
    前記第２辺と前記第４辺とが交差する前記基板の第４角部上に設けられた第４支持用ダミー配線と、
    をさらに備え、
    前記第１ないし第４支持用ダミー配線は、ワイヤボンディング時に前記基板を支持部材で抑えるために、前記ワイヤボンディング時に前記第１ないし第４支持用ダミー配線の上面が前記支持部材により抑えられるようになっている
    ことを特徴とする請求項４に記載の半導体モジュール。
  7. 前記基板上において、前記第１接地配線と前記第２接地配線との間、又は、前記第２接地配線と前記第３接地配線との間に位置するように、前記基板の第２辺に近接して配置され、温度を検出するためのサーミスタをさらに備える
    ことを特徴とする請求項１に記載の半導体モジュール。
  8. 前記第１ないし第３接地配線のそれぞれの面積は、前記電源配線の面積よりも小さいことを特徴とする請求項１に記載の半導体モジュール。
  9. 前記電源端子は、前記第１支持用ダミー配線上を迂回するように、配置され、
    前記第３モータ端子は、前記第２支持用ダミー配線上を迂回するように、配置され、
    前記第１接地端子は、前記第３支持用ダミー配線上を迂回するように、配置され、
    前記第３接地端子は、前記第４支持用ダミー配線上を迂回するように、配置されている
    ことを特徴とする請求項８に記載の半導体モジュール。
  10. 前記第１ないし第３制御信号端子は、それぞれの一端が前記基板の前記第１辺に近接するように、前記第１辺が延在する方向に沿って並んで配置され、
    前記第４ないし第６制御信号端子は、それぞれの一端が前記基板の前記第２辺に近接するように、前記第２辺が延在する方向に沿って並んで配置されている
    ことを特徴とする請求項１に記載の半導体モジュール。
  11. 前記第１制御信号端子は、前記電源端子と前記第１モータ端子との間に配置され、
    前記第２制御信号端子は、前記第１モータ端子と前記第２モータ端子との間に配置され、
    前記第３制御信号端子は、前記第２モータ端子と前記第３モータ端子との間に配置されている
    ことを特徴とする請求項１０に記載の半導体モジュール。
  12. 前記第４制御信号端子は、前記第１接地端子と前記第２接地端子との間に配置され、
    前記第５及び第６制御信号端子は、前記第２接地端子と前記第３接地端子との間に配置されている
    ことを特徴とする請求項１１に記載の半導体モジュール。
  13. 実装基板に接続される、前記第１ないし第３制御信号端子の他端は、前記実装基板に接続される、前記電源端子の他端、及び、前記第１ないし第３モータ端子の他端よりも、前記基板の前記第１辺に近い位置に配置されており、
    前記実装基板に接続される、前記第４ないし第６制御信号端子の他端は、前記実装基板に接続される、前記第１ないし第３接地端子の他端よりも、前記基板の前記第２辺に近い位置に配置されている
    ことを特徴とする請求項１２に記載の半導体モジュール。
  14. 前記第１のハーフブリッジの第１ハイサイドスイッチは、前記電源配線の一端上に配置され且つ前記電源配線ＳＸに第１電極が電気的に接続され、
    前記第３のハーフブリッジの第３ハイサイドスイッチは、前記電源配線の他端上に配置され且つ第１電極が前記電源配線に電気的に接続され、
    前記第２のハーフブリッジの第２ハイサイドスイッチは、前記第１ハイサイドスイッチと前記第３ハイサイドスイッチとの間に位置するように、前記電源配線上に配置され且つ第１電極が前記電源配線に電気的に接続されている
    ことを特徴とする請求項１に記載の半導体モジュール。
  15. 前記基板の上面に前記電源配線ＳＸの前記一端と前記第１接地配線との間に位置するように設けられ、上面に前記第１ローサイドスイッチが配置され、前記第１ハイサイドスイッチの他端及び前記第１モータ端子に電気的に接続された第１中央配線と、
    前記基板の上面に前記電源配線の前記他端と前記第３接地配線との間に位置するように設けられ、上面に前記第３ローサイドスイッチが配置され、前記第３ハイサイドスイッチの他端及び前記第３モータ端子に電気的に接続された第３中央配線と、
    前記基板の上面に前記電源配線と前記第２接地配線との間に位置し且つ前記第１中央配線と前記第３中央配線との間に位置するように設けられ、上面に前記第２ローサイドスイッチが配置され、前記第２ハイサイドスイッチの他端及び前記第２モータ端子に電気的に接続された第２中央配線と、をさらに備える
    ことを特徴とする請求項１４に記載の半導体モジュール。
JP2019503589A 2018-06-08 2018-06-08 半導体モジュール Pending JPWO2019234911A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/022010 WO2019234911A1 (ja) 2018-06-08 2018-06-08 半導体モジュール

Publications (1)

Publication Number Publication Date
JPWO2019234911A1 true JPWO2019234911A1 (ja) 2020-06-18

Family

ID=68769772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019503589A Pending JPWO2019234911A1 (ja) 2018-06-08 2018-06-08 半導体モジュール

Country Status (4)

Country Link
US (1) US11101204B2 (ja)
JP (1) JPWO2019234911A1 (ja)
CN (1) CN110870188B (ja)
WO (1) WO2019234911A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110859054B (zh) * 2018-06-08 2022-08-30 新电元工业株式会社 半导体模块
JP7137516B2 (ja) * 2019-04-12 2022-09-14 株式会社日立製作所 半導体装置および電力変換装置
JP7111079B2 (ja) * 2019-09-10 2022-08-02 株式会社デンソー 電力変換装置
US20230363097A1 (en) * 2022-05-04 2023-11-09 Wolfspeed, Inc. Dual inline power module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237369A (ja) * 2000-01-12 2001-08-31 Internatl Rectifier Corp 基板を持たない低コストパワー半導体モジュール
JP2011029262A (ja) * 2009-07-22 2011-02-10 Daikin Industries Ltd 電力変換装置
JP2014064377A (ja) * 2012-09-20 2014-04-10 Fuji Electric Co Ltd 半導体モジュール
JP6062565B1 (ja) * 2015-05-29 2017-01-18 新電元工業株式会社 半導体装置およびその製造方法
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7012810B2 (en) * 2000-09-20 2006-03-14 Ballard Power Systems Corporation Leadframe-based module DC bus design to reduce module inductance
WO2002082543A1 (en) * 2001-03-30 2002-10-17 Hitachi, Ltd. Semiconductor device
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
JP6685859B2 (ja) * 2016-07-12 2020-04-22 株式会社東芝 半導体モジュール、車両、及び、昇降機
CN110366816B (zh) * 2018-01-26 2021-09-10 新电元工业株式会社 电子模块
CN110366817B (zh) * 2018-01-26 2021-07-09 新电元工业株式会社 电子模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237369A (ja) * 2000-01-12 2001-08-31 Internatl Rectifier Corp 基板を持たない低コストパワー半導体モジュール
JP2011029262A (ja) * 2009-07-22 2011-02-10 Daikin Industries Ltd 電力変換装置
JP2014064377A (ja) * 2012-09-20 2014-04-10 Fuji Electric Co Ltd 半導体モジュール
JP6062565B1 (ja) * 2015-05-29 2017-01-18 新電元工業株式会社 半導体装置およびその製造方法
WO2017154198A1 (ja) * 2016-03-11 2017-09-14 新電元工業株式会社 半導体装置及びその製造方法、リードフレーム

Also Published As

Publication number Publication date
US20210167003A1 (en) 2021-06-03
CN110870188A (zh) 2020-03-06
CN110870188B (zh) 2022-10-28
US11101204B2 (en) 2021-08-24
WO2019234911A1 (ja) 2019-12-12

Similar Documents

Publication Publication Date Title
WO2019234911A1 (ja) 半導体モジュール
US9418975B1 (en) Semiconductor module, power conversion device, and method for manufacturing semiconductor module
JP4829690B2 (ja) 半導体装置
US9123711B2 (en) Wiring member and semiconductor module having the same
JP7131903B2 (ja) 半導体パッケージ
TW567513B (en) Switching circuit
JP2005252305A (ja) 電力用半導体装置
JP6466625B1 (ja) 半導体装置
JP6577146B1 (ja) 電子モジュール
WO2019234912A1 (ja) 半導体モジュール
JP6808810B2 (ja) 半導体モジュール
CN110462825B (zh) 半导体封装装置及其制造方法
JP6599564B1 (ja) 電子モジュール
US11145634B2 (en) Power converter
JPWO2019049214A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201110