JP6685859B2 - 半導体モジュール、車両、及び、昇降機 - Google Patents

Description

実施形態は、半導体モジュール、車両、及び、昇降機に関する。

例えば、電力変換モジュールのようなパワー半導体モジュールでは、スイッチング動作が高速になるにつれ、ゲート駆動ＩＣとスイッチング素子のゲート端子間の寄生インダクタンスによるゲート駆動信号の波形の鈍りによって、信号の立ち上がり、立ち下がりが遅くなる影響が顕著になる。

特開２００３−７０２３３号公報

本発明が解決しようとする課題は、高速スイッチングが可能な半導体モジュール、車両、及び、昇降機を提供することにある。

実施形態の半導体モジュールは、第１のスイッチング素子と、第１のスイッチング素子のオンオフを制御する第１のゲート駆動回路と、第１のスイッチング素子と並列又は直列に接続した第２のスイッチング素子と、第２のスイッチング素子のオンオフを制御する第２のゲート駆動回路と、第１のゲート駆動回路と第２のゲート駆動回路が同期してゲート駆動信号を出力するように制御する制御回路を有し、第１のゲート駆動回路は、第１のスイッチング素子に第１のゲート駆動信号を送信し、第２のゲート駆動回路は、第２のスイッチング素子に第２のゲート駆動信号を送信し、制御回路は、第１のゲート駆動信号が送信される時間と第２のゲート駆動信号を送信する時間が同期するように、第１のゲート駆動回路と第２のゲート駆動回路を制御し、制御回路は、第１のゲート駆動回路に第１の制御信号を送信し、制御回路は、第２のゲート駆動回路に第２の制御信号を送信し、第１のゲート駆動回路は、第１の制御信号を増幅して第１のスイッチング素子に第１のゲート駆動信号を送信し、第２のゲート駆動回路は、第２の制御信号を増幅して第２のスイッチング素子に第２のゲート駆動信号を送信し、制御回路は、第１のゲート駆動信号が送信される時間と第２のゲート駆動信号を送信する時間が同期するように第１の制御信号を送信する時間と第２の制御信号を送信する時間の差を調整し、制御回路は、時間ｔ _１Ａ に第１のゲート駆動回路に第１の制御信号を送信し、制御回路は、時間ｔ _２Ａ に第２のゲート駆動回路に第２の制御信号を送信し、第１のゲート駆動回路は、時間ｔ _１Ｂ に第１のスイッチング素子に第１のゲート駆動信号を送信し、第１のゲート駆動回路は、時間ｔ _２Ｂ に第２のスイッチング素子に第２のゲート駆動信号を送信し、Δｔ _Ｂ を、Δｔ _Ｂ ＝ｔ _１Ｂ −ｔ _２Ｂ とし、第１のゲート駆動信号と第２のゲート駆動信号の時間差の設定値をｔ _ＳＥＴＢ とするとき、制御回路は、−ｔ _ＳＥＴＢ ＜Δｔ _Ｂ＜ ｔ _ＳＥＴＢ を満たすかどうか演算し、Δｔ _Ｂ が−ｔ _ＳＥＴＢ ＜Δｔ _Ｂ＜ ｔ _ＳＥＴＢ を満たさないとき、補正時間ｔ _ｘ を、Δｔ _Ｂ −ｔ _ＳＥＴＢ ≦ｔ _ｘ ≦Δｔ _Ｂ ＋ｔ _ＳＥＴＢ をとし、制御回路は、時間ｔ _２Ａ をｔ _ｘ の時間分補正して、補正後のΔｔ _Ｂ が−ｔ _ＳＥＴＢ ＜Δｔ _Ｂ＜ ｔ _ＳＥＴＢ を満たし、第１のスイッチング素子と第１のゲート駆動回路の間の第１の接続配線の第１の寄生インダクタンス及び第２のスイッチング素子と第２のゲート駆動回路の間の第２の接続配線の第２の寄生インダクタンスは６０ｎＨ以下である。

第１の実施形態の半導体モジュールの回路。 第１の実施形態の半導体モジュールの断面模式図。 第１の実施形態の半導体モジュールの制御方法を示すチャート図。 第２の実施形態の半導体モジュールの回路。 第３の実施形態の半導体モジュールの回路。 第４の実施形態の半導体モジュールの回路。 第５の実施形態の車両の模式図。 第６の実施形態の昇降機の模式図。

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

（第１の実施形態）
第１の実施形態にかかる半導体モジュール１００は、第１のスイッチング素子Ｑ１、第１のスイッチング素子Ｑ１のオンオフを制御する第１のゲート駆動回路Ｃ１、前記第１のスイッチング素子Ｑ１と並列又は直列に接続した第２のスイッチング素子Ｑ２、前記第２のスイッチング素子Ｑ２のオンオフを制御する第２のゲート駆動回路Ｃ２と、前記第１のゲート駆動回路Ｃ１と前記第２のゲート駆動回路Ｃ２が同期してゲート駆動信号を出力するように制御する制御回路Ｃ３とを有する。

図１は、第１の実施形態にかかる半導体モジュール１００の回路図である。図１の半導体モジュール１００は、パワーインテリジェントモジュールと呼ばれる半導体モジュールであって、並列に接続した第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２と、第１のスイッチング素子Ｑ１と接続した第１のゲート駆動回路Ｃ１と、第２のスイッチング素子Ｑ２と接続した第２のゲート駆動回路Ｃ２と、第１のゲート駆動回路Ｃ１及び第２のゲート駆動回路Ｃ２と接続した制御回路Ｃ３とを有する。図１では、高電位側をＶ_Ｈ、低電位側をＶ_Ｌと示した。図１等では２つのスイッチング素子を並列にした形態であるが、これに限定されず３以上のスイッチング素子を並列に接続した形態においても同様のゲート駆動回路による制御を行う。

図２には、第１の実施形態にかかる半導体モジュール１００の模式図を示す。第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第１のゲート駆動回路Ｃ１、第２のゲート駆動回路Ｃ２及び制御回路Ｃ３は、基板１０１上に設けられている。例えば基板上の回路で各素子や各回路が接続される。より具体的には、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第１のゲート駆動回路Ｃ１及び第２のゲート駆動回路Ｃ２は同一の領域に設けられ、制御回路Ｃ３は前記領域から離間した別領域に設けられてもよい。

第１のスイッチング素子Ｑ１は、第２のスイッチング素子Ｑ２と並列又は直列に接続した半導体素子である。第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やワイドバンドギャップのＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)である。ワイドバンドギャップのＭＯＳＦＥＴは、具体的には、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、Ｇａ_２Ｏ_３（酸化ガリウム）やダイヤモンド等のうちのいずれかの半導体のＭＯＳＦＥＴが挙げられる。回路の耐圧または電流容量を高めるために、複数のスイッチング素子を並列又は直列に接続することが好ましい。図１では、ｎ型のＭＯＳＦＥＴを用いた回路を示しているが、ｎ型のＭＯＳＦＥＴに限定されない。図１の第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のダイオードは寄生ダイオードを表している。スイッチング素子には還流ダイオードを並列設けてもよい。

第１のスイッチング素子Ｑ１のゲート端子は、第１のゲート駆動回路Ｃ１と接続する。より具体的には、第１のスイッチング素子Ｑ１のゲート端子と第１のゲート駆動回路Ｃ１の信号出力端子が接続する。

また、第２のスイッチング素子Ｑ２のゲート端子は、第２のゲート駆動回路Ｃ２と接続する。より具体的には、第２のスイッチング素子Ｑ２のゲート端子と第２のゲート駆動回路Ｃ２の信号出力端子が接続する。第１のゲート駆動回路Ｃ１と第２のゲート駆動回路Ｃ２は、物理的に独立した２つの回路であり、独立してゲート駆動信号を送信する。

第１のゲート駆動回路Ｃ１は、第１のスイッチング素子Ｑ１のオンオフを制御する回路である。第１のゲート駆動回路Ｃ１は、受信した信号を増幅する回路を少なくとも有する。第１のゲート駆動回路Ｃ１は、制御回路Ｃ３から送信された第１の制御信号Ｓ１を受信し、信号を増幅して第１のスイッチング素子Ｑ１のゲートに第１のゲート駆動信号Ｓ２を送信する。第１のゲート駆動回路Ｃ１は、第１のスイッチング素子のＶ_Ｌ側と接続する。また、第１のゲート駆動回路Ｃ１は制御回路Ｃ３と接続し、第１のゲート駆動信号Ｓ２は、制御回路Ｃ３にも送信される。

第２のゲート駆動回路Ｃ２は、第１のゲート駆動回路Ｃ１と同様である。第２のゲート駆動回路Ｃ２も、受信した信号を増幅する回路を少なくとも有する。そして、第２のゲート駆動回路Ｃ２は、第２のスイッチング素子Ｑ２のオンオフを制御する信号を送信する。第２のゲート駆動回路Ｃ２は、制御回路Ｃ３から送信された第２の制御信号Ｓ３を受信し、信号を増幅して第２のスイッチング素子Ｑ２のゲートに第２のゲート駆動信号Ｓ４を送信する。第２のゲート駆動回路Ｃ２は、例えば、第１のゲート駆動回路Ｃ１と同様の集積回路で構成されることが好ましい。第２のゲート駆動回路Ｃ２は、第２のスイッチング素子のＶ_Ｌ側と接続する。また、第２のゲート駆動回路Ｃ２は制御回路Ｃ３と接続し、第２のゲート駆動信号Ｓ４は、制御回路Ｃ３にも送信される。

第１のスイッチング素子Ｑ１と第１のゲート駆動回路Ｃ１の間の第１の接続配線Ｗ１及び第２のスイッチング素子Ｑ２と第２のゲート駆動回路Ｃ２の間の第２の接続配線Ｗ２は短いことが好ましい。かかる配線の寄生インダクタンスが小さいほどゲート駆動回路からのオンオフ信号の立上り時間及び立下り時間が短くなり、スイッチング周波数の高周波数化の観点から好ましい。実施形態では、１つのゲート駆動回路で複数のスイッチング素子を制御する構成を採用していないため、寄生インダクタンスのばらつきを抑えつつ、寄生インダクタンスを小さくすることが可能となる。

第１のゲート駆動回路Ｃ１と第２のゲート駆動回路Ｃ２を物理的に独立させることで、ゲート駆動回路とゲート端子間の距離を近接させ、接続配線の長さを縮めることができる。例えば、１つのゲート駆動回路で２つのスイッチング素子のゲートのオンオフを制御するように構成すると、２つのスイッチング素子のゲート端子までの接続配線が長くなるか、一方のスイッチング素子までの接続配線が短くて他方のスイッチング素子までの接続配線が長くなる。従って、１つのゲート駆動回路で２つのスイッチング素子を制御するとゲート駆動回路とスイッチング素子の距離の関係上、寄生インダクタンスの増加が問題となる。

実施形態の半導体モジュール１００では、１つのゲート駆動回路と１つのスイッチング素子を１組とする構成を複数備えている（図１では２組）。かかる構成を採用すると、各組において、スイッチング素子のゲート端子とゲート駆動回路の信号出力端子間の配線長さを短くすることができる。さらに、各組間の配線長さの差を減らし、実質的になくすことができる。そこで、第１の接続配線Ｗ１の第１の寄生インダクタンスＬ１及び第２の接続配線Ｗ２の第２の寄生インダクタンスＬ２は、１００ｎＨ以下であることが好ましい。また、第１の寄生インダクタンスＬ１と第２の寄生インダクタンスＬ２の差は１０％以下であることが好ましい。

ゲート駆動の立上り及び立下り時間を３０ｎｓ以下にする観点からは、第１の寄生インダクタンスＬ１と第２の寄生インダクタンスＬ２は、６０ｎＨ以下であることが好ましく、第１の寄生インダクタンスＬ１と第２の寄生インダクタンスＬ２の差は１０％以下であることが好ましい。さらに、ゲート駆動の立上り及び立下り時間を１０ｎｓ以下にする観点からは、第１の寄生インダクタンスＬ１と第２の寄生インダクタンスＬ２は、１５ｎＨ以下であることが好ましく、第１の寄生インダクタンスＬ１と第２の寄生インダクタンスＬ２の差は１０％以下であることが好ましい。

ゲート駆動回路は制御信号を受信してからゲート駆動信号を出力するまでに十数ｎｓ〜数十ｎｓのライムラグが存在する。また、同一の回路で構成したゲート駆動回路であっても十数ｎｓ〜数十ｎｓの誤差が生じる。そのため、寄生インダクタンスを小さくしたとしても第１のゲート駆動回路Ｃ１と第２のゲート駆動回路Ｃ２の誤差によっては、ゲート駆動の立上り及び立下り時間を短くできない場合があり、スイッチング周波数を上げる観点から問題となる。

制御回路Ｃ３は、第１のゲート駆動回路Ｃ１と第２のゲート駆動回路Ｃ２が同期してゲート駆動信号を出力するように制御する回路である。制御回路Ｃ３は、信号を送信する回路と、信号の時間を記憶する記憶回路と、演算する演算回路を少なくとも有する。制御信号をゲート駆動回路へ送信するために制御回路Ｃ３は、第１のゲート駆動回路Ｃ１と第２のゲート駆動回路Ｃ２の信号入力端子と接続し、さらに、制御回路Ｃ３は第１の制御信号Ｓ１と第２の制御信号Ｓ３を送信する時間を調整して、第１のゲート駆動信号Ｓ２と第２のゲート駆動信号Ｓ４を同期させる。制御回路Ｃ３は、第１のゲート駆動回路Ｃ１に第１の制御信号Ｓ１を送信し、第２のゲート駆動回路Ｃ２に第２の制御信号Ｓ３を送信する。

スイッチング素子のオンオフ制御は、図３のチャート図を用いて説明する。まず、制御回路Ｃ３を始動（Ｓ００）して、時間ｔ_１Ａに第１の制御信号Ｓ１が制御回路Ｃ３から第１のゲート駆動回路Ｃ１へ送信される（Ｓ０１）。次いで、第１の制御信号Ｓ１を受信した第１のゲート駆動回路Ｃ１は、信号を増幅して、時間ｔ_１Ｂに第１のスイッチング素子Ｑ１のオンオフを制御する第１のゲート駆動信号Ｓ２を第１のスイッチング素子Ｑ１及び制御回路Ｃ３へ送信する（Ｓ０２）。また、時間ｔ_２Ａに第２の制御信号Ｓ３が制御回路Ｃ３から第２のゲート駆動回路Ｃ２へ送信される（Ｓ０３）。次いで、第２の制御信号Ｓ３を受信した第２のゲート駆動回路Ｃ２は、信号を増幅して、時間ｔ_２Ｂに第２のスイッチング素子Ｑ２のオンオフを制御する第２のゲート駆動信号Ｓ４を第２のスイッチング素子Ｑ２及び制御回路Ｃ３へ送信する（Ｓ０４）。次いで、制御回路Ｃ３に設定された第１のゲート駆動信号Ｓ２が送信される時間と第２のゲート駆動信号Ｓ４が送信される時間の差が設定された範囲内であるか判定し、範囲内であれば、再びＳ０１からＳ０４のステップを繰り返す（Ｓ０５）。第１のゲート駆動信号Ｓ２が送信される時間と第２のゲート駆動信号Ｓ４が送信される時間の差が設定された範囲外である場合は、時間ｔ_２Ａを補正して、再びＳ０１からＳ０４のステップを繰り返す（Ｓ０６）。

制御回路Ｃ３は、Δｔ_Ｂ＝ｔ_１Ｂ−ｔ_２Ｂの式より、Δｔ_Ｂを求める。そして、−ｔ_ＳＥＴＢ＜Δｔ_Ｂ＜ｔ_ＳＥＴＢを満たすか判定する（Ｓ０７）。ｔ_ＳＥＴＢは、設定値であり、制御回路Ｃ３に設定された第１のゲート駆動信号Ｓ２が送信される時間と第２のゲート駆動信号Ｓ４が送信される時間の差の設定された許容値である。ｔ_ＳＥＴＢは、３０ｎｓ以下が好ましく、１０ｎｓ以下がより好ましい。かかる条件（−ｔ_ＳＥＴＢ＜Δｔ_Ｂ＜ｔ_ＳＥＴＢ）を満たすとき（ＹＥＳ）、第１のゲート駆動信号Ｓ２が送信される時間と第２のゲート駆動信号Ｓ４が送信される時間の差が小さい状態である。かかる演算は、制御回路Ｃ３にて行う。

また、かかる条件（−ｔ_ＳＥＴＢ＜Δｔ_Ｂ＜ｔ_ＳＥＴＢ）を満たさないとき（ＮＯ）、時間ｔ_２Ａを補正時間ｔ_ｘの時間分補正を行う。時間ｔ_２Ａに補正時間ｔ_ｘを足して（ｔ_２Ａ＝ｔ_２Ａ＋ｔ_ｘ）、または引いて（ｔ_２Ａ＝ｔ_２Ａ−ｔ_ｘ）、時間ｔ_２Ａを補正して、第１の制御信号Ｓ１が送信される時間と第２の制御信号Ｓ３が送信される時間の差を調整する。結果的に、第１のゲート駆動信号Ｓ２が送信される時間と第２のゲート駆動信号Ｓ４が送信される時間の差が調整され、補正後のΔｔＢは、−ｔ_ＳＥＴＢ＜Δｔ_Ｂ＜ｔ_ＳＥＴＢを満たす。補正時間ｔ_ｘは、Δｔ_Ｂ−ｔ_ＳＥＴＢ≦ｔｘ≦Δｔ_Ｂ＋ｔ_ＳＥＴＢである。かかる演算は、制御回路Ｃ３にて行う。これらをまとめると、Δｔ_Ｂを、Δｔ_Ｂ＝ｔ_１Ｂ−ｔ_２Ｂとし、第１のゲート駆動信号Ｓ２と第２のゲート駆動信号Ｓ４の時間差の設定値をｔ_ＳＥＴＢとするとき、制御回路Ｃ３は、−ｔ_ＳＥＴＢ＜Δｔ_Ｂ＜ｔ_ＳＥＴＢを満たすかどうか演算し、Δｔ_Ｂが−ｔ_ＳＥＴＢ＜Δｔ_Ｂ＜ｔ_ＳＥＴＢを満たさないとき、補正時間ｔ_ｘを、Δｔ_Ｂ−ｔ_ＳＥＴＢ≦ｔ_ｘ≦Δｔ_Ｂ＋ｔ_ＳＥＴＢをとし、制御回路Ｃ３は、時間ｔ_２Ａをｔ_ｘの時間分補正して、補正後のΔｔ_Ｂが−ｔ_ＳＥＴＢ＜Δｔ_Ｂ＜ｔ_ＳＥＴＢを満たす。

第１のゲート駆動信号Ｓ２が送信される時間と第２のゲート駆動信号Ｓ４が送信される時間の差は、温度等の条件によって変化するため、１回だけでなく、任意の間隔で第１のゲート駆動信号Ｓ２が送信される時間と第２のゲート駆動信号Ｓ４が送信される時間の差を求め、第１のゲート駆動回路Ｃ１と第２のゲート駆動回路Ｃ２が同期してゲート駆動信号を出力するように制御することが好ましい（図中のループ）。実施形態の半導体モジュールの動作中に任意の間隔で特定の条件の時に上記のΔｔ_Ｂを±ｔ_ＳＥＴＢより小さくする補正を行うことで、モジュールの動作中のゲート駆動による立上り時間及び立下り時間の変化を抑制することができる。ゲート駆動による立上り時間及び立下り時間を３０ｎｓ、１０ｎｓ以下にするためには、少しの動作条件の変化であっても、これらの時間に大きな影響を与えてしまう。経時的、熱的等の理由による変化に対応できる点で実施形態のモジュールは好適である。

第１のゲート駆動回路Ｃ１と第２のゲート駆動回路Ｃ２が同期してゲート駆動信号を出力すると、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２が同時又はほぼ同時にオンまたはオフが切り替わる。すると、片方のみのスイッチング素子だけがオンになっている状態を防ぎ、素子破壊が生じにくくなる。また、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２が同時又はほぼ同時にオンまたはオフが切り替わるため、並列に接続した第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を含む回路のゲート駆動による立上り時間及び立下り時間を短縮することができる。かかる回路のゲート駆動による立上り時間及び立下り時間は、スイッチング周波数を例えば、５０ｋＨｚ以上に上げる観点から、３０ｎｓ以下が好ましく、１０ｎｓ以下がより好ましい。

並列に接続した第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２を含む回路の立上り時間及び立下り時間は、次のように求められる。かかる立上り時間及び立下り時間は、先にゲート駆動信号を送信する時間ｔ_Ｂから、スイッチング素子のオンオフが切り替わりのＶ_Ｌ側の電位がオンまたはオフ時の定常状態の電位になった時間までの時間である。

第１の接続配線Ｗ１と第２の接続配線Ｗ２をつなぐ配線は無いことが好ましい。かかる配線が存在する場合、かかる配線をゲート駆動信号が通るため、ゲート駆動信号を送信する時間の早い方のゲート駆動信号が複数のスイッチング素子を駆動する構成となる。すると、寄生インダクタンスが大きくなり、ばらつきが生じてしまう。さらに、第１の接続配線Ｗ１と第２の接続配線Ｗ２をつなぐと、第１のゲート駆動信号Ｓ２が第２のゲート駆動回路Ｃ２に流れるため、第２のゲート駆動回路Ｃ２のノイズ源となる恐れが生じる。第２のゲート駆動信号Ｓ４についても同様に、第１のゲート駆動回路Ｃ１のノイズ源となる恐れがあり、第１の接続配線Ｗ１と第２の接続配線Ｗ２をつなぐ配線は無いことが好ましい。

なお、上記において、ゲート駆動信号は、スイッチング素子のオンオフを切り替える信号を前提に説明をしたが、第１のゲート駆動信号Ｓ２と第２のゲート駆動信号Ｓ４の時間差を調整することができればよい。そのため、ゲート駆動信号は、スイッチング素子のオンオフを切り替えない程度の電圧条件で実施し、ゲート駆動信号を同期するように制御してもよい。

実施形態では第１のゲート駆動信号Ｓ２と第２のゲート駆動信号Ｓ４の時間差を演算によって調整するアクティブゲート駆動が可能となる。物理的に遅延回路を設けて信号の遅延を調整するパッシブ制御とは異なり、動作中に熱等の理由により生じた時間差を含めた時間差の補正が可能となる。パッシブ制御では、設計値を調整することはできるが、回路の例えばＩＣの誤差を補正することはできない。

また、ゲート駆動信号を比較することでスイッチング素子の特性差を検知することができる。そして、スイッチング素子の特性差を検知した場合は、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２の特性差を補うように第１のゲート駆動信号Ｓ２と第２のゲート駆動信号Ｓ４の時間差を調整してもよい。

スイッチング素子を直列に接続した場合も、並列に接続した場合と同様に、制御回路Ｃ３によって第１のゲート駆動回路Ｃ１及び第２のゲート駆動回路Ｃ２が同期してゲート駆動信号を出力するように制御すればよい。直列の場合は、ゲート駆動信号の時間差があり、スイッチング素子のオンオフ時間差が生じると、立上りの遅い方に高電圧が印加され、立下りは立下りの早い素子に高電圧が印加されてしまう。立上り時間立下り時間が長い場合は、高電圧印加の影響は小さいが、実施形態では、高い周波数でスイッチングを行うため、従来では問題とならなかった誤差によって、スイッチング素子の破壊を招く恐れがあるため、第１のゲート駆動回路Ｃ１及び第２のゲート駆動回路Ｃ２が同期してゲート駆動信号を出力する。

実施形態では、２つのスイッチング素子を並列又は直列に接続した形態であるが、接続するスイッチング素子が３以上になれば、上記と同様の方法でゲート駆動信号の時間差を調整し、並列又は直列に接続したスイッチング素子を含む回路のゲート駆動による立上り時間及び立下り時間を調整する。

実施形態の半導体モジュール１００には、温度センサ、電流計、電圧計を設け、半導体モジュール１００の情報の送信回路を設けたり、回路の動作の制御する回路などを設けたりしてもよい。半導体モジュールの動作を監視し、制御する構成にすることが好ましい。送信回路等は、半導体モジュール１００外の装置と有線（有線LAN、シリアル接続等）接続したり、デジタル無線通信（Wi-Fi, Bluetooth(商標)等）したりすることができる。

（第２の実施形態）
第２の実施形態は、第１の実施形態の半導体モジュール１００を用いた昇圧回路を有する半導体モジュール２００にかかる形態である。図４に第２の実施形態の半導体モジュール２００の回路図を示す。図４は、昇圧チョッパ回路に第１の実施形態の半導体モジュール１００を用いた回路であって、直流電源Ｖ、リアクトルＬ、コンデンサＣと半導体モジュール１００によって構成される。昇圧回路に第１の実施形態の半導体モジュール１００を用いることによって、スイッチング周波数を高くすることができ、リアクトルＬを小さくし、半導体モジュール２００の小型化の利点を有する。第２の実施形態の半導体モジュール２００の断面模式図は、図２の模式図に類似の構成を採用することができる。

（第３の実施形態）
第３の実施形態は、第１の実施形態の半導体モジュール１００を用いたインバータ回路を有する半導体モジュール３００にかかる形態である。図５に第３の実施形態の半導体モジュール３００の回路図を示す。図５は、フルブリッジの三相インバータ回路に第１の実施形態の半導体モジュール１００を用いた回路であって、直流電源Ｖ、コンデンサＣと半導体モジュール１００によって構成される。スイッチング周波数を上げることにより、騒音抑制等の利点を有する。第３の実施形態の半導体モジュール３００の断面模式図は、図２の模式図に類似の構成を採用することができる。インバータ回路に第１の実施形態の半導体モジュール１００を採用することによって、素子破壊がされにくく、騒音抑制等の利点を有する。

（第４の実施形態）
第４の実施形態は、第１の実施形態の半導体モジュール１００を用いた昇圧回路及びインバータ回路を有する半導体モジュール４００にかかる形態である。図６に第４の実施形態の半導体モジュール４００の回路図を示す。図６は、昇圧チョッパ回路で昇圧した直流電源を、フルブリッジの三相インバータ回路で交流変換する回路であって、第２の実施形態の昇圧回路と第３の実施形態の三相インバータ回路を組み合わせた構成である。第４の実施形態の半導体モジュール４００の断面模式図は、図２の模式図に類似の構成を採用することができる。昇圧回路及びインバータ回路に第１の実施形態の半導体モジュール１００を採用することによって、素子破壊がされにくく、モジュールの小型化及び騒音抑制等の利点を有する。

（第５の実施形態）
第５の実施形態は昇圧回路を有する半導体モジュール２００、インバータ回路を有する半導体モジュール３００、又は、昇圧回路及びインバータ回路を有する半導体モジュール４００を用いた車両５００にかかる形態である。車両５００は、電動車両と内燃機関を有するハイブリッド車両の両方が含まれる。また、車両５００の具体例としては、自動車や電車が挙げられる。図７の模式図に示す車両５００は、半導体モジュール２００、３００、４００と、車体５０１と、車輪５０２と、車輪５０２を駆動するモーター５０３と、電源５０４を有する。インバータ回路から供給される交流電圧によりモーター５０３を駆動して車輪を回転させ車両を移動させる。電源５０４は、二次電池や燃料電池が挙げられる。また、車両の減速時にモーターを回転させ、インバータ回路で変換した電気を二次電池に充電する構成に実施形態の半導体モジュールを用いてもよい。また、インバータ回路を複数設け、モーター５０３を駆動するインバータ回路と車両の電子機器を動かす図示しない発電機を駆動するためのインバータ回路半導体モジュール３００、４００に採用してもよい。実施形態の半導体モジュールを採用することによって、素子破壊がされにくく、モジュールの小型化及び交流変換時の騒音抑制等の利点を有する。

（第６の実施形態）
第６の実施の形態は、インバータ回路を有する半導体モジュール３００又は昇圧回路及びインバータ回路を有する半導体モジュール４００を用いた昇降機６００にかかる形態である。図８の模式図に示す昇降機６００は、かご６０１と、ロープ６０２と、カウンターウェイト６０３と、モーター６０４と半導体モジュール３００、４００を有する。ロープ６０２は、かご６０１とカウンターウェイト６０３を接続し、半導体モジュール３００、４００から供給される交流電圧によりモーター６０４を駆動して、かご６０１を上下移動させる。半導体モジュール３００、４００を用いているため、素子破壊がされにくく、モジュールの小型化及び騒音抑制等の効果を有する。

また、第５乃至第６の実施形態において、本発明の半導体装置を車両や昇降機に適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００ ：半導体モジュール
１０１ ：基板
２００ ：半導体モジュール
３００ ：半導体モジュール
４００ ：半導体モジュール
５００ ：車両
５０１ ：車体
５０２ ：車輪
５０３ ：モーター
５０４ ：電源
６００ ：昇降機
６０１ ：かご
６０２ ：ロープ
６０３ ：カウンターウェイト
６０４ ：モーター
Ｃ ：コンデンサ
Ｃ１ ：第１のゲート駆動回路
Ｃ２ ：第２のゲート駆動回路
Ｃ３ ：制御回路
Ｌ ：リアクトル
Ｌ１ ：第１の寄生インダクタンス
Ｌ２ ：第２の寄生インダクタンス
Ｑ１ ：第１のスイッチング素子
Ｑ２ ：第２のスイッチング素子
Ｓ１ ：第１の制御信号
Ｓ２ ：第１のゲート駆動信号
Ｓ３ ：第２の制御信号
Ｓ４ ：第２のゲート駆動信号
Ｖ ：直流電源
Ｗ１ ：第１の接続配線
Ｗ２ ：第２の接続配線
Ｖ_Ｈ ：高電位側
Ｖ_Ｌ ：低電位側

Claims (12)

1. 第１のスイッチング素子と、
   前記第１のスイッチング素子のオンオフを制御する第１のゲート駆動回路と、
   前記第１のスイッチング素子と並列又は直列に接続した第２のスイッチング素子と、
   前記第２のスイッチング素子のオンオフを制御する第２のゲート駆動回路と、
   前記第１のゲート駆動回路と前記第２のゲート駆動回路が同期してゲート駆動信号を出力するように制御する制御回路を有し、
   前記第１のゲート駆動回路は、前記第１のスイッチング素子に第１のゲート駆動信号を送信し、
   前記第２のゲート駆動回路は、前記第２のスイッチング素子に第２のゲート駆動信号を送信し、
   前記制御回路は、前記第１のゲート駆動信号が送信される時間と前記第２のゲート駆動信号を送信する時間が同期するように、前記第１のゲート駆動回路と前記第２のゲート駆動回路を制御し、
   前記制御回路は、前記第１のゲート駆動回路に第１の制御信号を送信し、
   前記制御回路は、前記第２のゲート駆動回路に第２の制御信号を送信し、
   前記第１のゲート駆動回路は、前記第１の制御信号を増幅して前記第１のスイッチング素子に第１のゲート駆動信号を送信し、
   前記第２のゲート駆動回路は、前記第２の制御信号を増幅して前記第２のスイッチング素子に第２のゲート駆動信号を送信し、
   前記制御回路は、前記第１のゲート駆動信号が送信される時間と前記第２のゲート駆動信号を送信する時間が同期するように前記第１の制御信号を送信する時間と前記第２の制御信号を送信する時間の差を調整し、
   前記制御回路は、時間ｔ _１Ａ に前記第１のゲート駆動回路に第１の制御信号を送信し、
   前記制御回路は、時間ｔ _２Ａ に前記第２のゲート駆動回路に第２の制御信号を送信し、
   前記第１のゲート駆動回路は、時間ｔ _１Ｂ に前記第１のスイッチング素子に第１のゲート駆動信号を送信し、
   前記第１のゲート駆動回路は、時間ｔ _２Ｂ に前記第２のスイッチング素子に第２のゲート駆動信号を送信し、
   Δｔ _Ｂ を、Δｔ _Ｂ ＝ｔ _１Ｂ −ｔ _２Ｂ とし、
   前記第１のゲート駆動信号と前記第２のゲート駆動信号の時間差の設定値をｔ _ＳＥＴＢ とするとき、
   前記制御回路は、−ｔ _ＳＥＴＢ ＜Δｔ _Ｂ＜ ｔ _ＳＥＴＢ を満たすかどうか演算し、
   Δｔ _Ｂ が−ｔ _ＳＥＴＢ ＜Δｔ _Ｂ＜ ｔ _ＳＥＴＢ を満たさないとき、
   補正時間ｔ _ｘ を、Δｔ _Ｂ −ｔ _ＳＥＴＢ ≦ｔ _ｘ ≦Δｔ _Ｂ ＋ｔ _ＳＥＴＢ をとし、
   前記制御回路は、時間ｔ _２Ａ をｔ _ｘ の時間分補正して、
   補正後のΔｔ _Ｂ が−ｔ _ＳＥＴＢ ＜Δｔ _Ｂ＜ ｔ _ＳＥＴＢ を満たし、
   前記第１のスイッチング素子と前記第１のゲート駆動回路の間の第１の接続配線の第１の寄生インダクタンス及び前記第２のスイッチング素子と前記第２のゲート駆動回路の間の第２の接続配線の第２の寄生インダクタンスは６０ｎＨ以下である半導体モジュール。
2. 前記第１のゲート駆動信号が送信される時間と前記第２のゲート駆動信号を送信する時間の差は、３０ｎｓ以下である請求項１に記載の半導体モジュール。
3. 前記第１のゲート駆動信号が送信される時間と前記第２のゲート駆動信号を送信する時間の差は、１０ｎｓ以下である請求項２に記載の半導体モジュール。
4. 前記第１のスイッチング素子と前記第１のゲート駆動回路の間の第１の接続配線の第１の寄生インダクタンス及び前記第２のスイッチング素子と前記第２のゲート駆動回路の間の第２の接続配線の第２の寄生インダクタンスの差は１０％以下である請求項１乃至３のいずれか１項に記載の半導体モジュール。
5. 並列又は直列に接続した前記第１のスイッチング素子と前記第２のスイッチング素子を含む回路のゲート駆動による立上り時間及び立下り時間を３０ｎｓ以下とする請求項１乃至４のいずれか１項に記載の半導体モジュール。
6. 並列又は直列に接続した前記第１のスイッチング素子と前記第２のスイッチング素子を含む回路のゲート駆動による立上り時間及び立下り時間を１０ｎｓ以下とする請求項１乃至５のいずれか１項に記載の半導体モジュール。
7. 前記第１のスイッチング素子と前記第２のスイッチング素子の特性差を前記第１のゲート駆動信号及び第２のゲート駆動信号を比較することで検知し、
   前記特性差を補うように前記第１のゲート駆動信号と前記第２のゲート駆動信号の時間差を調整する請求項１乃至６のいずれか１項に記載の半導体モジュール。
8. 請求項１乃至７のいずれか１項に記載の半導体モジュールを昇圧回路を有するモジュールに用いた半導体モジュール。
9. 請求項１乃至８のいずれか１項に記載の半導体モジュールをインバータ回路を有するモジュールに用いた半導体モジュール。
10. 請求項１乃至８のいずれか１項に記載の半導体モジュールを昇圧回路及びインバータ回路を有するモジュールに用いた半導体モジュール。
11. 請求項１乃至９のいずれか１項に記載の半導体モジュールを用いた車両。
12. 請求項１乃至９のいずれか１項に記載の半導体モジュールを用いた昇降機。