CN102810852A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102810852A
CN102810852A CN2012100664056A CN201210066405A CN102810852A CN 102810852 A CN102810852 A CN 102810852A CN 2012100664056 A CN2012100664056 A CN 2012100664056A CN 201210066405 A CN201210066405 A CN 201210066405A CN 102810852 A CN102810852 A CN 102810852A
Authority
CN
China
Prior art keywords
terminal
tie point
semiconductor device
electric power
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100664056A
Other languages
English (en)
Other versions
CN102810852B (zh
Inventor
神户伸介
河本厚信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102810852A publication Critical patent/CN102810852A/zh
Application granted granted Critical
Publication of CN102810852B publication Critical patent/CN102810852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/344—Active dissipative snubbers

Abstract

本发明涉及半导体装置，目的在于提供能有效利用浪涌电压的能量的技术。半导体装置具有：并联连接体(1)，包括在第一和第二连接点(71、72)间并联连接的IGBT(1a)及恢复二极管(1b)；第一缓冲器件(SD1)，具有IGBT(1a)的耐压以下的钳位电平；第二缓冲器件(SD2)，具有向IGBT(1a)的驱动电路(53)提供电力的电力提供部(54)的输出电压以上的钳位电平。第一缓冲器件(SD1)的一个端子经第一连接点(71)与并联连接体(1)的一端连接，第一缓冲器件(SD1)的另一个端子经第三连接点(73)与第二缓冲器件(SD2)的一个端子连接，第二缓冲器件(SD2)的另一个端子经第二连接点(72)与并联连接体(1)的另一端连接。半导体装置经第二及第三连接点(72、73)向电力提供部(54)反馈电力。

Description

半导体装置
技术领域
本发明涉及对浪涌电压进行抑制的半导体装置。
背景技术
在使用开关速度快的IGBT等开关元件的逆变器（inverter）半导体模块（逆变器电路（inverter circuit））或斩波电路（chopper circuit）等中，当该开关元件关断（turn off）时产生急剧的电流变化。其结果是，与主电路的浮置电感（floating inductance）对应地产生高的电压（关断浪涌电压）。此外，即使在添加了回流二极管（恢复二极管）的情况下，当该回流二极管截止时也由于同样的原理产生高的电压（恢复浪涌电压）。
因此，在具有逆变器桥（inverter bridge）的逆变器电路或斩波电路等中，设置使关断时的浪涌电压变低的缓冲电路，从而确保开关元件的安全工作区域（SOA）。再有，例如在专利文献1中公开了缓冲电路。
专利文献1：日本特许第4323073号公报。
然后，在具有缓冲电路的以往的半导体装置中，在缓冲电路中浪涌电压被变换为焦耳热而放出。即，由于所提供的电力能量的一部分变为无用的浪费，所以，存在从节能的观点出发不优选的问题。
发明内容
因此，本发明是鉴于上述那样的问题而完成的，其目的在于提供一种能够有效利用浪涌电压的能量的技术。
本发明提供一种半导体装置，具有：并联连接体，包括在第一连接点和第二连接点之间并联连接的主开关元件和第一二极管；第一缓冲器件，具有所述主开关元件的耐压以下的钳位电平；以及第二缓冲器件，具有向所述主开关元件的驱动电路提供电力的电力提供部的输出电压以上的钳位电平。所述第一缓冲器件的一个端子经由所述第一连接点与所述并联连接体的一端连接，所述第一缓冲器件的另一个端子经由第三连接点与所述第二缓冲器件的一个端子连接，所述第二缓冲器件的另一个端子经由所述第二连接点与所述并联连接体的另一端连接。经由所述第二以及第三连接点向所述电力提供部反馈电力。
根据本发明，经由第二以及第三连接点，向电力提供部反馈电力。因此，电流提供部能够将以往作为焦耳热被无用地消耗了的浪涌电压的一部分用作针对驱动电路的下次的提供电力。因此，能够有效利用浪涌电压的能量，能够实现节能化。
附图说明
图1是示出实施方式1的半导体装置的结构的电路图。
图2是示出实施方式1的半导体装置的结构的平面图。
图3是示出实施方式1的第一以及第二缓冲器件的结构的剖视图。
图4是示出实施方式1的第二缓冲器件的结构的平面图。
图5是示出实施方式1的半导体装置的工作的图。
图6是示出实施方式2的半导体装置的结构的电路图。
图7是示出实施方式3的半导体装置的结构的电路图。
图8是示出实施方式3的半导体装置的结构的平面图。
图9是示出实施方式3的第二缓冲器件的结构的平面图。
图10是示出实施方式4的半导体装置的结构的电路图。
图11是示出实施方式5的半导体装置的结构的电路图。
图12是示出实施方式6的半导体装置的结构的电路图。
图13是示出实施方式7的半导体装置的结构的电路图。
图14是示出实施方式7的半导体装置的结构的电路图。
图15是示出实施方式8的半导体装置的结构的电路图。
图16是示出实施方式9的半导体装置的结构的电路图。
图17是示出实施方式10的半导体装置的结构的电路图。
具体实施方式
<实施方式1>
图1是示出本发明的实施方式1的半导体装置的结构的电路图。如图1所示，本实施方式的半导体装置具有：以虚线包围的半导体装置51；基于来自控制器52的控制对半导体装置51进行驱动控制的驱动电路53；向驱动电路53提供直流电压（电力）的电力提供部54；与半导体装置51连接的负载部55。
图1所示的半导体装置51具有并联连接体1和第一以及第二缓冲器件SD1、SD2，该并联连接体1包括在第一连接点71和第二连接点72之间并联连接的作为主开关元件的IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管）1a和作为第一二极管的恢复二极管1b。再有，虽然此处使主开关元件为IGBT1a，但不限定于此，也可以代替IGBT1a而采用MOSFET或功率晶体管。此外，在该半导体装置51中，设置有例如由铜等的导电性框架构成的多个端子Q1C、Q1G、Q1SE、SDP、Q1E（以下也有时简记为“多个端子Q1C等”）。
图2是示出本实施方式的半导体装置51的结构的平面图。如该图2所示，IGBT1a、恢复二极管1b、第一以及第二缓冲器件SD1、SD2利用连接线61（例如，铝布线）等适当地连接，并且，在使多个端子Q1C等部分地露出的状态下利用树脂塑模（resin mold）62将它们与多个端子Q1C等进行封装。
在这样构成的半导体装置51中，第一以及第二缓冲器件SD1、SD2能够使在IGBT1a关断时产生的关断浪涌电压、以及在恢复二极管1b截止时产生的恢复浪涌电压变低。此外，在本实施方式中，能够有效利用该浪涌电压，所以，能够实现节能化。针对这些内容在后面详细地进行说明。
返回图1，驱动电路53经由端子Q1G与IGBT1a的栅极端子连接。此外，在本实施方式中，驱动电路53经由端子Q1SE与IGBT1a的电流检测用发射极端子连接并监视该电流检测用发射极端子的电流。这样连接的驱动电路53以如下方式构成：不仅基于来自控制器52的控制也基于该发射极端子的监视结果来控制IGBT1a的栅极电压，即控制IGBT1a的导通/截止。具体地说，驱动电路53在检测出IGBT1a的电流检测用发射极端子的过电流等的异常工作的情况下，控制IGBT1a的导通/截止，使得保护IGBT1a。这样，驱动电路53不仅具有控制IGBT1a的控制功能，还具有对起因于过电流等而产生的发热导致IGBT1a产生故障的情况进行抑制的故障抑制功能。
电力提供部54是反激变换器等的直流电压变换器，向IGBT1a的驱动电路53提供电力。在本实施方式中，该电力提供部54为独立直流电压源，是具有如下部分的反激变换器：能够赋予任意的电压的电源V1；控制器54a；MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管）54b；变压器54c；将来自变压器54c的交流电压整流为直流电压的整流用二极管54d；对由整流用二极管54d整流后的直流电压进行平滑化的平滑电容器C1。
向控制器54a输入充电到平滑电容器C1的电压。控制器54a基于该电压的大小控制从电源V1输入到变压器54c的电力。再有，实际上，为了将电源V1独立电源化而将来自平滑电容器C1的电压经由光耦合器（photocoupler）或隔离放大器（isolation amplifier）等反馈到控制器54a。但是，在图1中，为了简单地图示出半导体装置的结构，以将平滑电容器C1的电压原样地反馈到控制器54a的方式示出。
负载部55经由端子Q1C与半导体装置51连接。再有，由于负载部55通常为电感性负载的情况较多，所以，在本实施方式中也为电感性负载。但是，负载部55不限定于此，可以为电容性负载，也可以为电阻负载。
接着，对上述的半导体装置51的结构详细地进行说明。
如图1所示，IGBT1a的集电极端子经由第一连接点71与恢复二极管1b的阴极端子连接，IGBT1a的发射极端子经由第二连接点72与恢复二极管1b的阳极端子连接。像这样，在本实施方式中，将从第二连接点72朝向第一连接点71的方向作为恢复二极管1b的正向。
在图1中以虚线示出的第一缓冲器件SD1的一个端子经由第一连接点71与并联连接体1的一端连接。此外，第一缓冲器件SD1的另一个端子经由第三连接点73与图1中以虚线示出的第二缓冲器件SD2的一个端子连接。此外，第二缓冲器件SD2的另一个端子经由第二连接点72与并联连接体1的另一端连接。再有，端子Q1C、Q1E与第一以及第二连接点72分别连接，端子SDP经由第二缓冲器件SD2与第三连接点73连接。
接着，对第一以及第二缓冲器件SD1、SD2的结构详细地进行说明。
第一缓冲器件SD1具有：MOSFET11；多个齐纳二极管12；作为第一电阻的多晶硅电阻13。再有，第一缓冲器件SD1的结构不限定于此，也可以为代替MOSFET11而使用IGBT的结构。
在本实施方式中，第一缓冲器件SD1由SiC等宽带隙原材料形成，MOSFET11也由相同的宽带隙原材料形成。
MOSFET11在第一缓冲器件SD1的第一连接点71侧的一个端子具有漏极端子，并且，在第一缓冲器件SD1的第三连接点73侧的另一个端子具有源极端子。并且，多个齐纳二极管12形成在MOSFET11的漏极端子和栅极端子之间，多晶硅电阻13形成在MOSFET11的源极端子和栅极端子之间。
然后，在以上那样构成的第一缓冲器件SD1中，当第一连接点71的电压超过某个固定电压时，在多个齐纳二极管12中产生击穿现象，电流流过多晶硅电阻13。并且，在MOSFET11的栅极端子和源极端子间产生电压，MOSFET11导通。其结果是，第一连接点71的电压被钳位而不能够超过上述的固定电压（钳位电平）。即，第一缓冲器件SD1对第一连接点71的电压进行有源钳位。
再有，在本实施方式中，设定MOSFET11、多个齐纳二极管12以及多晶硅电阻13的电特性值以使第一缓冲器件SD1具有电力提供部54的输出电压以上、IGBT1a的耐压以下的钳位电平（例如700V）。
接着，对第二缓冲器件SD2的结构进行说明。第二缓冲器件SD2具有：IGBT21；多个齐纳二极管22；多晶硅电阻23；作为第二二极管的二极管24。再有，第二缓冲器件SD2的结构不限定于此，也可以代替IGBT21而使用MOSFET。此外，该第二缓冲器件SD2可以由Si等的通常的带隙原材料形成，也可以由SiC等的宽带隙原材料生成。
IGBT21在第二缓冲器件SD2的第三连接点73侧的一个端子具有集电极端子，并且在第二缓冲器件SD2的第二连接点72侧的另一个端子具有发射极端子。并且，多个齐纳二极管22形成在IGBT21的集电极端子和栅极端子之间，多晶硅电阻23形成在IGBT21的发射极端子和栅极端子之间。二极管24设置在第三连接点73和电力提供部54之间（第三连接点73和端子SDP之间），将从第三连接点73朝向电力提供部54的方向作为正向。
如以上那样构成的第二缓冲器件SD2与第一缓冲器件SD1同样地，将第三连接点73的电压钳位为固定电压。再有，在本实施方式中，设定IGBT21、多个齐纳二极管22、多晶硅电阻23、以及二极管24的电特性值以使第二缓冲器件SD2具有电力提供部54的输出电压以上的钳位电平。此处，第二缓冲器件SD2的钳位电平与电力提供部54的输出电压相比稍高，例如在该输出电压为15V的情况下，该钳位电平被设定为17V。
图3是示出第一以及第二缓冲器件SD1、SD2的结构的一个例子的剖视图，图4是示出第二缓冲器件SD2的结构的一个例子的平面图。
在图3的下侧所示的半导体基板（以下记为“下侧半导体基板”）上形成有如下装置来作为上述的第一缓冲器件SD1：该装置具有设置有多个齐纳二极管12的保护环（guard ring）区域31、MOSFET11、多晶硅电阻13。在下侧半导体基板的下侧设置有MOSFET11的漏极电极32，在下侧半导体基板的上侧设置有MOSFET11的源极电极以及栅极电极等。MOSFET11的漏极电极32与由导电框架构成的端子Q1C连接，MOSFET11的源极电极经由焊料等的导电性接合材料36与第二缓冲器件SD2连接。
另一方面，在图3的上侧所示的半导体基板（以下记为“上侧半导体基板”）上形成有如下装置来作为上述的第二缓冲器件SD2：该装置具有设置有图4所示的SDP用焊盘的沟道切断部（channel cut part）41、设置有多个齐纳二极管22的保护环区域42、IGBT21、多晶硅电阻23、隔离区域43、以及由N型MOSFET44和P型MOSFET45构成的CMOS电路25。再有，针对CMOS电路25在后面的实施方式中进行说明，在本实施方式中省略说明。
在上侧半导体基板的下侧设置有IGBT21的集电极电极46，在上侧半导体基板的上侧设置有IGBT21的发射极电极以及栅极电极等。IGBT21的集电极电极46经由导电性接合材料36与MOSFET11的源极电极连接，IGBT21的发射极电极经由图2所示的连接线61与IGBT1a等连接。此外，沟道切断部41依次经由图4所示的SDP用焊盘以及图2所示的连接线61与端子SDP连接。
此外，在本实施方式中，如图3的双点划线所示，在IGBT21的集电极电极46与沟道切断部41（端子SDP）之间形成有上述的二极管24（图1）来作为IGBT21的寄生二极管。
再有，在图3所示的例子中，在第一缓冲器件SD1的同一半导体基板上，形成有MOSFET11、多个齐纳二极管12、以及多晶硅电阻13，但是，不限定于此，它们也可以为彼此单独的部件（单独元件）。如果这样，则装置尺寸会稍微变大，但是，由于能够以低价的部件形成第一缓冲器件SD1，所以，与使用集成电路等的定制品相比，能够降低装置整体的成本。再有，同样地，在第二缓冲器件SD2的同一半导体基板上，IGBT21、多个齐纳二极管22、以及多晶硅电阻23、二极管24也可以为彼此单独的部件（单独元件）。
接着，对本实施方式的半导体装置的工作进行说明。
在图1中，当驱动IGBT1a时，由于在关断时产生的急剧的电流变化，与主电路的浮置电感对应地在第一连接点71产生高的关断浪涌电压。同样地，当使恢复二极管1b截止时，在第一连接点71产生恢复浪涌电压。但是，如上述那样，在这些情况下，将第一连接点71的电压钳位为第一缓冲器件SD1的钳位电平（例如700V）。再有，在第一缓冲器件SD1钳位了时，在第三连接点73产生高的电压。但是，如上述那样，在该情况下，将第三连接点73的电压钳位为第二缓冲器件SD2的钳位电平（例如17V）。
图5是示出第一以及第二缓冲器件SD1、SD2的有源钳位的效果的图。根据第一以及第二缓冲器件SD1、SD2的上述的工作，如图5所示能够将IGBT1a等的浪涌电压（双点划线）降低到实线所示的电压。因此，在本实施方式的半导体装置中，能够使IGBT1a以及恢复二极管1b的安全工作区域（SOA）变宽。
此处，虽然以往也存在具有缓冲器件（缓冲电路）的半导体装置，但是，在以往的半导体装置中，浪涌电压在对应于MOSFET11的部分作为焦耳热被消耗，从节能的观点来看不优选。
与此相对地，在本实施方式中，经由第二以及第三连接点72、73（经由端子SDP以及端子Q1E）向电力提供部54反馈电力。具体地说，第三连接点73的电压经由第二缓冲器件SD2的二极管24、端子SDP被充电到平滑电容器C1。因此，电力提供部54能够将以往作为焦耳热被无用地消耗了的浪涌电压的一部分用作针对驱动电路53的下次的提供电力。因此，能够有效利用浪涌电压的能量，能够实现节能化。
再有，在上述的结构中，第二缓冲器件SD2的钳位电平被设定为与电力提供部54的输出电压相比稍高。因此，当原样地将来自半导体装置51的电力反馈给平滑电容器C1时，与作为电力提供部54的输出电压而被确定的设计电压相比稍高的电压被充电到平滑电容器C1。即，在以上的结构中，将比设计电压稍高的电压提供给驱动电路53，但是，根据驱动电路53有时该情况是不适合的。
因此，如果控制器54a基于充电到平滑电容器C1的电压来控制从电源V1输入到变压器54c的电力，则能够使平滑电容器C1的电压成为与作为电力提供部54的输出电压而被确定的电压大致相等的电压（例如上述的15V）。
具体地说，控制器54a在检测出电力提供部54的输出电压（例如15V）以上的电压来作为平滑电容器C1的电压的情况下，以停止MOSFET54b的开关工作的方式进行控制。于是，平滑电容器C1的电力在驱动电路53中被消耗，平滑电容器C1的电压下降。再有，此时，从平滑电容器C1朝向变压器54c的电流被整流用二极管54d抑制。
另一方面，控制器54a在检测出小于电压提供部54的输出电压的电压来作为平滑电容器C1的电压的情况下，以执行MOSFET54b的开关工作的方式进行控制。于是，从半导体装置51反馈电力，平滑电容器C1的电压上升。
根据以上那样的结构，能够将平滑电容器C1的电压维持为所希望的电压，并且，能够优先利用平滑电容器C1中积蓄的能量。
再有，在上述那样的半导体装置中，在恢复二极管16通电了的情况下，第一连接点71的电位比第二连接点72的电位低，向MOSFET11施加平滑电容器C1的电压。此处，如果不设置二极管24，则存在MOSFET11的体二极管（未图示）通电，从平滑电容器C1起在图1的想象线（双点划线）的箭头的路径中流过电流并且平滑电容器C1的电荷被放出的情况。
与此相对地，在本实施方式中，由于在第三连接点73和电力提供部54之间设置有二极管24，所以，能够抑制在箭头的路径中流过电流。因此，能够在驱动电路53中可靠地使用平滑电容器C1的电力，所以，能够可靠地有效利用浪涌电压的能量的一部分。
再有，在本实施方式中，二极管24为IGBT1a的寄生二极管，但是，不限定于此，也可以为单独部件。但是，如本实施方式那样，如果使二极管24为IGBT1a的寄生二极管，则能够实现半导体装置的小型化。
再有，以上对以IGBT1a为中心的基本结构进行了说明，但是，在组合上述结构来构成逆变器桥的情况下，也能够得到相同的效果。即，采用单相桥、三相桥、三电平逆变器用桥等的开关元件的应用机构，也能够得到相同的效果。
此外，以上如图3所示，第一以及第二缓冲器件SD1、SD2的半导体基板以导电性接合材料36连接（接合），但是，不限定于此，例如也可以以压接方式进行接合。此外，对半导体装置51以树脂塑模进行密封的情况进行了说明，但是，如果电路结构相同，则各元件的连接关系或封装不限定于上述的说明。
<实施方式2>
图6是示出本发明的实施方式2的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与实施方式1中说明了的结构要素类似的要素标注相同的附图标记并省略说明。
本实施方式的半导体装置的结构是在实施方式1的半导体装置的结构中将作为第二电阻的电阻26追加到二极管24和电力提供部54之间（二极管24和端子SDP之间）的结构。此处，如图5所示，由于浪涌电压或被钳位了的电压具有陡峭的波形，所以，在实施方式1的结构中，在向平滑电容器C1反馈电力时，纹波电流流过平滑电容器C1，对平滑电容器C1稍微施加负载。
与此相对地，在本实施方式的半导体装置中，如上述那样，在二极管24和电力提供部54之间设置有电阻26，所以，平滑电容器C1的时间常数比实施方式1大，能够抑制朝向平滑电容器C1的纹波电流。因此，能够抑制平滑电容器C1的发热并延长寿命。此外，由于能够降低平滑电容器C1的电压的噪声电平，所以，能够使电路工作稳定化。
<实施方式3>
图7是示出本发明的实施方式3的半导体装置的结构的电路图。图8是示出本实施方式的半导体装置51的结构的平面图。图9是示出本实施方式的第二缓冲器件SD2的结构的一个例子的平面图。再有，以下在对本实施方式的半导体装置的说明中，对与实施方式2中说明了的结构要素类似的要素标注相同的附图标记并省略说明。
本实施方式的半导体装置的结构是在实施方式2的半导体装置的结构中追加了CMOS电路25的结构。该CMOS电路25是在实施方式1中使用图3简单地说明了的电路。该CMOS电路25形成在第二缓冲器件SD2的上侧半导体基板上并与IGBT21形成在同一基板，因此，能够进行IGBT21的温度监视。此外，形成有该CMOS电路25的上侧半导体基板与形成有MOSFET11的下侧半导体基板由导电性接合材料36连接（接合）。因此，CMOS电路25和MOSFET11之间的热偶合（thermal coupling）比较良好，因此，CMOS电路25也能够进行MOSFET11的温度监视。
返回图7，在本实施方式中，CMOS电路25不经由电阻26地设置在二极管24和第二连接点72之间，将向电力提供部54反馈的电力的一部分提供给CMOS电路25。CMOS电路25使用作为用于进行MOSFET11和IGBT21的温度监视或后述的信号处理等各种工作的电源而提供的电力。再有，如图7以及如图8所示，本实施方式的半导体装置51的结构具有在实施方式1的半导体装置51的结构中追加有端子SDinfo的结构。
CMOS电路25进行各缓冲器件SD1、SD2的温度即MOSFET11以及IGBT21的温度监视，基于该监视结果生成IGBT1a的控制信号。并且，CMOS电路25将该控制信号依次经由图9所示的SDinfo焊盘以及端子SDinfo输出到控制器52。此处，CMOS电路25在例如MOSFET11以及IGBT21的温度超过了阈值的情况下，判断为产生异常温度，将用于降低这些温度的控制信号输出到控制器52。再有，在控制信号中例如使用布尔值或者模拟或数字信号形式。
当向控制器52输入上述的控制信号时，控制器52经由驱动电路53对IGBT1a进行驱动控制。例如当从CMOS电路25输入用于降低温度的控制信号时，控制器52转移到控制IGBT1a（例如使载波频率变低）的控制模式以抑制开关损失，抑制MOSFET11以及IGBT21的发热。
根据以上那样的本实施方式的半导体装置，CMOS电路25基于MOSFET11和IGBT21的温度监视，控制IGBT1a。因此，能够降低半导体装置由于发热而导致产生故障的可能性。并且，能够在不从外部提供专用的电力的情况下实现这样的效果。
<实施方式4>
图10是示出本发明的实施方式4的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与实施方式3中说明了的结构要素类似的要素标注相同的附图标记并省略说明。在本实施方式的半导体装置中，电阻26设置在二极管24和CMOS电路25之间。除此以外，本实施方式的半导体装置与实施方式3的半导体装置相同。
根据这样的本实施方式的半导体装置，能够得到与实施方式3相同的效果。并且，能够降低在向CMOS电路25提供的电力中包含的电力噪声（电源噪声），因此，能够使电路工作稳定化。
<实施方式5>
图11是示出本发明的实施方式5的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与实施方式4中说明了的结构要素类似的要素标注相同的附图标记并省略说明。
在实施方式1中，驱动电路53与IGBT1a的电流检测用发射极端子连接，不仅作为驱动电路而发挥作用，还作为保护电路而发挥作用。但是，在一般情况下，IGBT1a的电流检测用发射极端子的静电破坏耐受性差，所以，为了不被静电破坏，在产品制造上需要注意处理。
因此，在本实施方式中，在CMOS电路25连接有IGBT1a的电流检测用发射极端子（电流检测端子）。并且，CMOS电路25监视该电流检测用发射极端子的电流，将表示该监视结果的信号例如表示过电流等的异常的产生的异常产生信号经由端子Q1SE输出到驱动电路53。
根据这样的本实施方式的半导体装置，CMOS电路25基于电耐受性低的电流检测用发射极端子的电流生成信号。即，在向静电破坏耐受性低的电流检测用发射极端子的路径中插入CMOS电路25，从而能够提高对IGBT1a的保护性能。因此，能够使阻抗变换以及浪涌耐受性提高，能够实现可靠性高的半导体装置。
再有，驱动电路53基于来自CMOS电路25的信号控制IGBT1a的工作。由此，能够抑制IGBT1a的发热，并且，能够使IGBT1a高速地转移到保护工作，因此，能够降低IGBT1a由于过电流而发生故障的可能性。
再有，以上对成为过电流的判定对象的电流检测端子为IGBT1a的电流检测用发射极端子的情况进行了说明。但是，不限定于此，例如CMOS电路25生成与集电极电流成比例的模拟信号或数字信号，即将IGBT1a的集电极端子作为电流检测端子，也能够得到与上述相同的效果。再有，在该情况下，从CMOS电路25输出的电流信号被外部电路处理并被利用。
此外，以上说明了将来自CMOS电路25的输出信号经由两个端子SDinfo、Q1SE输出到半导体装置51外部的情况。但是不限定于此，在CMOS电路25的信号输出目的地为一个的情况下，即使对信息进行复用并经由一个端子信息传递到控制系统，也能够得到相同的效果。
<实施方式6>
图12是示出本发明的实施方式6的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与实施方式5中说明了的结构要素类似的要素标注相同的附图标记并省略说明。
本实施方式的半导体装置的结构是在实施方式5的半导体装置的结构中追加了作为检测IGBT1a的温度的温度检测元件的温度检测用二极管3的结构。该温度检测用二极管3例如在IGBT1a上以多晶硅形成。这样的温度检测用二极管3也存在尺寸的制约，当直接露出到产品外部时，静电破坏的可能性变高。
因此，在本实施方式中，在CMOS电路25连接有温度检测用二极管3。并且，CMOS电路25基于温度检测用二极管3的检测结果生成信号。
根据这样的本实施方式的半导体装置，在向静电破坏耐受性低的温度检测用二极管3的路径中插入CMOS电路25，从而能够提高对该温度检测用二极管3的保护性能。因此，能够提高阻抗变换以及浪涌耐受性，实现可靠性高的半导体装置。此外，在CMOS电路25中，也能够实现生成后续的控制系统容易处理的信号。
再有，以上对温度检测元件使用了温度检测用二极管3的情况进行了说明，但是，不限定于此，也可以使用热敏电阻等的具有温度依赖性的元件。
<实施方式7>
图13是示出本发明的实施方式7的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与实施方式6中说明了的结构要素类似的要素标注相同的附图标记并省略说明。
在本实施方式的半导体装置中，CMOS电路25与IGBT21的栅极端子连接。并且，CMOS电路25监视IGBT21的栅极端子的信号，基于该监视结果生成IGBT1a的控制信号。
根据这样的本实施方式的半导体装置，监视IGBT21的栅极端子的信号。即，能够监视第二缓冲器件SD2是否进行有源钳位，所以，能够监控根据是否进行有源钳位而变动的IGBT21的温度。因此，能够根据该温度等的状况将用于抑制缓冲损失的控制信号输出到控制电路（此处为驱动电路53）。由此，驱动电路53能够转移到控制IGBT1a（例如使载波频率变低）的控制模式以抑制开关损失，能够抑制MOSFET11以及IGBT21的发热，因此，能够降低半导体装置由于发热而发生故障的可能性。此外，能够将IGBT1a的驱动速度或开关频率控制到第二缓冲器件SD2未钳位的电平。
图14是示出本实施方式的半导体装置的另一结构的电路图。在该图14的半导体装置中，CMOS电路25与IGBT21的电流检测用发射极端子连接。并且，CMOS电路25监视IGBT21的电流检测用发射极端子的信号，基于该监视结果生成IGBT1a的控制信号。
这样的半导体装置也与上述同样地能够降低半导体装置由于发热而发生故障的可能性，并且，能够将IGBT1a的驱动速度或开关频率控制到第二缓冲器件SD2未钳位的电平。
<实施方式8>
图15是示出本发明的实施方式8的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与在实施方式7中使用图14说明了的结构要素类似的要素标注相同的附图标记并省略说明。
在以上的实施方式中，电力提供部54是功率流不能反向的反激变换器。与此相对地，在本实施方式中，电力提供部54包含能够将从半导体装置51反馈的电力提供给驱动电路53以外的电路的双向DC-DC变换器（双向变换器）54e。
根据这样的本实施方式的半导体装置，将浪涌电压的能量的一部分作为电力反馈到电源V1，从而能够向驱动电路53以外的电路提供该电力。因此，能够实现能量的进一步的再利用。
<实施方式9>
图16是示出本发明的实施方式9的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与以上的实施方式中说明了的结构要素类似的要素标注相同的附图标记并省略说明。
在本实施方式的半导体装置中，代替以上的实施方式中说明了的并联连接体1（IGBT1a以及恢复二极管1b）而具有逆变器桥4，构成为整体缓冲。
具有这样的逆变器桥4的结构也与上述同样地能够吸收、回收直流电源V1的浪涌电压的能量。再有，在此之前的实施方式中为单独缓冲方式，但是，在本实施方式中为整体缓冲结构，因此，能够抑制半导体装置的成本。
再有，在图16所示的第二缓冲器件SD2中，也可以不具备CMOS电路25而具备处理温度监控信号或逆变器桥4的低电压级（下级（lower stage））的晶体管的电流感测信号以及温度感测元件的信号的CMOS电路25。此外，在本实施方式中，如上述的实施方式8那样，电力提供部54也可以为双向DC-DC变换器。
<实施方式10>
图17是示出本发明的实施方式10的半导体装置的结构的电路图。再有，以下在对本实施方式的半导体装置的说明中，对与在实施方式7中使用图13说明了的结构要素类似的要素标注相同的附图标记并省略说明。
在本实施方式的半导体装置中，代替在以上的实施方式中说明了的CMOS电路25而具有NMOS电路27。因此，能够削减用于形成CMOS电路25的Pch工序，因此，能够使半导体装置变得低价。再有，在能进行更廉价的工艺制造的情况下，也可以代替CMOS电路25而以双极电路（bipolar circuit）构成。此外，为了重视电路的性能，也可以代替CMOS电路25而以双极电路或BiCMOS电路构成。
附图标记的说明：
1  并联连接体
1a  IGBT
1b  恢复二极管
3  温度检测用二极管
4  逆变器桥
11  MOSFET
12  齐纳二极管
13  多晶硅电阻
21  IGBT
24  二极管
25  CMOS电路
26  电阻
27  NMOS电路
51  半导体装置
53  驱动电路
54  电力提供部
54e  双向DC-DC变换器
71  第一连接点
72  第二连接点
73  第三连接点
SD1  第一缓冲器件
SD2  第二缓冲器件。

Claims (16)

1.一种半导体装置，其中，具有：
并联连接体，包括在第一连接点和第二连接点之间并联连接的主开关元件和第一二极管；
第一缓冲器件，具有所述主开关元件的耐压以下的钳位电平；以及
第二缓冲器件，具有向所述主开关元件的驱动电路提供电力的电力提供部的输出电压以上的钳位电平，
所述第一缓冲器件的一个端子经由所述第一连接点与所述并联连接体的一端连接，所述第一缓冲器件的另一个端子经由第三连接点与所述第二缓冲器件的一个端子连接，所述第二缓冲器件的另一个端子经由所述第二连接点与所述并联连接体的另一端连接，
经由所述第二以及第三连接点向所述电力提供部反馈电力。
2.如权利要求1所述的半导体装置，其中，
还具有第二二极管，该第二二极管设置在所述第三连接点和所述电力提供部之间并且将从所述第三连接点朝向所述电力提供部的方向作为正向。
3.如权利要求1所述的半导体装置，其中，
所述第一缓冲器件具有：
MOSFET，由宽带隙原材料构成并且在所述第一缓冲器件的所述一个端子具有漏极端子、在所述第一缓冲器件的所述另一个端子具有源极端子；
齐纳二极管，形成在所述MOSFET的所述漏极端子和栅极端子之间；以及
第一电阻，形成在所述MOSFET的所述源极端子和所述栅极端子之间，
所述第二缓冲器件具有IGBT，该IGBT具有与所述第二缓冲器件的所述一个端子对应的集电极端子和与所述第二缓冲器件的所述另一个端子对应的发射极端子，
将从所述第二连接点朝向所述第一连接点的方向作为所述第一二极管的正向。
4.如权利要求3所述的半导体装置，其中，
还具有第二二极管，该第二二极管设置在所述第三连接点和所述电力提供部之间并且将从所述第三连接点朝向所述电力提供部的方向作为正向，
所述第二二极管是所述IGBT的寄生二极管。
5.如权利要求3所述的半导体装置，其中，还具有：
第二二极管，设置在所述第三连接点和所述电力提供部之间并且将从所述第三连接点朝向所述电力提供部的方向作为正向；以及
第二电阻，设置在所述第二二极管和所述电力提供部之间。
6.如权利要求5所述的半导体装置，其中，
还具有CMOS电路，该CMOS电路进行所述MOSFET以及所述IGBT的温度监视，基于该监视结果生成所述主开关元件的控制信号，
所述CMOS电路设置在所述第二二极管和所述第二连接点之间，
将向所述电力提供部反馈的所述电力的一部分提供给所述CMOS电路。
7.如权利要求6所述的半导体装置，其中，
所述第二电阻设置在所述第二二极管和所述CMOS电路之间。
8.如权利要求6或7所述的半导体装置，其中，
所述CMOS电路基于所述主开关元件的电流检测端子的电流生成信号。
9.如权利要求6或7所述的半导体装置，其中，
还具有检测所述主开关元件的温度的温度检测元件，
所述CMOS电路基于所述温度检测元件的检测结果生成信号。
10.如权利要求6或7所述的半导体装置，其中，
所述CMOS电路监视所述IGBT的栅极端子的信号，基于该监视结果生成所述主开关元件的控制信号。
11.如权利要求6或7所述的半导体装置，其中，
所述CMOS电路监视所述IGBT的电流检测端子的信号，基于该监视结果生成所述主开关元件的控制信号。
12.如权利要求6或7所述的半导体装置，其中，
具有NMOS电路、双极电路以及BiCMOS电路的任意一个代替所述CMOS电路。
13.如权利要求1所述的半导体装置，其中，
具有逆变器桥代替所述并联连接体。
14.如权利要求3所述的半导体装置，其中，
所述MOSFET、所述齐纳二极管以及所述第一电阻为彼此单独的部件。
15.一种半导体装置，其中，
具有预定半导体装置和电力提供部，
所述预定半导体装置具有：
并联连接体，包括在第一连接点和第二连接点之间并联连接的主开关元件和第一二极管；
第一缓冲器件，具有所述主开关元件的耐压以下的钳位电平；以及
第二缓冲器件，具有向所述主开关元件的驱动电路提供电力的所述电力提供部的输出电压以上的钳位电平，
所述第一缓冲器件的一个端子经由所述第一连接点与所述并联连接体的一端连接，所述第一缓冲器件的另一个端子经由第三连接点与所述第二缓冲器件的一个端子连接，所述第二缓冲器件的另一个端子经由所述第二连接点与所述并联连接体的另一端连接，
经由所述第二以及第三连接点向所述电力提供部反馈电力。
16.如权利要求15所述的半导体装置，其中，
所述电力提供部包含能够将从所述预定半导体装置反馈的电力提供给所述驱动电路以外的电路的双向变换器。
CN201210066405.6A 2011-06-03 2012-03-14 半导体装置 Active CN102810852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-124895 2011-06-03
JP2011124895A JP5393728B2 (ja) 2011-06-03 2011-06-03 半導体装置

Publications (2)

Publication Number Publication Date
CN102810852A true CN102810852A (zh) 2012-12-05
CN102810852B CN102810852B (zh) 2016-01-13

Family

ID=47173595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210066405.6A Active CN102810852B (zh) 2011-06-03 2012-03-14 半导体装置

Country Status (5)

Country Link
US (1) US8570780B2 (zh)
JP (1) JP5393728B2 (zh)
KR (1) KR101444082B1 (zh)
CN (1) CN102810852B (zh)
DE (1) DE102012209284B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105024581A (zh) * 2015-08-07 2015-11-04 上海沪工焊接集团股份有限公司 尖峰吸收电路及其igbt全桥逆变电路
CN106248069A (zh) * 2015-06-15 2016-12-21 亚德诺半导体集团 Mems陀螺仪中偏移误差校正的功率高效斩波方案
CN107068759A (zh) * 2016-02-10 2017-08-18 瑞萨电子株式会社 半导体器件及其制造方法
CN109755305A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种igbt合封单管

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6679992B2 (ja) * 2016-03-03 2020-04-15 株式会社デンソー 半導体装置
DE112018007125T5 (de) * 2018-02-20 2020-11-05 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandler mit demselben
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837775A (ja) * 1994-07-22 1996-02-06 Toshiba Corp 電力変換装置
JPH09275674A (ja) * 1996-04-02 1997-10-21 Toshiba Corp 電力変換装置
JP2000232771A (ja) * 1999-02-10 2000-08-22 Mitsubishi Electric Corp 電力変換装置
JP2001057772A (ja) * 1999-08-17 2001-02-27 Meidensha Corp 静止形電力変換器
JP2002208850A (ja) * 2000-11-13 2002-07-26 Mitsubishi Electric Corp 半導体スイッチ装置
CN2546245Y (zh) * 2002-07-02 2003-04-23 四川大学 节能型电动车驱动装置
JP3646043B2 (ja) * 2000-04-03 2005-05-11 東芝三菱電機産業システム株式会社 自励式変換器
CN101012045A (zh) * 2007-02-02 2007-08-08 武汉理工大学 利用储能器的流动式起重机械新型动力装置
CN101154883A (zh) * 2006-09-27 2008-04-02 株式会社日立制作所 半导体电力变换装置
CN101490820A (zh) * 2006-05-31 2009-07-22 万国半导体股份有限公司 降低瞬时电压抑制器骤回的电路结构
JP4323073B2 (ja) * 2000-09-11 2009-09-02 三菱電機株式会社 パワーモジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940210B2 (ja) 1991-04-23 1999-08-25 日立工機株式会社 リボンサブカセット
DE19523096A1 (de) * 1995-06-26 1997-01-02 Abb Management Ag Stromrichterschaltungsanordnung
JP5280410B2 (ja) 2010-06-21 2013-09-04 三菱電機株式会社 半導体装置、スナバデバイス

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837775A (ja) * 1994-07-22 1996-02-06 Toshiba Corp 電力変換装置
JPH09275674A (ja) * 1996-04-02 1997-10-21 Toshiba Corp 電力変換装置
JP2000232771A (ja) * 1999-02-10 2000-08-22 Mitsubishi Electric Corp 電力変換装置
JP2001057772A (ja) * 1999-08-17 2001-02-27 Meidensha Corp 静止形電力変換器
JP3646043B2 (ja) * 2000-04-03 2005-05-11 東芝三菱電機産業システム株式会社 自励式変換器
JP4323073B2 (ja) * 2000-09-11 2009-09-02 三菱電機株式会社 パワーモジュール
JP2002208850A (ja) * 2000-11-13 2002-07-26 Mitsubishi Electric Corp 半導体スイッチ装置
CN2546245Y (zh) * 2002-07-02 2003-04-23 四川大学 节能型电动车驱动装置
CN101490820A (zh) * 2006-05-31 2009-07-22 万国半导体股份有限公司 降低瞬时电压抑制器骤回的电路结构
CN101154883A (zh) * 2006-09-27 2008-04-02 株式会社日立制作所 半导体电力变换装置
CN101012045A (zh) * 2007-02-02 2007-08-08 武汉理工大学 利用储能器的流动式起重机械新型动力装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106248069A (zh) * 2015-06-15 2016-12-21 亚德诺半导体集团 Mems陀螺仪中偏移误差校正的功率高效斩波方案
CN106248069B (zh) * 2015-06-15 2019-07-09 亚德诺半导体集团 Mems陀螺仪中偏移误差校正的功率高效斩波方案
CN105024581A (zh) * 2015-08-07 2015-11-04 上海沪工焊接集团股份有限公司 尖峰吸收电路及其igbt全桥逆变电路
CN105024581B (zh) * 2015-08-07 2018-03-09 上海沪工焊接集团股份有限公司 Igbt全桥逆变电路
CN107068759A (zh) * 2016-02-10 2017-08-18 瑞萨电子株式会社 半导体器件及其制造方法
CN107068759B (zh) * 2016-02-10 2021-08-10 瑞萨电子株式会社 半导体器件及其制造方法
CN109755305A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种igbt合封单管

Also Published As

Publication number Publication date
JP2012253914A (ja) 2012-12-20
US20120307532A1 (en) 2012-12-06
KR20120135055A (ko) 2012-12-12
CN102810852B (zh) 2016-01-13
JP5393728B2 (ja) 2014-01-22
KR101444082B1 (ko) 2014-09-26
DE102012209284A1 (de) 2012-12-06
US8570780B2 (en) 2013-10-29
DE102012209284B4 (de) 2017-01-26

Similar Documents

Publication Publication Date Title
CN102810852B (zh) 半导体装置
US8351231B2 (en) Power conversion device
US8791662B2 (en) Power semiconductor module, electric-power conversion apparatus, and railway vehicle
JP5805513B2 (ja) 電力用半導体装置
EP2750184B1 (en) Semiconductor module
CN106911250B (zh) 电力转换系统、功率模块及半导体器件
TW202209787A (zh) 共振電路及操作一共振電路之方法
CN106921305B (zh) 三电平功率转换电路
CN110401335B (zh) 驱动电路、功率模块以及电力变换系统
US9800130B2 (en) Semiconductor device and semiconductor module
WO2015015721A1 (ja) 半導体装置、および電力変換装置
JP2015032984A (ja) 半導体素子の駆動装置およびそれを用いた電力変換装置
Otsuki et al. Trends and opportunities in intelligent power modules (IPM)
US11309887B2 (en) Conversion circuit
CN113056864B (zh) 电力转换装置
US9705488B2 (en) Semiconductor device
US11362654B2 (en) Auxiliary circuit
US20190115911A1 (en) In-vehicle semiconductor switching device and in-vehicle power supply device
US20190181849A1 (en) Intelligent power module operable to be driven by negative gate voltage
WO2023074141A1 (ja) 半導体装置
CN114946124A (zh) 半导体装置
US8896154B2 (en) Power conversion device
CN114975305A (zh) 一种集成电流温度检测和静电保护的封装式氮化镓功率模块
JP2013150410A (ja) パワー半導体モジュールおよび電力変換装置
JP2018064148A (ja) スイッチング回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant