CN114946124A

CN114946124A - 半导体装置

Info

Publication number: CN114946124A
Application number: CN202080093071.4A
Authority: CN
Inventors: 原英夫
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2020-01-14
Filing date: 2020-09-08
Publication date: 2022-08-26
Also published as: WO2021145020A1; US20230039616A1; DE202020005677U1; JPWO2021145020A1; DE112020005368T5

Abstract

一种半导体装置，包括：多个NMOS晶体管，其分别具有漏极和源极，其中，所述漏极能够与多个启动电容器的各个第二端连接，所述多个启动电容器的各个第一端能够与多个高边晶体管和多个低边晶体管连接的各节点连接，所述源极能够与电源电压的施加端电连接；以及多个控制器，其驱动多个所述NMOS晶体管的各栅极，当第一通道的所述高边晶体管被所述第一通道的驱动器关断时，不同于所述第一通道的第二通道的所述高边晶体管被所述第二通道的驱动器导通，并且所述第一通道的控制器将基于所述第二通道的启动电压的驱动电压施加至所述第一通道的所述NMOS晶体管的栅极，以保持所述NMOS晶体管处于导通状态。

Description

半导体装置

技术领域

本发明涉及一种半导体装置。

背景技术

以往，在由串联连接在输入电压与接地电位之间的高边晶体管和低边晶体管构成的开关臂中，当高边晶体管被配置为n沟道晶体管时，自举电路常用于驱动高边晶体管的栅极。

例如，如专利文献1中所公开，以往常见的自举电路包括启动电容器和二极管。启动电容器的一端与开关臂中的高边和低边晶体管连接在一起的节点连接。启动电容器的另一端与二极管的阴极连接。二极管的阳极与电源电压的施加端连接。尤其，阳极通常通过电阻器与电源电压的施加端连接。启动电容器的另一端与驱动高边晶体管的栅极的驱动器连接。

现有技术文献

专利文献

专利文献1：日本特开2018-133916号公报

发明内容

发明要解决的问题

在上述使用二极管的自举电路中，当低边晶体管导通时(高边晶体管截止时)，启动电容器通过二极管由电源电压充电。在二极管的阴极产生的启动电压由驱动器施加至高边晶体管的栅极，高边晶体管导通。这里，启动电压＝输入电压+(电源电压-二极管的Vf)。

因此，产生二极管的Vf引起的二极管损失。此外，施加至栅极的启动电压下降二极管的Vf，因此高边晶体管的导通电阻增加。然而，这会导致效率降低。

另一方面，近年来出现了在单个封装中容纳IGBT(绝缘栅双极晶体管)或MOSFET(金属氧化物半导体场效应晶体管)等的功率器件以及用于驱动功率器件的驱动器IC的IPM(智能功率模块)。在IPM中，如上所述的功率器件用作形成开关臂的高边和低边晶体管，因此施加于高边晶体管的是高输入电压。

当自举电路应用于诸如处理高电压的IPM的半导体装置时，优选提高效率。

针对上述背景，本发明的目的在于，提供一种能够提高效率的高电压半导体装置。

解决问题的技术方案

根据本发明的一方面，一种半导体装置，包括：多个高边晶体管及多个低边晶体管，其串联连接在输入电压与接地电位之间以形成多个开关臂；多个NMOS晶体管，其分别具有漏极和源极，其中，所述漏极被配置为能够与多个启动电容器的各个第二端连接，所述多个启动电容器的各个第一端能够与多个所述高边晶体管和多个所述低边晶体管连接在一起的各节点连接，所述源极被配置为能够与电源电压的施加端电连接；多个控制器，其被配置为驱动所述多个NMOS晶体管的各栅极；以及多个驱动器，其被配置为将出现在各个所述第二端的各启动电压或出现在各节点的各开关电压施加至多个所述高边晶体管的各控制端以导通和关断高边晶体管。当第一通道的所述高边晶体管被所述第一通道的所述驱动器关断时，不同于所述第一通道的第二通道的所述高边晶体管被所述第二通道的所述驱动器导通，并且所述第一通道的所述控制器将基于所述第二通道的所述启动电压的驱动电压施加至所述第一通道的所述NMOS晶体管的栅极，以保持所述NMOS晶体管处于导通状态(第一配置)。

在上述第一配置中，优选地，所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止时所述第一通道的所述高边晶体管被截止并且然后所述第一通道的所述低边晶体管导通时，导通所述NMOS晶体管(第二配置)。

在上述第二配置中，优选地，所述第一通道的所述控制器被配置为：在检测到所述第一通道的所述开关电压下降到低于所述接地电位的电压并且然后变得等于所述接地电位时，导通所述NMOS晶体管(第三配置)。

在上述第一配置中，优选地，所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止，所述第一通道的所述高边晶体管截止时，导通所述NMOS晶体管(第四配置)。

在上述第四配置中，优选地，所述第一通道的所述控制器被配置为：在检测到所述第一通道的所述开关电压变得低于所述接地电位时，导通所述NMOS晶体管(第五配置)。

根据上述第一至第五配置中的任一配置的半导体装置，优选地，还包括：电压调整器，其被配置为调整所述第二通道的所述启动电压以使所述启动电压等于比所述启动电压低的驱动电压(第六配置)。

在上述第六配置中，优选地，所述电压调整器包括：分压电阻器，其被配置为对所述启动电压进行分压；以及缓冲器，其被配置为：被供给由所述分压电阻器分压后的电压，以输出所述驱动电压(第七配置)。

在上述第六配置中，优选地，所述电压调整器包括：恒流源，其被配置为基于所述启动电压生成恒流；以及齐纳二极管，其被配置为被供给由所述恒流源生成的电流(第八配置)。

在上述第一至第八配置中的任一配置中，优选地，所述多个高边晶体管包括三个高边晶体管，所述多个低边晶体管包括三个低边晶体管，所述多个开关臂包括三个开关臂，所述多个启动电容器包括三个启动电容器，所述多个NMOS晶体管包括三个NMOS晶体管，所述多个控制器包括三个控制器，并且所述多个驱动器包括三个驱动器(第九配置)。

在上述第九配置中，优选地，多个所述高边晶体管以彼此120度的相位差导通和截止(第十配置)。

在上述第九或第十配置中，优选地，各个节点能够与DC无刷电机的U相端子、V相端子以及W相端子连接(第十一配置)。

在上述第一至第十一配置中的任一配置中，优选地，基于从设置在半导体装置的外部的微处理器输出的驱动控制信号，所述高边晶体管和所述低边晶体管被导通和截止(第十二配置)。

发明的效果

根据本说明书中公开的半导体装置，可以提高处理高输入电压的半导体装置的效率。

附图说明

图1是示出本发明的示例性实施方式的IPM系统的配置的图。

图2是示出IPM的内部配置的一例的图。

图3是示出高边驱动IC和低边驱动IC的内部配置的一例的图。

图4是示出IPM的自举电路的主要部分的配置的图。

图5是示出第一自举电路的动作例的时间图。

图6是示出第一高边晶体管、第二高边晶体管和第三高边晶体管的导通/截止状态的转变的一例的图。

图7是示出第一自举电路的动作的另一例的时间图。

图8是示出电压调整器的一配置例的图。

图9是示出电压调整器的另一配置例的图。

图10是示出参考例的开关臂的驱动配置的图。

图11是示出图3所示的IPM的变形例的配置图。

具体实施方式

<关于参考例>

在描述本发明的实施方式之前，首先对参考例进行描述以帮助理解本发明的实施方式的特征。

图10是示出参考例的开关臂的驱动配置的图。

图10所示的开关臂SA包括串联连接在输入电压Vin与接地电位之间的高边晶体管Q1和低边晶体管Q2。在图10中，高边晶体管Q1和低边晶体管Q2均被配置为n沟道IGBT。高边晶体管Q1的栅极由驱动器DR驱动。

图10所示的配置包括自举电路BS。自举电路BS包括启动电容器CB和PMOS晶体管PM。启动电容器CB的一端与高边Q1和低边Q2连接在一起的点Nsw连接。启动电容器CB的另一端与PMOS晶体管的源极一起与驱动器DR连接。PMOS晶体管的漏极与电源电压Vcc的施加端连接。

根据图10所示的配置，当低边晶体管Q2导通时(高边晶体管Q1截止时)，PMOS晶体管导通。因此，出现在节点Nsw并且用作启动电容器CB的基准电位的开关电压Vsw等于接地电位，并且通过PMOS晶体管PM以电源电压Vcc对启动电容器CB充电。结果，出现在启动电容器CB的另一端(PMOS晶体管PM的源极)的启动电压Vbt等于电源电压Vcc。

之后，当驱动器DR将启动电压Vbt施加至高边晶体管Q1的栅极并且PMOS晶体管PM截止时，高边晶体管Q1导通。此时，启动电压Vbt＝Vin+Vcc。

根据图10中所示的配置中，在自举电路BS中使用了PMOS晶体管PM，与使用二极管时出现的VF相比有助于抑制PMOS晶体管PM上的电压降。PMOS晶体管PM上的电压降基本上为零，这有助于抑制施加至高边晶体管Q1的栅极的启动电压Vbt的下降，从而减小高边晶体管Q1的导通电阻。因此，可以提高效率。

然而，图10所示的配置适合应用于处理低输入电压Vin的低信号系统。这是因为PMOS晶体管PM的耐压是Vin的耐压和Vcc的耐压的总和，并且低输入电压Vin要求PMOS晶体管PM中的耐压低。低耐压的PMOS晶体管是可得到的。

如果为便于讨论将图10所示的配置应用于处理高输入电压Vin的IPM等，则在PMOS晶体管PM中要求高耐压。但是，当前难以制造高耐压PMOS晶体管PM，这使得对IPMS等的应用变得困难。

因此，在将后述的本发明的实施方案中，举IPM作为处理高输入电压Vin的半导体装置的一例，使得在自举电路中使用可承受高电压的NMOS晶体管变得可能，以便提高效率。

<IPM系统的配置>

关于本发明的示例性实施方式，将在下面参照附图进行描述。

图1是示出本发明的示例性实施方式的IPM系统15的配置的图。图1所示的IPM系统15包括MCU7(微控制器单元)、光耦合器5A至5F、光耦合器6、IPM1、以及印刷电路板(PCB)10。

MCU7、光耦合器5A至5F、光耦合器6以及IPM1例如通过焊接安装在印刷电路板10上。

MCU7将驱动控制信号Sci1～Sci6分别发送至具有较高的响应速度的光耦合器5A～5F。光耦合器5A～5F将被输入的驱动控制信号Sci6～Sci6电绝缘的同时将其传输至IPM1作为驱动控制信号HinU、HinV、HinW、LinU、LinV以及LinW。

IPM1作为驱动三相DC无刷电机(未图示)的电机驱动器发挥功能，并且具有各自由串联连接的高边晶体管和低边晶体管串组成的三个开关臂(未图示)。即，IPM1具有六个开关元件。在IPM1中，基于被输入的驱动控制信号HinU、HinV、HinW、LinU、LinV以及LinW，驱动IC(未图示)驱动各高边晶体管和各低边晶体管的栅极。从而，IPM1作为逆变器动作。关于IPM1的配置，将在后面详述。

从IPM1将异常信号Fti传输至响应速度较低的光耦合器6。异常信号Fti是在发生欠压状态或过热状态等异常时发送的。光耦合器6将被输入的异常信号Fti电绝缘的同时将其传输至MCU7作为异常信号Fto。这样，可以向MCU7通知异常状态。

<IPM的配置>

图2是示出IPM1的内部配置的图。如图2所示，IPM1是将高边驱动IC2、低边驱动IC3、第一高边晶体管4A、第二高边晶体管4B、第三高边晶体管4C、第一低边晶体管4D、第二低边晶体管4E、第三低边晶体管4F以及反并联二极管D1至D6封入树脂等形成封装的密封材料中的半导体装置(半导体封装)。

IPM1具有用于与外部建立电连接的外部端子(引线端子)，包括VBU端子、VBV端子、VBW端子、HINU端子、HINV端子、HINW端子、HVCC端子、HGND端子、LINU端子、LINV端子、LINW端子、LVCC端子、FO端子、CIN端子、LGND端子、P端子、U端子、V端子、W端子、NU端子、NV端子、以及NW端子。

第一高边晶体管4A、第二高边晶体管4B、第三高边晶体管4C、第一低边晶体管4D、第二低边晶体管4E以及第三低边晶体管4F例如分别被配置为采用Si(硅)基板的IGBT。取代IGBT地，这些开关元件可以被配置为采用Si基板的MOSFET，或者由采用SiC基板或所谓的宽带隙型的半导体基板的IGBT或MOSFET配置。

P端子被施加作为高电压的输入电压Vin(参见后述的图3和图4)。输入电压Vin例如是600V。连接于第一高边晶体管4A的集电极的是P端子。第一高边晶体管4A的发射极与第一低边晶体管4D的集电极连接。第一低边晶体管4D的发射极与NU端子连接。这样，第一高边晶体管4A和第一低边晶体管4D串联连接以形成第一开关臂41。

连接于第二高边晶体管4B的集电极的是P端子。第二高边晶体管4B的发射极与第二低边晶体管4E的集电极连接。第二低边晶体管4E的发射极与NV端子连接。这样，第二高边晶体管4B和第二低边晶体管4E串联连接以形成第二开关臂42。

连接于第三高边晶体管4C的集电极的是P端子。第三高边晶体管4C的发射极与第三低边晶体管4F的集电极连接。第三低边晶体管4F的发射极与NW端子连接。这样，第三高边晶体管4C和第三低边晶体管4F串联连接以形成第三开关臂43。

NU、NV以及NW端子通过公共电阻器Rs(参见后述的图3和图4)与接地电位的施加端连接。

因此，IPM1具有三个通道的开关臂41和43，并且被配置为在一个封装中容纳有六个开关元件。与第一高边晶体管4A连接的是反并联二极管D1。与第二高边晶体管4B连接的是反并联二极管D2。与第三高边晶体管4C连接的是反并联二极管D3。与第一低边晶体管4D连接的是反并联二极管D4。与第二低边晶体管4E连接的是反并联二极管D5。与第三低边晶体管4F连接的是反并联二极管D6。开关元件被配置为IGBT，因此反并联二极管D1～D6被配置为外部连接的元件。当开关元件被配置为MOSFET时，反并联二极管D1～D6被配置为包含在各开关元件中的寄生二极管(体二极管)。

U端子与第一高边晶体管4A和第一低边晶体管4D连接在一起的节点Nsw连接。U端子与作为IPM1外部的三相DC无刷电机的电机M(参见图3)的U相端子连接。V端子与第二高边晶体管4B和第二低边晶体管4E连接在一起的节点NswV连接。V端子与电机M的V相端子连接。W端子与第三高边晶体管4C和第三低边晶体管4F连接在一起的节点NswW连接。W端子与电机M的W相端子连接。

高边驱动IC2与VBU、VBV、VBW、HINU、HINV、HINW、HVCC、以及HGND端子电连接。

VBU端子与IPM1外部的第一启动电容器Cb1(参见后述的图3和图4)一端连接。VBV端子与IPM1外部的第二启动电容器Cb2(参见后述的图4)的一端连接。VBW端子与IPM1外部的第三启动电容器Cb3(参见后述的图4)的一端连接。

HVCC端子是向高边驱动IC2供给电源电压Vcc的端子。HINU、HINV以及HINW端子从外部的MCU7(参见图1)分别被输入驱动控制信号HinU、HinV以及HinW。基于驱动控制信号HinU、HinV以及HinW，高边驱动IC2驱动第一高边晶体管4A、第二高边晶体管4B以及第三高边晶体管4C的各自的栅极(控制端)以导通和关断这些高边晶体管。

HGND和LGND端子在IPM1内部连接在一起。

低边驱动IC3与LINU、LINV、LINW、LVCC、FO、CIN以及LGND端子电连接。

LVCC端子是向低边驱动IC3供给电源电压Vcc的端子。LINU、LINV以及LINW端子从外部的MCU7(参见图1)分别被输入驱动控制信号LinU、LinV以及LinW。基于驱动控制信号LinU、LinV以及LinW，低边驱动IC3驱动第一低边晶体管4D、第二低边晶体管4E以及第三低边晶体管4F的各自的栅极以导通和关断这些低边晶体管。

FO端子是向MCU7输出从低边驱动IC3输出的异常信号Fti(参见图1)的端子。CIN端子是被输入通过感测流过低边晶体管4d至4F的电流而得到的电流感测信号Vis(参见后述的图3)的端子。

这样，IPM1具备具有驱动三个高边晶体管的高边驱动IC2和驱动三个低边晶体管的低边驱动IC3的单独的IC芯片的两芯片配置。高边驱动IC2例如由SOI(绝缘体上硅)形成以承受高电压。

图3是示出驱动高边驱动IC2和低边驱动IC3中的开关臂41(第一高边晶体管4A和第一低边晶体管4D)的电路配置的一例的图。以下说明代表性地述及电机M的三相中U相的配置。

如图3所示，高边驱动IC2从输入侧(HINU端子侧)向输出侧(U端子侧)依次包括电阻器R21、施密特触发器21、电平转换器22、控制器23、脉冲发生器24、电平转换器25、滤波器26、RS触发器27以及驱动器28。

电阻器R21将HINU端子下拉至接地电位的施加端。因此，当HINU端子打开时，从MCU7输入到HINU端子的驱动控制信号HinU处于低电平(保持第一高边晶体管4A截止的逻辑电平)，由此防止第一高边晶体管4A计划外地导通。

施密特触发器21将输入到HINU端子的驱动控制信号HinU传输至电平转换器22。施密特触发器21的阈值电压被赋予规定的迟滞。通过这种配置，可以提高对噪声的抗性。

电平转换器22将施密特触发器21的输出信号的电平切换到适合输入到控制器23的电压电平，并输出结果。控制器23将电平转换器22的输出信号传输至脉冲发生器24。

基于控制器23的输出信号，脉冲发生器24生成作为导通信号Son和关断信号Soff脉冲信号。更详细地，脉冲发生器24由控制器23的输出信号的上升沿触发以使导通信号Son处于高电平预定的导通期间Ton1，并且由控制器23的输出信号的下降沿触发以使关断信号Soff处于高电平预定的导通期间Ton2。导通期间Ton1和Ton2被定为使导通信号Son和关断信号Soff不同时为高电平。即，在IPM1正常动作时，当导通信号Son和关断信号Soff中的一个为高电平时，另一个为低电平。

电平转换器25是在包括滤波器26、RS触发器27以及驱动器28的高电位块与包括脉冲发生器24的低电位块之间转换信号的电平并将其从低电位块传输至高电位块的电路。更详细地，从低电位块中的脉冲发生器24向电平转换器25输入作为导通信号Son和关断信号Soff的脉冲信号。电平转换器25转换这些信号的电平，并将其作为第一转换信号和第二转换信号输出至滤波器26。高电位块在施加至VBU端子的第一启动电压Vbt1与施加至U端子的第一开关电压Vsw1之间动作。

滤波器26是对从电平转换器25输入的第一、第二转换信号进行滤波并将结果输出至RS触发器27的电路。

RS触发器27具有输入由滤波器26滤波后的第一转换信号作为置位信号Sset的置位端(S端子)、输入由滤波器26滤波后的第二转换信号作为复位信号Sreset的复位端(R端子)、以及输出输出信号Sq的输出端(Q端子)。RS触发器由置位信号Sset的下降沿触发以将输出信号Sq设置为高电平，并由复位信号Sreset的下降沿触发以将输出信号Sq设置为低电平。

驱动器28生成作为与RS触发器27的输出信号对应的信号的高边输出信号HOU，并将其输出至第一高边晶体管4A的栅极。高边输出信号HOU的高电平等于第一启动电压Vbt1，同一信号的低电平等于第一开关电压Vsw1。即，驱动器28将第一启动电压Vbt1或第一开关电压Vsw1施加至第一高边晶体管4A的栅极(控制端)以导通和关断第一高边晶体管4A。

高边驱动IC2包括第一NMOS晶体管Nb1以及第一控制器Ctrl。第一自举电路BS1包括第一NMOS晶体管Nb1、第一控制器Ctrl1、以及设置在IPM1的外部的第一启动电容器Cb1。第一NMOS晶体管Nb1的源极与HVCC端子连接。第一NMOS晶体管Nb1的漏极与VBU端子连接。第一启动电容器Cb1的一端与VBU端子连接。第一启动电容器Cb1的另一端与U端子连接。第一控制器Ctr1驱动第一NMOS晶体管Nb1的栅极以导通和关断第一NMOS晶体管Nb1。第一控制器Ctr1也与节点NswU连接，以便能够监测第一开关电压Vsw1。

关于生成作为施加至第一NMOS晶体管Nb1的栅极以由第一控制器Ctr1导通第一NMOS晶体管Nb1的高电平的第一驱动电压VH1的方法，将在后面进行描述。

因此，第一自举电路BS1被设置为对应于U相用的第一开关臂41，以在VBU端子生成第一启动电压Vbt1(包括驱动器28等的高电位块的驱动电压)。

如同上述电阻器R21与驱动器28之间的配置，分别驱动第二高边晶体管4B(V相)和第三高边晶体管4C(W相)的电路配置形成在高边驱动IC2。另外，对应于V相用的第二开关臂42和W相用的第三开关臂43，分别形成第二自举电路BS2和第三自举电路BS3(后述的图4)。

低边驱动IC3从输入侧(LINU端子侧)向输出侧(U端子侧)依次包括电阻器R31、施密特触发器31、电平转换器32、，控制器33、延迟电路34、以及驱动器35。

电阻器R31将LINU端子下拉至接地电位的施加端。因此，当LINU端子打开时，从MCU7输入的驱动控制信号LinU处于低电平(使第一低边晶体管4D截止的逻辑电平)，由此防止第一低边晶体管4D计划外地导通。

施密特触发器31将输入到LINU端子的驱动控制信号LinU传输至电平转换器32。施密特触发器31的阈值电压被赋予规定的迟滞。通过这种配置，可以提高对噪声的抗性。

电平转换器32将施密特触发器31的输出信号的电平切换到适合输入到控制器33的电压电平，并输出结果。

基于从异常保护器301输入的异常信号，控制器34控制是否将电平转换器32的输出信号传输至延迟电路34(进而，是否驱动第一低边晶体管4D)。

延迟电路34对来自控制器33的输出信号赋予预定的延迟(对应于高边驱动IC2中的脉冲发生器24、电平转换器25、滤波器26以及RS触发器27中的电路延迟)，并将结果传输至驱动器35。

驱动器35基于被延迟电路34延迟的来自控制器33的输出信号，将低边输出信号LOU输出至第一低边晶体管4D的栅极。低边输出信号LOU的高电平等于电源电压Vcc，同一信号的低电平等于接地电位。

异常保护器301包括异常信号生成电路30、低通滤波器36、温度保护电路37(TSD[热关断]电路)、欠压锁定电路38(ULVO电路)、以及过电流保护电路39。

TSD电路37在IPM1(半导体装置)的结温变得高于预定阈值时将温度保护信号的逻辑电平从表示正常状态(例如，低电平)的逻辑电平切换到表示异常(例如，高电平)的逻辑电平。

UVLO电路38在电源电压Vcc变得低于预定阈值时将故障保护信号的逻辑电平从表示正常状态(例如，低电平)的逻辑电平切换到表示异常(例如，高电平)的逻辑电平。

CIN端子与NU端子和电阻器Rs的一端连接在一起的节点连接。低通滤波器36与CIN端子电连接。低通滤波器36与CIN端子电连接。低通滤波器36将出现在CIN端子的电流感测信号Vis输出至过电流保护电路39。过电流保护电路39配置有比较器，该比较器的非反相输入端(+)被输入低通滤波器36的输出，并且该比较器的反相端(-)被输入基准电压。过电流保护电路39在电流感测信号Vis变得高于预定阈值时将过电流保护信号的逻辑电平从表示正常状态(例如，低电平)的逻辑电平切换到表示异常(例如，高电平)的逻辑电平。

异常信号生成电路30监测从TSD电路37输入的温度保护信号、从UVLO电路38输入的故障保护信号、以及从过电流保护电路39输入的过电流保护信号。异常信号生成电路30在温度保护信号、故障保护信号以及过电流保护信号中的至少一个表示异常时将异常信号的逻辑电平从表示正常状态(例如，低电平)的逻辑电平切换到表示异常的(例如，高电平)的逻辑电平。异常信号生成电路30将异常信号输出至控制器33。

控制器33在被输入表示异常的异常信号时关断第一低边晶体管4D。NMOS晶体管NM31形成用于从FO端子输出异常信号Fti的开漏输出级。当没有异常时，NMOS晶体管NM31被异常信号生成电路30保持截止，异常信号Fti保持在高电平。另一方面，当有异常时，NMOS晶体管NM31被异常信号生成电路30保持导通，异常信号Fti保持在低电平。

如同上述电阻器R31与驱动器35之间的配置，分别驱动第二低边晶体管4E(V相)和第三低边晶体管4F(W相)的电路配置形成在低边驱动IC3。

<自举电路的配置>

下面对IPM1中的自举电路的配置进行更详细的描述。图4是示出IPM1中的自举电路的主要部分的配置的图。

如图4所示，对应于三个通道的开关臂41至43，IPM1包括三个通道的自举电路BS1至BS3。

如结合前述图3所述，第一自举电路BS1包括第一NMOS晶体管Nb1、第一控制器Ctr1、以及第一启动电容器Cb1。第一NMOS晶体管Nb1的源极与HVCC端子连接以被施加电源电压Vcc。第一NMOS晶体管Nb1的漏极与VBU端子连接。IPM1外部的第一启动电容器Cb1的一端与VBU端子连接。第一启动电容器Cb1的另一端与U端子连接。

图4中的第一驱动器281对应于前面述及的图3中的驱动器28，并且驱动第一高边晶体管4A的栅极。第一驱动器281被供给出现在VBU端子的第一启动电压Vbt1。因此，第一驱动器281将第一启动电压Vbt1施加至第一高边晶体管4A的栅极，由此导通第一高边晶体管4A。

第二自举电路BS2包括第二NMOS晶体管Nb2、第二控制器Ctr2、以及第二启动电容器Cb2。第二NMOS晶体管Nb2的源极与VCC端子连接以被施加电源电压Vcc。第二NMOS晶体管Nb2的漏极与VBV端子连接。IPM1外部的第二启动电容器Cb2的一端与VBV端子连接。第二启动电容器Cb2的另一端与V端子连接。

第二驱动器282驱动第二高边晶体管4B的栅极。第二驱动器282被供给出现在VBV端子的第二启动电压Vbt2。因此，第二驱动器282将第二启动电压Vbt2施加至第二高边晶体管4B的栅极，由此导通第二高边晶体管4B。

第三自举电路BS3包括第三NMOS晶体管Nb3、第三控制器Ctr3、以及第三启动电容器Cb3。第三NMOS晶体管Nb3的源极与HVCC端子连接以被施加电源电压Vcc。第三NMOS晶体管Nb3的漏极与VBW端子连接。IPM1外部的第三启动电容器Cb3的一端与VBW端子连接。第三启动电容器Cb3的另一端与W端子连接。

第三驱动器283驱动第三高边晶体管4C的栅极。第三驱动器283被供给出现在VBW端子的第三启动电压Vbt3。因此，第三驱动器283将第三启动电压Vbt3施加至第三高边晶体管4C的栅极，由此导通第三高边晶体管4C。

第一电压调整器51调整出现在VBV端子的第二启动电压Vbt2以使为低于第二启动电压Vbt2的预定的第一驱动电压VH1，并将结果输出至第一控制器Ctrl。第二电压调整器52调整出现在VBW端子的第三启动电压Vbt3以使其为低于第三启动电压Vbt3的预定的第一驱动电压VH1，并将结果输出至第一控制器Ctr1。第一控制器Ctr1将第一驱动电压VH1施加至第一NMOS晶体管Nb1的栅极，由此导通第一NMOS晶体管Nb1。

第三电压调整器53调整出现在VBU端子的第一启动电压Vbt1以使其为低于第一启动电压Vbt1的预定第二驱动电压VH2，并将结果输出至第二控制器Ctr2。第四电压调整器54调整出现在VBW端子的第三启动电压Vbt3以使其为低于第三启动电压Vbt3的预定的第二驱动电压VH2，并将结果输出至第二控制器Ctr2。第二控制器Ctr2将第二驱动电压VH2施加至第二NMOS晶体管Nb2的栅极，由此导通第二NMOS晶体管Nb2。

第五电压调整器55调整出现在VBU端子的第一启动电压Vbt1以使其为低于第一启动电压Vbt1的预定的第三驱动电压VH3，并将结果输出至第三控制器Ctr3。第六电压调整器56调整出现在VBV端子的第二启动电压Vbt2以使其为低于第二启动电压Vbt2的预定的第三驱动电压VH3，并将结果输出至第三控制器Ctr3。第三控制器Ctr3将第三驱动电压VH3施加至第三NMOS晶体管Nb3的栅极，由此导通第三NMOS晶体管Nb3。

<自举电路的动作>

下面，对如此配置的自举电路的动作进行描述。图5是示出第一自举电路BS1的动作例的时间图。图5由上至下分别示出驱动控制信号HinU和LinU、第一开关电压Vsw1(实线)、第一启动电压Vbt1(虚线)、以及第一NMOS晶体管Nb1的导通/截止状态。图5是示出第一NMOS晶体管Nb1的导通和截止方法的第一方法的图。

如图5所示，为了防止第一高边晶体管4A和第一侧晶体管4D同时导通，根据从MCU7(参见图1)输出的驱动控制信号HinU和LinU、设有第一高边晶体管4A和第一低边晶体管4D都截止的同时截止期间(死区时间)DT1和DT2。

在图5的时间点t1之前，驱动控制信号HinU为高电平，因此第一高边晶体管4A导通；并且驱动控制信号LinU为低电平，因此第一低边晶体管4D截止。在这种状态下，第一NMOS晶体管Nb1截止。当在时间点t1驱动控制信号HinU从高电平变为低电平时，第一驱动器281关断第一高边晶体管4A。死区时间DT1由此开始。

那么，在第一高边晶体管4A导通的情况下已从输入电压Vin侧经由第一高边晶体管4A和U端子流向电机M内部的电感器的电流在电感器的作用下倾向于从NU端子经由与第一低边晶体管4D连接的反并联二极管D4继续流向U端子。因此，出现在节点NswU的第一开关电压Vsw1比接地电位低反并联二极管D4两端的Vf。第一控制器Ctr1监测第一开关电压Vsw1以感测第一开关电压Vsw1已变得低于接地电位，并保持第一NMOS晶体管Nb1截止。结果，如图4所示，第一启动电压Vbt1可以变得低于接地电位。

之后，当在时间点t2驱动控制信号LinU由低电平变为高电平时，第一低边晶体管4D导通。结果，第一开关电压Vsw1变得等于接地电位。这里，第一控制器Ctr1在感测到第一开关电压Vsw1已变得等于接地电位时导通第一NMOS晶体管Nb1。

图6是示出第一高边晶体管4A、第二高边晶体管4B以及第三高边晶体管4C的导通/截止状态的转变的一例的图。第一高边晶体管4A、第二高边晶体管4B以及第三高边晶体管4C通过从MCU7(参见图1)输出的驱动控制信号HinU、HinV以及HinW导通和截止。

在图6所示的示例中，第一高边晶体管4A、第二高边晶体管4B以及第三高边晶体管4C以彼此120度的相位差导通和截止。因此，当第一高边晶体管4A时，第二高边晶体管4B和第三高边晶体管4C中的至少一个导通。

当第二高边晶体管4B导通时，第二启动电容器Cb2通过第二NMOS晶体管Nb2被充电源电压Vcc，使得第二启动电压Vbt2等于Vin+Vcc。当第三高边晶体管4C导通时，第三启动电容器Cb3通过第三NMOS晶体管Nb3被充电源电压Vcc，使得第三启动电压Vbt3等于Vin+Vcc。

然后，第二启动电压Vbt2和第三启动电压Vbt3分别被第一电压调整器51和第二电压调整器52调整为等于第一驱动电压VH1，并被供给到第一控制器Ctr1。从而，第一控制器Ctr1可以将高于施加至第一NMOS晶体管Nb1的源极的电源电压Vcc的第一驱动电压VH1施加至第一NMOS晶体管Nb1的栅极，因此可以导通第一NMOS晶体管Nb1。

因此，第一启动电容器Cb1通过处于导通状态的第一NMOS晶体管Nb1被充电源电压Vcc，第一启动电压Vbt1等于电源电压Vcc(参见图5)。

之后，当在时间点t3驱动控制信号LinU从高电平变为低电平时，第一低边晶体管4D截止。死区时间DT2由此开始。然后，在第一低边晶体管4D导通的情况下已从U端子经由第一低边晶体管4D流向地的电流在电感器的作用下倾向于从U端子经由与第一高边晶体管4A连接的反并联二极管D1继续流向P端子。结果，第一开关电压Vsw1比输入电压Vin高反并联二极管D1两端的Vf。这里，第一启动电压Vbt1比第一开关电压Vsw1高Vcc。

第一控制器Ctr1在感测到第一开关电压Vsw1已变得高于输入电压Vin时关断第一NMOS晶体管Nb1。然后，第一启动电容器Cb1通过内部电路放电，使得第一启动电压Vbt1逐渐下降。

当在时间点t4驱动控制信号HinU由低电平变为高电平时，第一驱动器281将第一启动电压Vbt1施加至第一高边晶体管4A的栅极。这里，第一启动电压Vbt1约等于Vin+Vcc，因此可以导通第一高边晶体管4A。之后，第一启动电容器Cb1通过内部电路放电，使得第一启动电压Vbt1逐渐下降。

第二自举电路BS2的动作与图5所示的相似。即，驱动控制信号HinV和LinV、出现在节点NswV的第二开关电压Vsw2和第二启动电压Vbt2的波形、以及第二NMOS晶体管Nb2的导通/截止状态与图5所示的相似。

因此，当驱动控制信号LinV由低电平变为高电平，从而使得第二低边晶体管4E导通时(对应于图5中的时间点t2)，第二控制器Ctr2监测第二开关电压Vsw2以感测第二开关电压Vsw2已变为等于接地电位，由此导通第二NMOS晶体管Nb2。

这里，如图6所示，当第二高边晶体管4B截止时，第一高边晶体管4A和第三高边晶体管4C中的至少一个导通。

当第一高边晶体管4A导通时，第一启动电容器Cb1通过第一NMOS晶体管Nb1被充电源电压Vcc充电，使得第一启动电压Vbt1等于Vin+Vcc。当第三高边晶体管4C导通时，第三启动电容器Cb3通过第三NMOS晶体管Nb3被充电源电压Vcc，使得第三启动电压Vbt3等于Vin+Vcc。

然后，第一启动电压Vbt1和第三启动电压Vbt3分别被第三电压调整器53和第四电压调整器54调整为等于第二驱动电压VH2，并被供给到第二控制器Ctr2。从而，第二控制器Ctr2可以将高于施加至第二NMOS晶体管Nb2的源极的电源电压Vcc的第二驱动电压VH2施加至第二NMOS晶体管Nb2的栅极，因此可以导通第二NMOS晶体管Nb2。

因此，第二启动电容器Cb2通过处于导通状态的第二NMOS晶体管Nb2被充电源电压Vcc，第二启动电压Vbt2等于电源电压Vcc。

第三自举电路BS3的动作与图5所示的相似。即，驱动控制信号HinW和LinW、出现在节点NswW的第三开关电压Vsw3和第三启动电压Vbt3的波形、以及第三NMOS晶体管Nb3的导通/截止状态与图5所示的相似。

因此，当驱动控制信号LinW由低电平变为高电平，从而第三低边晶体管4F导通时(对应于图5中的时间点t2)，第三控制器Ctr3监测第三开关电压Vsw3以感测第三开关电压Vsw3已变为等于接地电位，由此导通第三NMOS晶体管Nb3。

这里，如图6所示，当第三高边晶体管4C截止时，第一高边晶体管4A和第二高边晶体管4B中的至少一个导通。

当第一高边晶体管4A导通时，第一启动电容器Cb1通过第一NMOS晶体管Nb1被充电源电压Vcc，使得第一启动电压Vbt1等于Vin+Vcc。当第二高边晶体管4B导通时，第二启动电容器Cb2通过第二NMOS晶体管Nb2被充电源电压Vcc，使得第二启动电压Vbt2等于Vin+Vcc。

第一启动电压Vbt1和第二启动电压Vbt2分别被第五电压调整器55和第六电压调整器56调整为等于第三驱动电压VH3，并被供给到第三控制器Ctr3。因此，第三控制器Ctr3可以将高于施加至第三NMOS晶体管Nb3的源极的电源电压Vcc的第三驱动电压VH3施加至第三NMOS晶体管Nb3的栅极，因此可以导通第三NMOS晶体管Nb3。

因此，第三启动电容器Cb3通过处于导通状态的第三NMOS晶体管Nb3被充电源电压Vcc，第三启动电压Vbt3等于电源电压Vcc。

在本实施方式中，在处理高输入电压Vin的IPM1中，第一NMOS晶体管Nb1、第二NMOS晶体管Nb2和第三NMOS晶体管Nb3的耐压等于Vin的耐压+Vcc的耐压。由于输入电压Vin为高电压，因此在NMOS晶体管中要求高耐压，而NMOS晶体管能够应对高电压。

如前所述，当启动电容器Cb1至Cb3中要充电的一个通道被充电时，可以利用使高边晶体管导通的另一个通道的启动电压使上述要充电的通道的NMOS晶体管Nb1至Nb3保持导通。与使用二极管时产生的Vf相比，这有助于抑制处于导通状态的NMOS晶体管Nb1至Nb3两端的电压降，从而施加于高边晶体管4A至4C的栅极的启动电压Vbt至Vbt3约等于Vin+Vcc，而这有助于降低高边晶体管4A至4C的导通电阻并提高效率。

<NMOS晶体管的导通和关断的第二方法>

图7是示出第一自举电路BS1中的第一NMOS晶体管Nb1的导通和截止的第二方法的时间图。图7是对应于前述图5的图。所述第二方法也适用于第二NMOS晶体管Nb2和第三NMOS晶体管Nb3。

图7所示的第二方法与图5所示的第一方法的区别在于，在第一控制器Ctrl感测到第一开关电压Vswl变得低于接地电位的时间点t1导通第一NMOS晶体管Nb1。

因此，对第一NMOS晶体管Nb1的充电是施加将低于接地电位的第一开关电压Vsw1加到电源电压Vcc的电压而进行的。从而，当在图7所示的时间点t2第一开关电压Vsw1变得等于接地电位时，第一启动电压Vbt1上升到高于Vcc的电压，但第一启动电容器Cb1被处于导通状态的第一NMOS晶体管Nb1放电，因此第一启动电压Vbt1下降到Vcc。即，第一启动电容器Cb1暂时处于过充电状态，但会通过放电恢复。

在前述第一NMOS晶体管Nb1的导通和关断的第一方法中(图5)，第一NMOS晶体管Nb1在时间点t1保持截止，这有助于抑制第一NMOS晶体管Nb1在时间点t2处于过充电状态。

上述第一方法和第二方法均可以防止过充电所致的较高的启动电压被施加至高边晶体管的栅极，这在使用相对于最大额定栅极电压的典型栅极电压的裕度较小的晶体管(例如，使用SiC的晶体管)的用途中尤其有效。

<电压调整器的配置>

图8是示出电压调整器53的具体的一配置例的图。虽然以下说明代表性地述及电压调整器51～56中的电压调整器53的配置，但其他电压调整器也可以同样地配置。

图8所示的电压调整器53包括分压电阻器531、分压电阻器532、以及缓冲器533(电压跟随器)。出现在VBU端子的第一启动电压Vbt1被分压电阻器531、532分压后被输入至缓冲器533。缓冲器533基于被输入的分压后的电压，将第二驱动电压VH2输出至第二控制器Ctr2。

在第一启动电压Vbt1由分压电阻器531和532分压的配置中，通过设置缓冲器533，形成从分压电阻器531和VBU端子连接在一起的节点N531流向缓冲器533的电流的路径；这有助于使流过分压电阻器531和532的电流稳定，从而使分压后的电压稳定。

图9是示出电压调整器53的其他配置例的图。图9所示的电压调整器53包括恒流电路534、齐纳二极管535、以及缓冲器536。

恒流电路534基于出现在VBU端子的第一启动电压Vbtl生成恒流。所生成的恒流流过齐纳二极管535。被齐纳二极管535钳位的电压被输入至缓冲器536。缓冲器536基于被输入电压将第二驱动电压VH2输出至第二控制器Ctr2。

在该配置例中，使用齐纳二极管535，因此，如图9所示，即使在未设有从齐纳二极管535的阴极和恒流电路534连接在一起的节点N532通向缓冲器536的电流路径并且流过齐纳二极管535的电流发生变化的情况下，也可以使钳位电压稳定。即，可以设有或不设有缓冲器536。

<其他>

上述实施方式应被理解为在各个方面都是示例性的，而不是限制性的。本发明的技术范围不由上述实施方式的描述定义，而是由所附权利要求书定义，并且应理解为包含在与权利要求书等同的意义和范围内做出的任意变更。

例如，虽然上述IPM被配置为包括三个通道的开关臂和自举电路，但这并不意味着任何限定，可以包括两个以上的任意数量的通道。例如，IPM可以被配置为具有两个通道以应用于生成两相AC电流的逆变器、全桥DC-DC转换器等。

也可以将上述图3所示的配置变形为例如类似于图11所示的配置。在图11所示的配置中，图3所示的异常保护器301(异常信号生成电路30、低通滤波器36、TSD电路37、UVLO电路38以及过电流保护电路39)和NMOS晶体管NM31设于高边驱动IC2中，而不是低边驱动IC3中。

工业上的可利用性

本发明可以用作DC无刷电机的驱动手段。

符号的说明

1 IPM

2 高边驱动IC

3 低边驱动IC

41 第一开关臂

42 第二开关臂

43 第三开关臂

4A 第一高边晶体管

4B 第二高边晶体管

4C 第三高边晶体管

4D 第一低边晶体管

4E 第二低边晶体管

4F 第三低边晶体管

5A～5F、6 光耦合器

7 MCU

10 印刷电路板

15 IPM系统

21 施密特触发器

22 电平转换器

23 控制器

24 脉冲发生器

25 电平转换器

26 滤波器

27 RS触发器

28 驱动器

281 第一驱动器

282 第二驱动器

283 第三驱动器

30 异常信号生成电路

31 施密特触发器

32 电平转换器

33 控制器

34 延迟电路

35 驱动器

36 低通滤波器

37 TSD电路

38 UVLO电路

39 过电流保护电路

301 异常保护器

51 第一电压调整器

52 第二电压调整器

53 第三电压调整器

531 分压电阻器

532 分压电阻器

533 缓冲器

534 恒流电路

535 齐纳二极管

536 缓冲器

54 第四电压调整器

55 第五电压调整器

56 第六电压调整器

D1～D6 反并联二极管

Cb1 第一启动电容器

Cb2 第二启动电容器

Cb3 第三启动电容器

Nb1 第一NMOS晶体管

Nb2 第二NMOS晶体管

Nb3 第三NMOS晶体管

Ctr1 第一控制器

Ctr2 第二控制器

Ctr3 第三控制器

BS1 第一自举电路

BS2 第二自举电路

BS3 第三自举电路

M 电机

R21、R31、Rs 电阻器

NM31 NMOS晶体管

Claims

1.一种半导体装置，包括：

多个高边晶体管及多个低边晶体管，其串联连接在输入电压与接地电位之间以形成多个开关臂；

多个NMOS晶体管，其分别具有：

漏极，其被配置为能够与多个启动电容器的各个第二端连接，所述多个启动电容器的各个第一端能够与多个所述高边晶体管和多个所述低边晶体管连接在一起的各节点连接，以及

所述源极被配置为能够与电源电压的施加端电连接；

多个控制器，其被配置为驱动所述多个NMOS晶体管的各栅极；以及

多个驱动器，其被配置为将出现在各个所述第二端的各启动电压或出现在各节点的各开关电压施加至多个所述高边晶体管的各控制端，以导通和关断高边晶体管，

其中，

当第一通道的所述高边晶体管被所述第一通道的所述驱动器关断时，不同于所述第一通道的第二通道的所述高边晶体管被所述第二通道的所述驱动器导通，并且

所述第一通道的所述控制器将基于所述第二通道的所述启动电压的驱动电压施加至所述第一通道的所述NMOS晶体管的栅极，以保持所述NMOS晶体管处于导通状态。

2.根据权利要求1所述的半导体装置，

其中，

所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止时，所述第一通道的所述高边晶体管被截止并且然后所述第一通道的所述低边晶体管被导通时，导通所述NMOS晶体管。

3.根据权利要求2所述的半导体装置，

其中，

所述第一通道的所述控制器被配置为：在检测到所述第一通道的所述开关电压下降到低于所述接地电位的电压并且然后变得等于所述接地电位时，导通所述NMOS晶体管。

4.根据权利要求1所述的半导体装置，

其中，

所述第一通道的所述控制器被配置为：当检测到在所述第一通道的所述低边晶体管截止，所述第一通道的所述高边晶体管截止时，导通所述NMOS晶体管。

5.根据权利要求4所述的半导体装置，

其中，

所述第一通道的所述控制器被配置为：在检测到所述第一通道的所述开关电压变得低于所述接地电位时，导通所述NMOS晶体管。

6.根据权利要求1至5中任一项所述的半导体装置，还包括：电压调整器，其被配置为调整所述第二通道的所述启动电压，以使所述启动电压等于比所述启动电压低的所述驱动电压。

7.根据权利要求6所述的半导体装置，

其中，

所述电压调整器包括：

分压电阻器，其被配置为对所述启动电压进行分压；以及

缓冲器，其被配置为：被供给由所述分压电阻器分压后的电压，以输出所述驱动电压。

8.根据权利要求6所述的半导体装置，

其中，

所述电压调整器包括：

恒流源，其被配置为基于所述启动电压来生成恒流；以及

齐纳二极管，其被配置为被供给由所述恒流源生成的电流。

9.根据权利要求1至8中任一项所述的半导体装置，

其中，

所述多个高边晶体管包括三个高边晶体管，

所述多个低边晶体管包括三个低边晶体管，

所述多个开关臂包括三个开关臂，

所述多个启动电容器包括三个启动电容器，

所述多个NMOS晶体管包括三个NMOS晶体管，

所述多个控制器包括三个控制器，并且

所述多个驱动器包括三个驱动器。

10.根据权利要求9所述的半导体装置，

其中，

多个所述高边晶体管以彼此120度的相位差导通和截止。

11.根据权利要求9或10所述的半导体装置，

其中，

各个节点能够与DC无刷电机的U相端子、V相端子以及W相端子连接。

12.根据权利要求1至11中任一项所述的半导体装置，

其中，

基于从设置在半导体装置的外部的微处理器输出的驱动控制信号，所述高边晶体管和所述低边晶体管被导通和截止。