CN109755305A - 一种igbt合封单管 - Google Patents

一种igbt合封单管 Download PDF

Info

Publication number
CN109755305A
CN109755305A CN201711063304.2A CN201711063304A CN109755305A CN 109755305 A CN109755305 A CN 109755305A CN 201711063304 A CN201711063304 A CN 201711063304A CN 109755305 A CN109755305 A CN 109755305A
Authority
CN
China
Prior art keywords
chip
igbt
backlight unit
resistance
danguan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711063304.2A
Other languages
English (en)
Inventor
李向凯
夏玉龙
李春林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201711063304.2A priority Critical patent/CN109755305A/zh
Publication of CN109755305A publication Critical patent/CN109755305A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Power Conversion In General (AREA)

Abstract

本发明提供一种IGBT合封单管，所述IGBT合封单管至少包括：导电底板、陶瓷覆铜板、IGBT芯片、二极管芯片、电阻芯片以及金属端子；所述IGBT芯片和二极管芯片固定在所述导电底板上；所述二极管芯片的阴极与所述IGBT芯片的集电极相连；所述二极管芯片的阳极与所述IGBT芯片的发射极相连；所述电阻芯片的一端通过所述陶瓷覆铜板固定在所述导电底板上且所述电阻芯片的这一端与所述IGBT芯片的门极相连；所述电阻芯片的另一端与所述IGBT芯片的发射极相连；所述IGBT芯片门极、发射极和集电极分别通过金属端子引出信号。本发明通过在所述IGBT芯片的门极和发射极之间添加电阻芯片，可防止门极悬空，从而降低在运输、传递和使用过程中由于门极静电所造成IGBT单管损坏的风险。

Description

一种IGBT合封单管
技术领域
本发明涉及半导体器件技术领域，特别是涉及一种IGBT合封单管。
背景技术
IGBT是绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor)的英文缩写，IGBT根据封装不同可以分为IGBT模块和IGBT单管，IGBT单管是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大；MOSFET驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低。
IGBT合封单管是一种标准尺寸的产品，由于其优越的开关性能被广泛的应用于电机驱动、感应加热、风能发电、光伏等领域。
由于IGBT是栅极敏感器件，容易受到来自栅极的静电造成失效。而目前公开的IGBT合封单管，采用在管脚位置增加外壳进行防静电保护。但是客户在使用IGBT合封单管时，需要手动将IGBT合封单管取出，然后进行电路连接。在电路连接过程中，IGBT合封单管本身处于不进行防静电保护措施的状态，在此时间内对产品的触摸、焊接、运输均存在静电击穿的风险。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种IGBT合封单管，用于解决现有技术中的IGBT合封单管在运输和使用等过程中容易出现静电击穿的问题。
为实现上述目的及其他相关目的，本发明提供一种IGBT合封单管，所述IGBT合封单管至少包括：导电底板、陶瓷覆铜板、IGBT芯片、二极管芯片、电阻芯片以及金属端子；
所述IGBT芯片和二极管芯片固定在所述导电底板上；
所述二极管芯片的阴极与所述IGBT芯片的集电极相连；所述二极管芯片的阳极与所述IGBT芯片的发射极相连；
所述电阻芯片的一端通过所述陶瓷覆铜板固定在所述导电底板上且所述电阻芯片的这一端与所述IGBT芯片的门极相连；所述电阻芯片的另一端与所述IGBT芯片的发射极相连；
所述IGBT芯片门极、发射极和集电极分别通过金属端子引出信号。
作为本发明IGBT合封单管的一种优化的方案，所述导电底板为铜底板。
作为本发明IGBT合封单管的一种优化的方案，所述陶瓷覆铜板包括陶瓷层以及分别制备在所述陶瓷层正面和背面的铜层，所述电阻芯片固定在所述正面的铜层表面。
作为本发明IGBT合封单管的一种优化的方案，所述电阻芯片的一端通过所述正面铜层表面的金属连接线与所述IGBT芯片的门极相连。
作为本发明IGBT合封单管的一种优化的方案，所述二极管芯片的阴极与所述IGBT芯片的集电极之间、所述二极管芯片的阳极与所述IGBT芯片的发射极之间、所述电阻芯片的另一端与所述IGBT芯片的发射极之间均通过金属连接线相连。
作为本发明IGBT合封单管的一种优化的方案，所述金属连接线为铝丝。
作为本发明IGBT合封单管的一种优化的方案，所述IGBT芯片和二极管芯片通过焊料焊接固定在所述导电底板上。
作为本发明IGBT合封单管的一种优化的方案，所述二极管芯片为快恢复二极管芯片。
作为本发明IGBT合封单管的一种优化的方案，所述IGBT合封单管还包括塑封件，所述塑封件灌封在所述导电底板、陶瓷覆铜板、IGBT芯片、二极管芯片和电阻芯片的外周部。
如上所述，本发明的IGBT合封单管，包括：导电底板、陶瓷覆铜板、IGBT芯片、二极管芯片、电阻芯片以及金属端子；所述IGBT芯片和二极管芯片固定在所述导电底板上；所述二极管芯片的阴极与所述IGBT芯片的集电极相连；所述二极管芯片的阳极与所述IGBT芯片的发射极相连；所述电阻芯片的一端通过所述陶瓷覆铜板固定在所述导电底板上且所述电阻芯片的这一端与所述IGBT芯片的门极相连；所述电阻芯片的另一端与所述IGBT芯片的发射极相连；所述IGBT芯片门极、发射极和集电极分别通过金属端子引出信号。本发明通过在所述IGBT芯片的门极和发射极之间添加电阻芯片，可防止门极悬空，从而降低在运输、传递和使用过程中由于门极静电所造成IGBT单管损坏的风险。
附图说明
图1为本发明IGBT合封单管内部结构侧视图。
图2为本发明IGBT合封单管内部结构俯视图。
图3为本发明IGBT合封单管外观俯视图。
图4为本发明IGBT合封单管外观侧视图
元件标号说明
1 导电底板
2 陶瓷覆铜板
3 IGBT芯片
31 发射极
32 门极
4 二极管芯片
41 阳极
5 电阻芯片
6 金属端子
7 塑封件
8 金属连接线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种IGBT合封单管，如图1和图2所示，所述IGBT合封单管至少包括：导电底板1、陶瓷覆铜板2、IGBT芯片3、二极管芯片4、电阻芯片5以及金属端子6等等。
所述IGBT芯片3和二极管芯片4固定在所述导电底板1上；所述二极管芯片4的阴极与所述IGBT芯片3的集电极相连；所述二极管芯片4的阳极41与所述IGBT芯片3的发射极31相连；所述电阻芯片5的一端通过所述陶瓷覆铜板2固定在所述导电底板1上且所述电阻芯片5的这一端与所述IGBT芯片3的门极32相连；所述电阻芯片5的另一端与所述IGBT芯片3的发射极31相连；所述IGBT芯片门极32、发射极31和集电极分别通过金属端子6引出信号。
如图2所示，所述导电底板1上固定有所述IGBT芯片3和二极管芯片4。作为示例，所述导电底板1为铜底板，当然，也可以是其他适合的导电底板，在此不限。
作为示例，所述IGBT芯片3和二极管芯片4通过焊料焊接固定在所述导电底板1上。所述IGBT芯片3和二极管芯片4优选通过锡焊焊接固定在所述导电底板1上。
作为示例，所述二极管芯片4为快恢复二极管芯片(FRD)。所述快恢复二极管(fastrecovery diode，FRD)是一种具有开关特性好、反向恢复时间短特点的半导体二极管，主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用，本发明中FRD是作为续流二极管使用。快恢复二极管的内部结构与普通PN结二极管不同，它属于PIN结型二极管，即在P型硅材料与N型硅材料中间增加了基区I，构成PIN硅片。因基区很薄，反向恢复电荷很小，所以快恢复二极管的反向恢复时间较短，正向压降较低，反向击穿电压(耐压值)较高。
所述电阻芯片5的一端通过所述陶瓷覆铜板2固定在所述导电底板1上，即所述导电底板1上先固定所述陶瓷覆铜板2，再在所述陶瓷覆铜板2上固定电阻芯片5的一端，进而固定整个电阻芯片5。再通过塑封件7的进一步固定，可以进一步降低合封单管在运输过程中造成电阻芯片5脱落的风险。优选地，所述电阻芯片5可以通过焊锡焊接在所述陶瓷覆铜板2上，所述陶瓷覆铜板2可以通过焊锡焊接在所述金属底板1上。本发明通过在门极32和发射极31之间接入电阻芯片5，可降低在门极32悬空的情况下，由于门极32和发射极31之间存在寄生电容而感应出电压，造成的IGBT误导通，从而保证IGBT可靠性。
作为示例，所述陶瓷覆铜板2包括陶瓷层以及分别制备在所述陶瓷层正面和背面的铜层，即，所述陶瓷覆铜板2自下而上依次为：背面的铜层、陶瓷层、正面的铜层。所述电阻芯片5固定在所述正面的铜层表面。
进一步地，所述电阻芯片5的一端通过所述正面铜层表面的金属连接线8与所述IGBT芯片3的门极32相连。所述二极管芯片4的阴极与所述IGBT芯片3的集电极之间、所述二极管芯片4的阳极41与所述IGBT芯片3的发射极31之间、所述电阻芯片5的另一端与所述IGBT芯片3的发射极31之间也均通过金属连接线相连。
需要说明的是，所述二极管芯片4的阴极和所述IGBT芯片3的集电极制作在芯片背面，附图1和2没有展示出。
作为示例，所述金属连接线8可以为铝丝或者其他适合的金属连接线，例如铜线等，在此不限。本实施例中，优选采用铝丝作为所述金属连接线8。
所述IGBT合封单管还包括塑封件7，所述塑封件7用于灌封在所述导电底板1、陶瓷覆铜板2、IGBT芯片3、二极管芯片4和电阻芯片5的外周部。通过所述塑封件7可以隔绝内外，如图3和4所示分别为灌封后的正面及侧面外观示意图。其中，金属端子6部分被灌封在所述塑封件7中，最左端的金属端子引出门极32，中间的引出集电极，最右端的引出发射极31。
综上所述，本发明提供一种IGBT合封单管，所述IGBT合封单管至少包括：导电底板、陶瓷覆铜板、IGBT芯片、二极管芯片、电阻芯片以及金属端子；所述IGBT芯片和二极管芯片固定在所述导电底板上；所述二极管芯片的阴极与所述IGBT芯片的集电极相连；所述二极管芯片的阳极与所述IGBT芯片的发射极相连；所述电阻芯片的一端通过所述陶瓷覆铜板固定在所述导电底板上且所述电阻芯片的这一端与所述IGBT芯片的门极相连；所述电阻芯片的另一端与所述IGBT芯片的发射极相连；所述IGBT芯片门极、发射极和集电极分别通过金属端子引出信号。本发明通过在所述IGBT芯片的门极和发射极之间添加电阻芯片，可防止门极悬空，从而降低在运输、传递和使用过程中由于门极静电所造成IGBT单管损坏的风险。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种IGBT合封单管，其特征在于，所述IGBT合封单管至少包括：导电底板、陶瓷覆铜板、IGBT芯片、二极管芯片、电阻芯片以及金属端子；
所述IGBT芯片和二极管芯片固定在所述导电底板上；
所述二极管芯片的阴极与所述IGBT芯片的集电极相连；所述二极管芯片的阳极与所述IGBT芯片的发射极相连；
所述电阻芯片的一端通过所述陶瓷覆铜板固定在所述导电底板上且所述电阻芯片的这一端与所述IGBT芯片的门极相连；所述电阻芯片的另一端与所述IGBT芯片的发射极相连；
所述IGBT芯片门极、发射极和集电极分别通过金属端子引出信号。
2.根据权利要求1所述的IGBT合封单管，其特征在于：所述导电底板为铜底板。
3.根据权利要求1所述的IGBT合封单管，其特征在于：所述陶瓷覆铜板包括陶瓷层以及分别制备在所述陶瓷层正面和背面的铜层，所述电阻芯片固定在所述正面的铜层表面。
4.根据权利要求3所述的IGBT合封单管，其特征在于：所述电阻芯片的一端通过所述正面铜层表面的金属连接线与所述IGBT芯片的门极相连。
5.根据权利要求1所述的IGBT合封单管，其特征在于：所述二极管芯片的阴极与所述IGBT芯片的集电极之间、所述二极管芯片的阳极与所述IGBT芯片的发射极之间、所述电阻芯片的另一端与所述IGBT芯片的发射极之间均通过金属连接线相连。
6.根据权利要求4或5所述的IGBT合封单管，其特征在于：所述金属连接线为铝丝。
7.根据权利要求1所述的IGBT合封单管，其特征在于：所述IGBT芯片和二极管芯片通过焊料焊接固定在所述导电底板上。
8.根据权利要求1所述的IGBT合封单管，其特征在于：所述二极管芯片为快恢复二极管芯片。
9.根据权利要求1所述的IGBT合封单管，其特征在于：所述IGBT合封单管还包括塑封件，所述塑封件灌封在所述导电底板、陶瓷覆铜板、IGBT芯片、二极管芯片以及电阻芯片的外周部。
CN201711063304.2A 2017-11-02 2017-11-02 一种igbt合封单管 Pending CN109755305A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711063304.2A CN109755305A (zh) 2017-11-02 2017-11-02 一种igbt合封单管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711063304.2A CN109755305A (zh) 2017-11-02 2017-11-02 一种igbt合封单管

Publications (1)

Publication Number Publication Date
CN109755305A true CN109755305A (zh) 2019-05-14

Family

ID=66397868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711063304.2A Pending CN109755305A (zh) 2017-11-02 2017-11-02 一种igbt合封单管

Country Status (1)

Country Link
CN (1) CN109755305A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268150A (ja) * 1993-03-16 1994-09-22 Canon Inc 半導体素子
US20020113247A1 (en) * 2001-02-09 2002-08-22 Stmicroelectronics S.R.I. Electronic device integrating an insulated gate bipolar transistor power device and a diode into a protective package
CN102201396A (zh) * 2011-05-31 2011-09-28 常州瑞华电力电子器件有限公司 一种大规格igbt模块及其封装方法
CN102810852A (zh) * 2011-06-03 2012-12-05 三菱电机株式会社 半导体装置
CN202996833U (zh) * 2012-12-25 2013-06-12 佛山市蓝箭电子股份有限公司 一种复合封装的igbt器件
US20130252381A1 (en) * 2009-06-16 2013-09-26 Ixys Corporation Electrically Isolated Power Semiconductor Package With Optimized Layout
CN103378070A (zh) * 2012-04-16 2013-10-30 富士电机株式会社 半导体器件
CN203747773U (zh) * 2014-02-28 2014-07-30 库顿电子科技（厦门）有限公司 一种带过流保护固体继电器
CN105633041A (zh) * 2016-03-14 2016-06-01 江苏捷捷微电子股份有限公司 一种大功率可控硅封装结构及其制造方法
CN105789293A (zh) * 2016-05-05 2016-07-20 湖南大学 一种单芯片双向igbt模块的封装结构
CN205428913U (zh) * 2016-03-09 2016-08-03 上海道之科技有限公司 一种功率半导体模块
CN106298722A (zh) * 2016-09-26 2017-01-04 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构及制造方法
CN106684043A (zh) * 2016-12-13 2017-05-17 中航（重庆）微电子有限公司 一种防静电igbt模块
CN106783773A (zh) * 2016-12-13 2017-05-31 中航（重庆）微电子有限公司 一种非绝缘双塔型二极管模块

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268150A (ja) * 1993-03-16 1994-09-22 Canon Inc 半導体素子
US20020113247A1 (en) * 2001-02-09 2002-08-22 Stmicroelectronics S.R.I. Electronic device integrating an insulated gate bipolar transistor power device and a diode into a protective package
US20130252381A1 (en) * 2009-06-16 2013-09-26 Ixys Corporation Electrically Isolated Power Semiconductor Package With Optimized Layout
CN102201396A (zh) * 2011-05-31 2011-09-28 常州瑞华电力电子器件有限公司 一种大规格igbt模块及其封装方法
CN102810852A (zh) * 2011-06-03 2012-12-05 三菱电机株式会社 半导体装置
CN103378070A (zh) * 2012-04-16 2013-10-30 富士电机株式会社 半导体器件
CN202996833U (zh) * 2012-12-25 2013-06-12 佛山市蓝箭电子股份有限公司 一种复合封装的igbt器件
CN203747773U (zh) * 2014-02-28 2014-07-30 库顿电子科技（厦门）有限公司 一种带过流保护固体继电器
CN205428913U (zh) * 2016-03-09 2016-08-03 上海道之科技有限公司 一种功率半导体模块
CN105633041A (zh) * 2016-03-14 2016-06-01 江苏捷捷微电子股份有限公司 一种大功率可控硅封装结构及其制造方法
CN105789293A (zh) * 2016-05-05 2016-07-20 湖南大学 一种单芯片双向igbt模块的封装结构
CN106298722A (zh) * 2016-09-26 2017-01-04 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构及制造方法
CN106684043A (zh) * 2016-12-13 2017-05-17 中航（重庆）微电子有限公司 一种防静电igbt模块
CN106783773A (zh) * 2016-12-13 2017-05-31 中航（重庆）微电子有限公司 一种非绝缘双塔型二极管模块

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张彩荣 等: "《电路实验实训及仿真教程》", 31 August 2015 *
朱慕慈 等: "《电磁炉/微波炉原理、维修与图集》", 31 January 2010 *

Similar Documents

Publication Publication Date Title
CN102683403B (zh) 一种沟槽栅电荷存储型igbt
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
US20190097524A1 (en) Circuit having snubber circuit in power supply device
CN105185826B (zh) 一种横向rc-igbt器件
CN102683402A (zh) 一种平面栅电荷存储型igbt
CN105023943B (zh) 一种纵向rc‑igbt器件
CN218887188U (zh) 电路结构为半桥的单管igbt
CN108565284A (zh) 一种沟槽栅场截止逆导型igbt
CN115832039A (zh) 一种逆导型igbt器件
CN106684135B (zh) 一种高可靠性的soi-ligbt
CN108039366A (zh) 一种绝缘栅双极型晶体管反型mos过渡区结构及其制作方法
CN109755305A (zh) 一种igbt合封单管
CN103594490A (zh) 晶闸管及晶闸管封装件
CN109087944A (zh) 一种集成mos电流采样结构的rc-igbt
CN208352289U (zh) 一种大功率igbt芯片的封装结构
CN107689352A (zh) 一种高散热性的smp贴片式二极管
CN110504312B (zh) 一种具有短路自保护能力的横向igbt
CN207938615U (zh) 沟槽栅场截止逆导型igbt
CN216250731U (zh) 半导体功率器件
CN108022973A (zh) 一种集成反型mos绝缘栅双极型晶体管结构及其制作方法
CN205984993U (zh) 一种垂直型半导体器件的双面终端结构
CN204118073U (zh) 高频非穿通型绝缘栅双极型晶体管
CN209216964U (zh) 一种散热型贴片三极管
CN203850304U (zh) 一种igbt芯片
CN216413066U (zh) 半导体芯片的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190514

RJ01 Rejection of invention patent application after publication