CN216413066U - 半导体芯片的封装结构 - Google Patents
半导体芯片的封装结构 Download PDFInfo
- Publication number
- CN216413066U CN216413066U CN202122432889.9U CN202122432889U CN216413066U CN 216413066 U CN216413066 U CN 216413066U CN 202122432889 U CN202122432889 U CN 202122432889U CN 216413066 U CN216413066 U CN 216413066U
- Authority
- CN
- China
- Prior art keywords
- lead strip
- strip
- packaging body
- lead
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Rectifiers (AREA)
Abstract
本实用新型公开一种半导体芯片的封装结构,包括:位于环氧封装体内的第一引线条、第二引线条和3个在竖直方向上叠置且串联的开关二极管芯片,位于中间的开关二极管芯片的正极和负极分别与位于上方的开关二极管芯片的负极和位于下方的开关二极管芯片的正极电连接;第一引线条的引脚端位于环氧封装体的底部的第一缺口槽内,第二引线条的引脚端位于环氧封装体的底部的第二缺口槽;所述第一引线条、第二引线条各自的引脚区与环氧封装体相背的表面间隔设置有若干个凹坑点。本实用新型半导体芯片的封装结构降低了整流器件与外界电路连接的接触电阻,从而改善了整流器件电性能和提高了封装结构的整体强度。
Description
技术领域
本实用新型涉及半导体器件技术领域,尤其涉及一种半导体芯片的封装结构。
背景技术
二极管器件是一种常用的半导体器件,它的内部是由P型和N型两种半导体组成的一个PN结,主要特性是“单向导电性”,即电流只能从二极版管的正极流入,负极流出。一般用于整流、检波、限幅等电路,开关二极管从截止(高阻状态)到导通(低阻状态)的时间叫开通时间;从导通到截止的时间叫反向恢复时间;两个时间之和称为开关时间,而二极管需要优良的开关特性才能够用于开关电路,作开关二极管使用。
发明内容
本实用新型的目的是提供一种半导体芯片的封装结构,该半导体芯片的封装结构降低了整流器件与外界电路连接的接触电阻,从而改善了整流器件电性能和提高了封装结构的整体强度。
为达到上述目的,本实用新型采用的技术方案是:一种半导体芯片的封装结构,包括:位于环氧封装体内的第一引线条、第二引线条和3个在竖直方向上叠置且串联的开关二极管芯片,位于中间的开关二极管芯片的正极和负极分别与位于上方的开关二极管芯片的负极和位于下方的开关二极管芯片的正极电连接;
所述第一引线条的焊接端与位于上部的开关二极管芯片的正极电连接,第一引线条的引脚端位于环氧封装体的底部的第一缺口槽内,所述第一引线条的焊接端和引脚端之间具有一位于环氧封装体内的第一折弯条区;
所述第二引线条的焊接端与位于下部的开关二极管芯片的负极电连接,第二引线条的引脚端位于环氧封装体的底部的第二缺口槽内,所述第二引线条的焊接端和引脚端之间具有一位于环氧封装体内的第二折弯条区;所述第一引线条、第二引线条各自的引脚区与环氧封装体相背的表面间隔设置有若干个凹坑点。
上述技术方案中进一步改进的方案如下:
1、上述方案中,所述开关二极管芯片之间通过第一焊锡层电连接。
2、上述方案中,所述第一引线条的第一折弯条区与开关二极管芯片的夹角为100°~120°。
3、上述方案中,所述第二引线条的第二折弯条区与开关二极管芯片的夹角为110°~130°。
4、上述方案中,所述第一引线条、第二引线条与开关二极管芯片之间通过第二焊锡层电连接。
由于上述技术方案的运用,本实用新型与现有技术相比具有下列优点:
1、本实用新型半导体芯片的封装结构,其第一引线条、第二引线条各自的焊接端和折弯条区均位于环氧封装体内,引线条的引脚端位于环氧封装体的底部的缺口槽内,提高了引线条与环氧封装体的结合力,从而提高了封装结构的整体强度。
2、本实用新型半导体芯片的封装结构,其第一引线条、第二引线条各自的引脚区与环氧封装体相背的表面间隔设置有若干个凹坑点,降低了整流器件与外界电路连接的接触电阻,从而改善了整流器件电性能。
附图说明
附图1为本实用新型半导体芯片的封装结构的结构示意图。
以上附图中:1、环氧封装体;2、第一引线条;3、第二引线条;4、开关二极管芯片;51、第一折弯条区;52、第二折弯条区;6、第一缺口槽;7、第二缺口槽;8、凹坑点;9、第一焊锡层;10、第二焊锡层。
具体实施方式
实施例1:一种半导体芯片的封装结构,包括:位于环氧封装体1内的第一引线条2、第二引线条3和3个在竖直方向上叠置且串联的开关二极管芯片4,位于中间的开关二极管芯片4的正极和负极分别与位于上方的开关二极管芯片4的负极和位于下方的开关二极管芯片4的正极电连接;
所述第一引线条2的焊接端与位于上部的开关二极管芯片4的正极电连接,第一引线条2的引脚端位于环氧封装体1的底部的第一缺口槽6内,所述第一引线条2的焊接端和引脚端之间具有一位于环氧封装体1内的第一折弯条区51;
所述第二引线条3的焊接端与位于下部的开关二极管芯片4的负极电连接,第二引线条3的引脚端位于环氧封装体1的底部的第二缺口槽7内,所述第二引线条3的焊接端和引脚端之间具有一位于环氧封装体1内的第二折弯条区52;所述第一引线条2、第二引线条3各自的引脚区11与环氧封装体1相背的表面间隔设置有若干个凹坑点13。
上述第一引线条2的第一折弯条区51与开关二极管芯片4的夹角为105°~120°。
上述第二引线条3的第二折弯条区52与开关二极管芯片4的夹角为120°。
实施例2:一种半导体芯片的封装结构,包括:位于环氧封装体1内的第一引线条2、第二引线条3和3个在竖直方向上叠置且串联的开关二极管芯片4,位于中间的开关二极管芯片4的正极和负极分别与位于上方的开关二极管芯片4的负极和位于下方的开关二极管芯片4的正极电连接;
所述第一引线条2的焊接端与位于上部的开关二极管芯片4的正极电连接,第一引线条2的引脚端位于环氧封装体1的底部的第一缺口槽6内,所述第一引线条2的焊接端和引脚端之间具有一位于环氧封装体1内的第一折弯条区51;
所述第二引线条3的焊接端与位于下部的开关二极管芯片4的负极电连接,第二引线条3的引脚端位于环氧封装体1的底部的第二缺口槽7内,所述第二引线条3的焊接端和引脚端之间具有一位于环氧封装体1内的第二折弯条区52;所述第一引线条2、第二引线条3各自的引脚区11与环氧封装体1相背的表面间隔设置有若干个凹坑点13。
上述开关二极管芯片4之间通过第一焊锡层9电连接。
上述第一引线条2的第一折弯条区51与开关二极管芯片4的夹角为110°。
上述第二引线条3的第二折弯条区52与开关二极管芯片4的夹角为125°。
上述第一引线条2、第二引线条3与开关二极管芯片4之间通过第二焊锡层10电连接。
采用上述半导体芯片的封装结构时,其第一引线条、第二引线条各自的焊接端和折弯条区均位于环氧封装体内,引线条的引脚端位于环氧封装体的底部的缺口槽内,提高了引线条与环氧封装体的结合力,从而提高了器件的整体的强度;还有,其第一引线条、第二引线条各自的引脚区与环氧封装体相背的表面间隔设置有若干个凹坑点,降低了整流器件与外界电路连接的接触电阻,从而改善了整流器件电性能。
上述实施例只为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (5)
1.一种半导体芯片的封装结构,其特征在于:包括:位于环氧封装体(1)内的第一引线条(2)、第二引线条(3)和3个在竖直方向上叠置且串联的开关二极管芯片(4),位于中间的开关二极管芯片(4)的正极和负极分别与位于上方的开关二极管芯片(4)的负极和位于下方的开关二极管芯片(4)的正极电连接;
所述第一引线条(2)的焊接端与位于上部的开关二极管芯片(4)的正极电连接,第一引线条(2)的引脚端位于环氧封装体(1)的底部的第一缺口槽(6)内,所述第一引线条(2)的焊接端和引脚端之间具有一位于环氧封装体(1)内的第一折弯条区(51);
所述第二引线条(3)的焊接端与位于下部的开关二极管芯片(4)的负极电连接,第二引线条(3)的引脚端位于环氧封装体(1)的底部的第二缺口槽(7)内,所述第二引线条(3)的焊接端和引脚端之间具有一位于环氧封装体(1)内的第二折弯条区(52);所述第一引线条(2)、第二引线条(3)各自的引脚区(11)与环氧封装体(1)相背的表面间隔设置有若干个凹坑点(13)。
2.根据权利要求1所述的半导体芯片的封装结构,其特征在于:所述开关二极管芯片(4)之间通过第一焊锡层(9)电连接。
3.根据权利要求1所述的半导体芯片的封装结构,其特征在于:所述第一引线条(2)的第一折弯条区(51)与开关二极管芯片(4)的夹角为100°~120°。
4.根据权利要求1所述的半导体芯片的封装结构,其特征在于:所述第二引线条(3)的第二折弯条区(52)与开关二极管芯片(4)的夹角为110°~130°。
5.根据权利要求1所述的半导体芯片的封装结构,其特征在于:所述第一引线条(2)、第二引线条(3)与开关二极管芯片(4)之间通过第二焊锡层(10)电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122432889.9U CN216413066U (zh) | 2021-10-09 | 2021-10-09 | 半导体芯片的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122432889.9U CN216413066U (zh) | 2021-10-09 | 2021-10-09 | 半导体芯片的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216413066U true CN216413066U (zh) | 2022-04-29 |
Family
ID=81295303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122432889.9U Active CN216413066U (zh) | 2021-10-09 | 2021-10-09 | 半导体芯片的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216413066U (zh) |
-
2021
- 2021-10-09 CN CN202122432889.9U patent/CN216413066U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN216413066U (zh) | 半导体芯片的封装结构 | |
CN103779342A (zh) | 一种功率半导体模块 | |
CN108155105B (zh) | 一种高频高压二极管及其制作方法 | |
CN212136441U (zh) | 高可靠性双向tvs二极管 | |
CN115425007A (zh) | 一种芯片连接件及功率模块 | |
CN212113708U (zh) | 一种高功率半导体器件的贴片框架及其封装 | |
CN212136443U (zh) | 双向贴片瞬态电压抑制二极管 | |
CN115312473A (zh) | 双向瞬态电压抑制器件 | |
CN216413065U (zh) | 双向贴片瞬态电压抑制器件 | |
CN209785910U (zh) | 大电流半导体功率器件 | |
CN203775045U (zh) | 一种智能半导体功率模块 | |
CN213583808U (zh) | 一种高温漏电特小的肖特基二极管 | |
CN216413063U (zh) | 瞬态抑制二极管 | |
CN204946897U (zh) | 一种带雪崩击穿特性的GaN基肖特基二极管的封装结构 | |
CN214542214U (zh) | 一种大功率的肖特基整流管 | |
CN212648238U (zh) | 整流桥堆器件 | |
CN213958963U (zh) | 一种大功率的肖特基二极管结构 | |
CN212136427U (zh) | 快速恢复反向半导体器件 | |
CN212136429U (zh) | 快速恢复功率轴向半导体器件 | |
CN216413064U (zh) | 高可靠性半导体整流器件 | |
CN212810285U (zh) | 高压晶闸管器件 | |
CN203746843U (zh) | 一种功率半导体模块 | |
CN220856573U (zh) | 搭接式可保护二极管芯片的igbt功率模块封装结构 | |
CN211858641U (zh) | 大电流二极管器件 | |
CN212322996U (zh) | 一种功率器件的封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |