CN108155105B - 一种高频高压二极管及其制作方法 - Google Patents

一种高频高压二极管及其制作方法 Download PDF

Info

Publication number
CN108155105B
CN108155105B CN201711465730.9A CN201711465730A CN108155105B CN 108155105 B CN108155105 B CN 108155105B CN 201711465730 A CN201711465730 A CN 201711465730A CN 108155105 B CN108155105 B CN 108155105B
Authority
CN
China
Prior art keywords
chip
diode
schottky
layer
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711465730.9A
Other languages
English (en)
Other versions
CN108155105A (zh
Inventor
王兴龙
王利军
邓令
刘章利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Original Assignee
Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd filed Critical Chongqing Pingwei Fute Volt Integrated Circuit Fengce Application Industry Research Institute Co ltd
Priority to CN201711465730.9A priority Critical patent/CN108155105B/zh
Publication of CN108155105A publication Critical patent/CN108155105A/zh
Application granted granted Critical
Publication of CN108155105B publication Critical patent/CN108155105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种高频高压二极管及其制作方法，该二极管包括X个二极管芯片和Y个肖特基芯片，X、Y均为正整数；所有二极管芯片和肖特基芯片相互之间串联且导电方向相同；还包括将二极管芯片和肖特基芯片包围的塑封层和外伸的引线。本发明具有高反压和极快开关的特点。

Description

一种高频高压二极管及其制作方法
技术领域
本发明涉及一种二极管技术领域，特别是涉及一种高频高压二极管及其制作方法。
背景技术
电子信息技术是近年来发展最迅猛的产业，半导体整流器件做为电子电路中必不可少的电子元器件之一也得到飞速发展和更广泛应用，随着各种高压高频电路的出现和应用，具有高反压，极快开关特性的整流二极管是目前应用前景更广阔的品种，同时也对相关性能提出更高的要求。
PN结结构的芯片是常用整流二极管芯片，具有较高的反向击穿电压，常用于一般的低频整流线路而不适用于高频电路，这是由于PN结中的电荷存储效应，使PN结二极管具有较大的反向恢复时间，即开关速度较慢。虽然制作工艺上通过采用掺金,单纯的扩散等工艺,可获得较高的开关速度,同时也能得到较高的耐压，但反向恢复时间一般仍在25ns以上，在某些特殊电路中仍显速度较慢，导致功耗上升，效率降低。
而具有肖特基特性的“金属半导体结”的芯片。其正向起始电压较低。其金属层除铬材料外，还可以采用金、钼、镍、钛等材料。其半导体材料采用硅或砷化镓，多为N型半导体。这种器件是由多数载流子导电的，所以，其反向饱和电流较以少数载流子导电的PN结大得多。由于肖特基二极管中少数载流子的存贮效应甚微，所以其频率响仅为RC时间常数限制，因而，它是高频和快速开关的理想器件。其工作频率可达100GHz。但是，由于肖特基二极管的反向势垒较薄，所以反向电压比较低，现有工艺条件情况下一般不会高于300V。上述问题是现目前亟待解决的难题。
发明内容
本发明旨在至少解决现有技术中存在的问题，特别创新地提出了一种高频高压二极管及其制作方法。
本发明提供了一种高频高压二极管，包括X个二极管芯片和Y个肖特基芯片，所述X、Y均为正整数；所有二极管芯片和肖特基芯片相互之间串联且导电方向相同；还包括将二极管芯片和肖特基芯片包围的塑封层和外伸的引线。
本发明既具有二极管的高反压特性，又具有肖特基二极管的极快开关特性。具有成本低，易实现，适应范围广等特点。
在本发明的一种优选实施方式中，当X＝1，Y＝1时，肖特基芯片的正极与二极管芯片的负极相连，肖特基芯片的负极与第一引线相连，二极管芯片的正极与第二引线相连；
或者肖特基芯片的负极与二极管芯片的正极相连，肖特基芯片的正极与第一引线相连，二极管芯片的负极与第二引线相连。
单层二极管芯片与肖特基芯片的结构反向电压可达到400-1500V，反向恢复快。
在本发明的一种优选实施方式中，当X≠1，Y＝1时，依次按照顺序将二极管芯片串联；肖特基芯片与第1个二极管芯片串联，或肖特基芯片与第X个二极管芯片串联。
多层二极管芯片与肖特基芯片结构反向电压可达到3000-20000V，反向恢复快。
在本发明的一种优选实施方式中，当X＝2，Y＝1时，第1个二极管芯片的负极与第2个二极管芯片的正极相连，第2个二极管芯片的负极与肖特基芯片的正极相连，第1个二极管芯片的正极与第一引线相连，肖特基芯片的负极与第二引线相连；或者肖特基芯片的负极与第1个二极管芯片的正极相连，第1个二极管芯片的负极与第2个二极管芯片的正极相连，肖特基芯片的正极与第一引线相连，第2个二极管芯片的负极与第二引线相连。
该结构的二极管与一般二极管相比具有具有高反压，反向恢复快的特点。
在本发明的一种优选实施方式中，塑封层为环氧树脂。通过环氧树脂将二极管芯片和肖特基芯片塑封在其内，提高了器件的可靠性和寿命，同时降低了成本和提高了生产效率。
本发明还公开了一种高频高压二极管的制作方法，该方法包括以下步骤：
S1，装填：在石墨焊接盘中装入第二引线，焊片，肖特基芯片，二极管芯片，第一引线；
S2，焊接：在高温条件下，通过熔化的焊片将所有二极管芯片和肖特基芯片相互之间串联且导电方向相同；并在两端引出引线；
S3，成型：将焊接后的材料放在模具内，在200℃温度条件下，通过塑封压机挤压，使焊接后材料包裹环氧塑料形成相应外型；
S4，电镀：通过镀锡生产线使成型后材料的引线上电镀一定厚度的锡层；
S5，测试：依照设计的电参数规格对材料进行正向压降，反向击穿电压，反向恢复时间电性能测试，淘汰不良品；
S6，印字：对电性能合格品进行油墨印字或激光打标工序，标明型号和极性；
S7，检验包装：通过检验包装后形成成品。
该高频高压二极管的制作方法操作流程简单，易于实现。
综上所述，由于采用了上述技术方案，本发明的有益效果是：本发明具有高反压和极快开关的特点。
附图说明
图1是本发明高频高压二极管二芯片串联结构连接示意图。
图2是本发明高频高压二极管三芯片串联结构连接示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
本发明提供了一种高频高压二极管，包括X个二极管芯片和Y个肖特基芯片，X、Y均为正整数；所有二极管芯片和肖特基芯片相互之间串联且导电方向相同；还包括将二极管芯片和肖特基芯片包围的塑封层和外伸的引线。
在本发明的一种优选实施方式中，当X＝1，Y＝1时，如图1所示，肖特基芯片4的正极与二极管芯片3的负极相连，肖特基芯片3的负极与第一引线1相连，二极管芯片4的正极与第二引线6相连。环氧树脂5将肖特基芯片4和二极管芯片3包围在其内。
在本发明的一种优选实施方式中，当X＝1，Y＝1时，肖特基芯片的负极与二极管芯片的正极相连，肖特基芯片的正极与第一引线相连，二极管芯片的负极与第二引线相连。
在本发明的一种优选实施方式中，当X≠1，Y＝1时，依次按照顺序将二极管芯片串联；此时依次分别为：第1个二极管芯片、第2个二极管芯片、第3个二极管芯片、第4个二极管芯片、……、第X-2个二极管芯片、第X-1个二极管芯片、第X个二极管芯片；第1个二极管芯片的负极与第2个二极管芯片的正极相连，第2个二极管芯片的负极与第3个二极管芯片的正极相连，第3个二极管芯片的负极与第4个二极管芯片的正极相连，第4个二极管芯片的负极与第5个二极管芯片的正极相连，……，第X-3个二极管芯片的正极与第X-2个二极管芯片的负极相连，第X-2个二极管芯片的正极与第X-1个二极管芯片的负极相连，第X-1个二极管芯片的正极与第X个二极管芯片的负极相连。
肖特基芯片与第1个二极管芯片串联。即此时，肖特基芯片的负极与第1个二极管芯片的正极相连。
或肖特基芯片与第X个二极管芯片串联。即此时，肖特基芯片的正极与第X个二极管芯片的负极相连。
例如，当X＝5，Y＝1时，连接可以是：肖特基芯片的负极与第1个二极管芯片的正极，第1个二极管芯片的负极与第2个二极管芯片的正极相连，第2个二极管芯片的负极与第3个二极管芯片的正极相连，第3个二极管芯片的负极与第4个二极管芯片的正极相连，第4个二极管芯片的负极与第5个二极管芯片的正极相连；还可以是：第1个二极管芯片的负极与第2个二极管芯片的正极相连，第2个二极管芯片的负极与第3个二极管芯片的正极相连，第3个二极管芯片的负极与第4个二极管芯片的正极相连，第4个二极管芯片的负极与第5个二极管芯片的正极相连，第5个二极管芯片的负极与肖特基芯片的正极相连。
在本发明的一种优选实施方式中，当X＝1，Y≠1时，
依次按照顺序将肖特基芯片串联；
二极管芯片与第1个肖特基芯片串联，或二极管芯片与第X个肖特基芯片串联。反向恢复时间根据不同的肖特基组合在6-7ns，8-20ns，20-30ns，30-40ns。
在本发明的一种优选实施方式中，当X≠1，Y≠1时，依次按照顺序将二极管芯片串联；依次按照顺序将第i个肖特基芯片与二极管芯片串联。
例如，当X＝3,Y＝2时，其连接可以为：第1个肖特基芯片的负极与第1二极管芯片的正极相连，第1二极管芯片的负极与第2二极管芯片的正极相连，第2二极管芯片的负极与第3二极管芯片的正极相连，第3二极管芯片的负极与第2二极管芯片的正极相连；也可以为：第1二极管芯片的负极与第2二极管芯片的正极相连，第2二极管芯片的负极与第1个肖特基芯片的正极相连，第1个肖特基芯片的负极与第2个肖特基芯片的正极相连，第2个肖特基芯片的负极与第3二极管芯片的正极相连；还可以是：第1二极管芯片的负极与第1个肖特基芯片的正极相连，第2个肖特基芯片的负极与第2二极管芯片的正极相连，第2二极管芯片的负极与第2个肖特基芯片的正极相连，第2个肖特基芯片的负极与第3二极管芯片的正极；其它连接结构在此不再赘述。
在本发明的一种优选实施方式中，当X＝2，Y＝1时，如图2所示，第1个二极管芯片9的负极与第2个二极管芯片10的正极相连，第2个二极管芯片10的负极与肖特基芯片11的正极相连，第1个二极管芯片9的正极与第一引线7相连，肖特基芯片10的负极与第二引线13相连。环氧树脂12将肖特基芯片11和二极管芯片8、9包围在其内。
在本发明的一种优选实施方式中，肖特基芯片的负极与第1个二极管芯片的正极相连，第1个二极管芯片的负极与第2个二极管芯片的正极相连，肖特基芯片的正极与第一引线相连，第2个二极管芯片的负极与第二引线相连。
在本发明的一种优选实施方式中，塑封层为环氧树脂。
本发明还公开了一种高频高压二极管的制作方法，该方法包括以下步骤：
S1，装填：在石墨焊接盘中装入第二引线，焊片，肖特基芯片，二极管芯片，第一引线；
S2，焊接：在高温条件下，一般温度为300～600℃，优选500℃，通过熔化的焊片将所有二极管芯片和肖特基芯片相互之间串联且导电方向相同；并在两端引出引线；
S3，成型：将焊接后的材料放在模具内，在200℃温度条件下，通过塑封压机挤压，使焊接后材料包裹环氧塑料形成相应外型；
S4，电镀：通过镀锡生产线使成型后材料的引线上电镀一定厚度的锡层；一般的设厚度为1～3mm，优选2mm。
S5，测试：依照设计的电参数规格对材料进行正向压降，反向击穿电压，反向恢复时间电性能测试，淘汰不良品；
S6，印字：对电性能合格品进行油墨印字或激光打标工序，标明型号和极性；
S7，检验包装：通过检验包装后形成成品。
以二层芯片为例：具体步骤S1和S2为：S1，装填：在石墨焊接盘中依次装入第二引线，第一焊片，肖特基芯片，第二焊片，二极管芯片，第三焊片，第一引线；
S2，焊接：在高温条件下，一般为300～600℃，优选，500℃，第一焊片熔化将肖特基芯片的负极和第二引线相连，第二焊片熔化将二极管芯片的负极和肖特基芯片的正极相连，第三焊片熔化将二极管芯片的正极和第一引线相连。
以三层芯片为例：具体步骤S1和S2为：S1，在石墨焊接盘中依次装入第二引线，第一焊片，肖特基芯片，第二焊片，第1二极管芯片，第三焊片，第2二极管芯片，第四焊片，第一引线；
S2，焊接：在高温条件下，第一焊片熔化将肖特基芯片的负极和第二引线相连，第二焊片熔化将第1二极管芯片的负极和肖特基芯片的正极相连，第三焊片熔化将第1二极管芯片的正极和第2二极管芯片的负极相连，第四焊片熔化将第2二极管芯片的负极和第一引线相连。
通过高温焊接，将两只(或多只)芯片同向串联并与铜引线连接，后续通过正常的环氧树脂成型，电镀，测试打标，最终形成二极管成品，客户使用时与普通二极管一样，通过引线将二极管焊接在电路板上即可利用二极管的功能特性。二极管同时具有普通二极管的高反压特性及肖特基二极管的极快开关特性。通过对两种不同电特性的二极管芯片进行整合封装，双层芯片结构经测试反向电压可达到400-1500V，其软度因子Tb/Ta大于等于0.7，具有软快回复特性，反向恢复时间最低在6-7ns；通过多层PN结芯片串联结构反向电压可达到3000-20000V，满足了特定客户的特定要求。
在本发明的一种优选实施方式中，二极管芯片可以为一般PN结二极管，也可为以下结构的二极管芯片：包括衬底层，在衬底层上设置有与衬底层导电类型相同的外延层，在外延层上设置有M个扩散环，扩散环的导电类型与外延层的导电类型相反，M为不小于3的正整数，其中，衬底层为N+型掺杂，外延层为N-型掺杂，扩散环为P型掺杂，第一金属层为铂或者钼，正面金属层或反面金属层为铬、铝、金、铂、镍、钛之一或任意组合，P型掺杂为在半导体中掺杂硼，N型掺杂为在半导体中掺杂磷。当M＝3时，扩散环包括BSIT结构扩散环，当M≠3时，包括BSIT结构扩散环，或包括BSIT结构扩散环和增压环；在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层，掺杂层横向延伸入相应扩散环内部一定距离，在掺杂层之上设置有第一金属层形成肖特基势垒；在形成的器件表面垫积绝缘保护层，绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔，在绝缘保护层上设置有正面金属层；在衬底层之下设置有背面金属层。本发明具有BSIT结构的常关断特性与肖特基势垒的快恢复特性,通过设置增压环提高了耐压特性。
在本发明的一种优选实施方式中，M＝7。此时可以是1个BSIT结构扩散环，4个增压环，增压环为BSIT结构扩散环提供一定的电压，为正向导通时提供更快导通的条件，同时提高了耐压特性。
在本发明的一种优选实施方式中，扩散环的参数：长度为10um、深度为20～22um、浓度为5～7×1016cm-3。
在本发明的一种优选实施方式中，掺杂层的参数：深度为1～2um，宽度为4～5um，浓度为5～7×1016cm-3。保证本发明BSIT结构的常关断特性与肖特基势垒的快恢复特性,通过设置增压环提高了耐压特性的实现。
在本发明的一种优选实施方式中，增压环之间或增压环与BSIT结构扩散环之间距离为11um。保证增压效果。
在本发明的一种优选实施方式中，同一BSIT结构扩散环的相邻环之间距离为3～4um。保证实现BSIT结构的常关断特性。
在本发明还公开了二极管芯片的制造方法，该制造方法包括以下步骤：
第一步，在衬底层上制备与衬底层导电类型相同的外延层；
第二步，在外延层通过扩散形成M个与外延层导电类型相反的扩散环，M为不小于3的正整数，
当M＝3时，扩散环包括BSIT结构扩散环，
当M≠3时，包括BSIT结构扩散环，或包括BSIT结构扩散环和增压环；
第三步，在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层，掺杂层横向延伸入相应扩散环内部一定距离；
第四步，在掺杂层之上设置第一金属层形成肖特基势垒，在形成的器件表面垫积绝缘保护层，绝缘保护层上设置有贯通至第一金属层和扩散环的金属接触孔，在绝缘保护层上设置有正面金属层；
第五步，根据封装形式的要求进行相应的背面减薄；
第六步，对衬底下表面金属化。
该制作工艺简单，易于实现。制备出的结构具有BSIT结构的常关断特性与肖特基势垒的快恢复特性,通过设置增压环提高了耐压特性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (4)

1.一种高频高压二极管，其特征在于，包括X个二极管芯片和一个肖特基芯片，所述X为大于1的正整数；
所有二极管芯片和肖特基芯片相互之间串联且导电方向相同，其中，X个二极管芯片依次按照顺序串联，肖特基芯片与第1个二极管芯片串联或肖特基芯片与第X个二极管芯片串联；
所述高频高压二极管还包括将二极管芯片和肖特基芯片包围的塑封层和外伸的引线，
其中，所述二极管芯片包括衬底层、设置在所述衬底层上的外延层以及设置在所述外延层上的至少三个扩散环，所述扩散环包括BSIT结构扩散环和增压环；所述外延层的导电类型与所述衬底层的导电类型相同，所述扩散环的导电类型与所述外延层的导电类型相反；
在同一BSIT结构扩散环的相邻环之间的外延层上设置有与外延层导电类型相同的掺杂层，掺杂层横向延伸入相应扩散环内部一定距离，在掺杂层之上设置有肖特基势垒；
扩散环的参数为：长度10μm，深度20～22μm，浓度为5～7×1016/cm3；掺杂层的参数为：深度1～2μm，宽度为4～5μm，浓度为5～7×1016/cm3。
2.根据权利要求1所述的高频高压二极管，其特征在于，所述扩散环的增压环之间或增压环与BSIT结构扩散环之间的距离为11μm，所述BSIT结构扩散环的相邻环之间距离为3-4μm。
3.根据权利要求1所述的高频高压二极管，其特征在于，塑封层为环氧树脂。
4.一种根据权利要求1-3任一项所述的高频高压二极管的制作方法，其特征在于，包括以下步骤：
S1，装填：在石墨焊接盘中装入第二引线，焊片，肖特基芯片，二极管芯片，第一引线；
S2，焊接：在高温条件下，通过熔化的焊片将所有二极管芯片和肖特基芯片相互之间串联且导电方向相同；并在两端引出引线；
S3，成型：将焊接后的材料放在模具内，在200℃温度条件下，通过塑封压机挤压，使焊接后材料包裹环氧塑料形成相应外型；
S4，电镀：通过镀锡生产线使成型后材料的引线上电镀一定厚度的锡层；
S5，测试：依照设计的电参数规格对材料进行正向压降，反向击穿电压，反向恢复时间电性能测试，淘汰不良品；
S6，印字：对电性能合格品进行油墨印字或激光打标工序，标明型号和极性；
S7，检验包装：通过检验包装后形成成品。
CN201711465730.9A 2017-12-28 2017-12-28 一种高频高压二极管及其制作方法 Active CN108155105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711465730.9A CN108155105B (zh) 2017-12-28 2017-12-28 一种高频高压二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711465730.9A CN108155105B (zh) 2017-12-28 2017-12-28 一种高频高压二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN108155105A CN108155105A (zh) 2018-06-12
CN108155105B true CN108155105B (zh) 2020-07-03

Family

ID=62463654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711465730.9A Active CN108155105B (zh) 2017-12-28 2017-12-28 一种高频高压二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN108155105B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085541B (zh) * 2019-05-15 2021-11-02 强茂电子(无锡)有限公司 一种轴式二极管的制成方法
CN111987067A (zh) * 2020-07-30 2020-11-24 吉林华微电子股份有限公司 器件引线组件及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630677A (zh) * 2009-08-11 2010-01-20 常州佳讯光电产业发展有限公司 高频快恢复二极管
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器
CN102651404A (zh) * 2012-05-25 2012-08-29 常州银河电器有限公司 轴向二极管及保护胶层为聚酰亚胺胶的轴向二极管的制备方法
CN104637942A (zh) * 2013-11-08 2015-05-20 胜普电子股份有限公司 快速恢复整流器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205016509U (zh) * 2015-10-22 2016-02-03 深圳市九鼎安电子有限公司 一种快恢复半导体二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853847A (zh) * 2009-03-31 2010-10-06 富士电机系统株式会社 组合半导体整流器件和使用该组合半导体整流器件的电功率转换器
CN101630677A (zh) * 2009-08-11 2010-01-20 常州佳讯光电产业发展有限公司 高频快恢复二极管
CN102651404A (zh) * 2012-05-25 2012-08-29 常州银河电器有限公司 轴向二极管及保护胶层为聚酰亚胺胶的轴向二极管的制备方法
CN104637942A (zh) * 2013-11-08 2015-05-20 胜普电子股份有限公司 快速恢复整流器

Also Published As

Publication number Publication date
CN108155105A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
US9673163B2 (en) Semiconductor device with flip chip structure and fabrication method of the semiconductor device
CN108155105B (zh) 一种高频高压二极管及其制作方法
CN114743947B (zh) 基于to形式的功率器件封装结构及封装方法
Yoon et al. Double-sided nickel-tin transient liquid phase bonding for double-sided cooling
US10475721B2 (en) Power semiconductor device and method for manufacturing same
WO2018137280A1 (zh) 芯片封装器件及封装方法
CN102522695A (zh) 纳米银焊膏封装60瓦 808纳米大功率半导体激光器模块及其封装方法
CN110571204A (zh) 具有双面散热能力的双向开关功率器件及制作方法
CN112086372B (zh) 一种用于高结温功率模块芯片正面连接的封装材料结构层及其制作方法
CN105244425A (zh) 倒装led芯片及其电极的制造方法
US9761506B2 (en) Semiconductor device and fabrication method for the same
CN107658346A (zh) 一种高结温雪崩二极管芯片组件及其制造方法
CN104247012A (zh) 半导体装置及其制造方法
CN210182391U (zh) 一种新型免封装二极管
CN105023932B (zh) 一种结合led外延结构与led封装基板为一体的垂直式led阵列元件
CN108269859B (zh) 一种双向瞬态电压抑制二极管及制造方法
CN114334897B (zh) 一种igbt模块封装结构
CN204792767U (zh) 二极管功率模块
CN216015357U (zh) 一种低内阻超薄型功率器件的封装结构
CN204809219U (zh) 一种串联式二极管
CN216413066U (zh) 半导体芯片的封装结构
CN104752594B (zh) 一种用于ac‑led芯片结构倒装焊金属层的制作方法
CN103594387B (zh) 焊盘侧壁间隔和制造焊盘侧壁间隔的方法
CN203300630U (zh) 可用于共晶焊的p型硅器件芯片背面金属化结构
CN102394235A (zh) 一种绝缘栅双极晶体管模块及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant