CN105244425A - 倒装led芯片及其电极的制造方法 - Google Patents

倒装led芯片及其电极的制造方法 Download PDF

Info

Publication number
CN105244425A
CN105244425A CN201510659294.3A CN201510659294A CN105244425A CN 105244425 A CN105244425 A CN 105244425A CN 201510659294 A CN201510659294 A CN 201510659294A CN 105244425 A CN105244425 A CN 105244425A
Authority
CN
China
Prior art keywords
layer
type semiconductor
electrode
ohmic contact
porous metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510659294.3A
Other languages
English (en)
Other versions
CN105244425B (zh
Inventor
柴广跃
罗剑生
刘�文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN201510659294.3A priority Critical patent/CN105244425B/zh
Publication of CN105244425A publication Critical patent/CN105244425A/zh
Application granted granted Critical
Publication of CN105244425B publication Critical patent/CN105244425B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种倒装LED芯片,其包括多量子阱层、N型半导体、P型半导体和两电极,N型半导体和P型半导体设置于多量子阱层的两侧,两电极分别设置于N型半导体和P型半导体上,电极包括纳米多孔金属层。纳米多孔金属层的设计使得倒装LED芯片采用焊接方式封装时因其自身具有良好的弹性回复力而大大吸收/降低PCB和半导体材料之间的热应力。

Description

倒装LED芯片及其电极的制造方法
技术领域
本发明涉及半导体发光技术领域,尤其涉及一种倒装LED芯片及其电极的制造方法。
背景技术
随着LED芯片向着大功率、高性能、高可靠、小型化、高均一性及低成本方向的发展,对芯片及封装工艺提出了越来越高的要求,目前,国内外发展趋势主要集中在倒装(Flip-chip)LED芯片及其封装技术。而倒装LED(Light-EmittingDiode,发光二极管)芯片与铝基PCB(PrintedCircuitBoard,印刷电路板)基板之间的热应力失配问题成为了技术发展的瓶颈。
目前低成本方案为直接将芯片焊接至铝基PCB板,由于两者材料间的热膨胀系数相差巨大,半导体的热膨胀系数约为5ppm/K,而金属芯PCB的热膨胀系数为18~23ppm/K,直接焊接引起的热应力将直接传导至芯片有源区产生额外极化,引起内量子效率的降低、甚至造成外延层裂纹,影响长期工作的可靠性,也会导致芯片漏电或短路。现有的低成本方案不仅导致制程中的成品率低下,而且为产品的正常使用埋下了不可靠的隐患。
发明内容
本发明主要解决的技术问题是提供一种减小焊接热应力的倒装LED芯片及其电极制造方法。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种倒装LED芯片,其包括多量子阱层、N型半导体、P型半导体和两电极,N型半导体和P型半导体设置于多量子阱层的两侧,两电极分别设置于N型半导体和P型半导体上,电极包括纳米多孔金属层。
其中,电极进一步包括欧姆接触层,欧姆接触层设置于纳米多孔金属层和N型/P型半导体之间。
其中,电极进一步包括设置于纳米多孔金属层外侧的Ni-Au层。
其中,纳米多孔金属层为纳米多孔铜层。
其中,两电极包括正电极和负电极,正电极设置于P型半导体上,负电极设置于N型半导体上,正电极的欧姆接触层为Ni-Ag层,负电极的欧姆接触层为Ti-Al层。
其中,纳米多孔金属层的厚度为0.5~5微米。
为解决上述技术问题,本发明采用的另一个技术方案是:提供一种倒装LED芯片的电极的制造方法,其包括:在LED芯片的P型/N型半导体上沉积欧姆接触层;在欧姆接触层上溅射形成一种合金层;将合金层通过酸液脱合金,腐蚀得到纳米多孔金属层。
其中,合金层为Cu-Zn层,将合金层通过酸液脱合金,腐蚀得到纳米多孔金属层的步骤包括:将Cu-Zn层通过硫酸溶液脱合金,腐蚀得到纳米多孔铜层;方法进一步包括:在纳米多孔金属层上沉积Ni-Au层。
其中,在LED芯片的P型/N型半导体上沉积欧姆接触层的步骤包括:在P型半导体上沉积Ni-Au层,以及在N型半导体上沉积Ti-Al层。
其中,合金层的厚度为0.5~5微米。
本发明的有益效果是:与现有技术相比,本发明倒装LED芯片中的电极包括纳米多孔金属层,纳米多孔金属层的设计使得倒装LED芯片采用焊接方式封装时因其自身具有良好的弹性回复力而大大吸收/降低铝基PCB板和半导体材料之间的热应力,不仅提高了封装制程中产品的良率,而且大大提升了产品的可靠性。
附图说明
图1是本发明倒装LED芯片的一实施例示意图;
图2是图1所示倒装LED芯片的电极的第一实施方式示意图;
图3是图2所示电极的制造方法流程图;
图4是图1所示倒装LED芯片的电极的第二实施方式示意图。
具体实施方式
请参照图1,本发明一实施例倒装LED芯片100包括蓝宝石衬底10、N型半导体11、多量子阱层12、P型半导体13和两电极15。
N型半导体11设置于所述蓝宝石衬底10上,且N型半导体11和P型半导体13分别位于多量子阱层12的两侧,两电极15分别设置于N型半导体11和P型半导体13上。
电极15包括纳米多孔金属层。具体地,可以参照以下电极实施方式中的详细介绍。
请参照图2,图2所示为本发明倒装LED芯片的电极的第一实施方式。电极15a包括欧姆接触层151a、纳米多孔金属层152a和Ni-Au(镍-金)层153a。
欧姆接触层151a设置于P型半导体13或N型半导体11上,纳米多孔金属层152a位于欧姆接触层151a和Ni-Au层153a之间。欧姆接触层151a具有低的欧姆接触电阻率和高的反光性能。
具体地,P型半导体13上的电极151a为正电极。正电极的欧姆接触层151a为Ni-Ag(镍-银)层。Ni-Ag层包括镍层和银层。镍层的设置是为了金属层与半导体之间的结合力。银层本身不仅具有良好的反光性能,且具有较低的欧姆接触电阻率,能与P型半导体13形成良好的欧姆接触。Ni-Ag层中的镍层设置于银层和P型半导体之间。
N型半导体层11上的电极151a为负电极。负电极的欧姆接触层151a优选Ti-Al(钛-铝)层。当负电极的欧姆接触层151a选择Ti-Al层时,Ti-Al层包括钛层和铝层;钛层设置于N型半导体和铝层之间。钛层的设置是为了增加金属层与半导体层之间的结合力。铝层本身不仅具有良好的反光性能,且具有较低的欧姆接触电阻率,能与N型半导体11形成良好的欧姆接触。
在其他的实施例中,负电极的欧姆接触层151a还可以是Ti-Al-Ti-Au(钛-铝-钛-铜)、Ti-Al-Ni-Au(钛-铝-镍-铜)、Ti-A1-Pt-Au(钛-铝-铂-铜)、Ti-A1-Ti-Pt-Au(钛-铝-钛-铂-铜)、Ti-Al-Pd-Au(钛-铝-钯-铜)、Ti-AI-Mo-Au(钛-铝-钼-铜)等。
本实施例中,纳米多孔金属层152a是纳米多孔铜层。镍金层153a包括至少一镍层(未图示)和一金层(未图示)。因为镍层能够增强金属之间的结合力,故,镍金层153a中的镍层设置于纳米多孔金属层和金层之间。金层在倒装LED芯片焊接至电路板时被焊料融化并与之形成合金。
请进一步结合图3,图3所示为图2揭示的电极15a的制造方法。具体包括:
S11,在LED芯片的P型/N型半导体上沉积欧姆接触层。
本步骤中,欧姆接触层151a可以通过电镀或其它的方式沉积于P型/N型半导体上。
具体地,形成于P型半导体13上的电极15a为正电极,形成于N型半导体11上的电极15a为负电极。由P型半导体和N型半导体组成成分不同决定了二者需要不同材质的欧姆接触层。因此,本步骤包括:在P型半导体13上沉积Ni-Au层,以及在N型半导体上沉积Ti-Al层。
S12,在欧姆接触层上溅射形成一种合金层。
具体地,本实施例中,合金层为Cu-Zn(铜-锌)金属薄膜,优选地,Cu-Zn金属薄膜的厚度为0.5~5μm(微米),例如,3μm。
S13,将合金层通过酸液脱合金,腐蚀得到纳米多孔金属层。
本步骤中,用硫酸溶液脱合金,腐蚀后得到纳米多孔铜层。
在得到纳米多孔金属层152a之后,还需要在纳米多孔金属层152a上沉积镍金层153a。具体地,先在纳米多孔金属层152a上镀镍层,然后在镍层上镀金层。至此,完成电极15a的全部制程。
请一并参照图4,图4所示为本发明倒装LED芯片的电极的第二实施方式。电极15b包括欧姆接触层151b和纳米多孔金属层152b。
欧姆接触层151b设置于P型半导体13或N型半导体11上,纳米多孔金属层152b设置于欧姆接触层151b的外侧。
具体地,P型半导体13上的电极151b为正电极。正电极的欧姆接触层151b为Ni-Ag(镍-银)层。Ni-Ag层包括镍层和银层。镍层的设置是为了增加金属层与半导体之间的结合力。银层本身不仅具有良好的反光性能,且具有较低的欧姆接触电阻率,能与P型半导体13形成良好的欧姆接触。Ni-Ag层中的镍层设置于银层和P型半导体之间。
N型半导体层11上的电极151b为负电极。负电极的欧姆接触层151b优选Ti-Al(钛-铝)层。当负电极的欧姆接触层151a选择Ti-Al层时,Ti-Al层包括钛层和铝层;钛层设置于N型半导体和铝层之间。钛层的设置是为了增加金属层与半导体层之间的结合力。铝层本身不仅具有良好的反光性能,且具有较低的欧姆接触电阻率,能与N型半导体11形成良好的欧姆接触。
在其他的实施例中,负电极的欧姆接触层151b还可以是Ti-Al-Ti-Au(钛-铝-钛-铜)、Ti-Al-Ni-Au(钛-铝-镍-铜)、Ti-A1-Pt-Au(钛-铝-铂-铜)、Ti-A1-Ti-Pt-Au(钛-铝-钛-铂-铜)、Ti-Al-Pd-Au(钛-铝-钯-铜)、Ti-AI-Mo-Au(钛-铝-钼-铜)等。
本实施例中,纳米多孔金属层152b优选纳米多孔金层。
电极15b的制程工艺与电极15a的制程工艺比较相似。具体包括:
第一步,LED芯片的P型/N型半导体上沉积欧姆接触层。本步骤中,欧姆接触层151b可以通过电镀或其它的方式沉积于P型半导体或N型半导体上。
具体地,形成于P型半导体13上的电极15b为正电极,形成于N型半导体11上的电极15b为负电极。由P型半导体和N型半导体组成成分不同决定了二者需要不同材质的欧姆接触层。因此,本步骤包括:在P型半导体13上沉积Ni-Au层,以及在N型半导体上沉积Ti-Al层。
第二步,在欧姆接触层上溅射形成一种合金层。具体地,本实施例中,合金层为Ag-Au(银-金)金属薄膜,优选地,Ag-Au金属薄膜的厚度为0.5~5μm,例如,3μm。
第三步,将合金层通过酸液脱合金,腐蚀得到纳米多孔金属层。本步骤中,用硫酸溶液或盐酸溶液脱合金,腐蚀后得到纳米多孔金层。
区别于现有技术,本发明倒装LED芯片的电极包括纳米多孔金属层,纳米多孔金属层的设计使得倒装LED芯片采用焊接方式封装时因其自身具有良好的弹性回复力而大大吸收/降低PCB和半导体材料之间的热应力,不仅提高了封装制程中产品的良率,而且大大提升了产品的可靠性。
除前述两电极的实施方式外,电极15还可以仅包括纳米多孔金属层。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种倒装LED芯片,其特征在于,所述倒装LED芯片包括多量子阱层、N型半导体、P型半导体和两电极,所述N型半导体和所述P型半导体设置于所述多量子阱层的两侧,两所述电极分别设置于所述N型半导体和所述P型半导体上,所述电极包括纳米多孔金属层。
2.根据权利要求1所述的倒装LED芯片,其特征在于,所述电极进一步包括欧姆接触层,所述欧姆接触层设置于所述纳米多孔金属层和所述N型/P型半导体之间。
3.根据权利要求2所述的倒装LED芯片,其特征在于,所述电极进一步包括设置于所述纳米多孔金属层外侧的Ni-Au层。
4.根据权利要求3所述的倒装LED芯片,其特征在于,所述纳米多孔金属层为纳米多孔铜层。
5.根据权利要求2所述的倒装LED芯片,其特征在于,两所述电极包括正电极和负电极,所述正电极设置于所述P型半导体上,所述负电极设置于所述N型半导体上,所述正电极的欧姆接触层为Ni-Ag层,所述负电极的欧姆接触层为Ti-Al层。
6.根据权利要求1所述的倒装LED芯片,其特征在于,所述纳米多孔金属层的厚度为0.5~5微米。
7.一种倒装LED芯片的电极的制造方法,其特征在于,所述方法包括:
在LED芯片的P型/N型半导体上沉积欧姆接触层;
在所述欧姆接触层上溅射形成一种合金层;
将所述合金层通过酸液脱合金,腐蚀得到纳米多孔金属层。
8.根据权利要求7所述的制造方法,其特征在于,所述合金层为Cu-Zn层,所述将所述合金层通过酸液脱合金,腐蚀得到纳米多孔金属层的步骤包括:
将所述Cu-Zn层通过硫酸溶液脱合金,腐蚀得到纳米多孔铜层;
所述方法进一步包括:
在所述纳米多孔金属层上沉积Ni-Au层。
9.根据权利要求7所述的制造方法,其特征在于,所述在LED芯片的P型/N型半导体上沉积欧姆接触层的步骤包括:
在所述P型半导体上沉积Ni-Au层,以及在所述N型半导体上沉积Ti-Al层。
10.根据权利要求7所述的制造方法,其特征在于,所述合金层的厚度为0.5~5微米。
CN201510659294.3A 2015-10-13 2015-10-13 倒装led芯片及其电极的制造方法 Expired - Fee Related CN105244425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510659294.3A CN105244425B (zh) 2015-10-13 2015-10-13 倒装led芯片及其电极的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510659294.3A CN105244425B (zh) 2015-10-13 2015-10-13 倒装led芯片及其电极的制造方法

Publications (2)

Publication Number Publication Date
CN105244425A true CN105244425A (zh) 2016-01-13
CN105244425B CN105244425B (zh) 2018-06-19

Family

ID=55041990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510659294.3A Expired - Fee Related CN105244425B (zh) 2015-10-13 2015-10-13 倒装led芯片及其电极的制造方法

Country Status (1)

Country Link
CN (1) CN105244425B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039314A (zh) * 2017-12-08 2018-05-15 米亚索乐装备集成(福建)有限公司 叠层薄膜的制备方法和叠层薄膜
CN109136854A (zh) * 2018-08-31 2019-01-04 Oppo(重庆)智能科技有限公司 壳体制作方法、壳体及电子设备
WO2021034624A1 (en) * 2019-08-21 2021-02-25 Facebook Technologies, Llc Atomic force microscopy tips for interconnection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285128A1 (en) * 2004-02-10 2005-12-29 California Institute Of Technology Surface plasmon light emitter structure and method of manufacture
CN102329977A (zh) * 2011-09-26 2012-01-25 西安理工大学 一种增强型纳米多孔铜的制备方法
CN202816924U (zh) * 2012-08-14 2013-03-20 武汉利之达科技有限公司 一种功率器件封装基板
CN103700748A (zh) * 2012-09-28 2014-04-02 北京富纳特创新科技有限公司 发光二极管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285128A1 (en) * 2004-02-10 2005-12-29 California Institute Of Technology Surface plasmon light emitter structure and method of manufacture
CN102329977A (zh) * 2011-09-26 2012-01-25 西安理工大学 一种增强型纳米多孔铜的制备方法
CN202816924U (zh) * 2012-08-14 2013-03-20 武汉利之达科技有限公司 一种功率器件封装基板
CN103700748A (zh) * 2012-09-28 2014-04-02 北京富纳特创新科技有限公司 发光二极管

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039314A (zh) * 2017-12-08 2018-05-15 米亚索乐装备集成(福建)有限公司 叠层薄膜的制备方法和叠层薄膜
CN109136854A (zh) * 2018-08-31 2019-01-04 Oppo(重庆)智能科技有限公司 壳体制作方法、壳体及电子设备
WO2021034624A1 (en) * 2019-08-21 2021-02-25 Facebook Technologies, Llc Atomic force microscopy tips for interconnection
US10989735B2 (en) 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection
CN114174839A (zh) * 2019-08-21 2022-03-11 脸谱科技有限责任公司 用于互连的原子力显微镜尖端
US11296268B1 (en) 2019-08-21 2022-04-05 Facebook Technologies, Llc Magnetic clamping interconnects
US11417792B1 (en) 2019-08-21 2022-08-16 Meta Platforms Technologies, Llc Interconnect with nanotube fitting

Also Published As

Publication number Publication date
CN105244425B (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
CN109216515B (zh) 一种倒装led芯片及其制作方法
CN201918430U (zh) 一种led基板整体式散热结构
US20110121326A1 (en) Submount Having Reflective Cu-Ni-Ag Pads Formed Using Electroless Deposition
CN104241511B (zh) 一种高亮度倒装紫外led芯片制备方法
CN102891240B (zh) 倒装结构的发光二极管及其制备方法
CN109638131B (zh) 一种dbr倒装芯片的制作方法
CN105244425A (zh) 倒装led芯片及其电极的制造方法
CN111129256A (zh) 一种基于银镜的倒装高压芯片及其制作方法
FI122622B (fi) Valoa emittoiva puolijohdelaite ja valmistusmenetelmä
TWM558999U (zh) 發光封裝元件
CN103311385A (zh) 一种直接贴焊的半导体发光共晶晶片的制造方法
US8198107B2 (en) Method for manufacturing light emitting diode assembly
CN103489966B (zh) 一种led芯片电极的制作方法、led芯片及led
CN102969438A (zh) Led用蓝宝石支架
CN204538029U (zh) 一种倒装led芯片
US7374958B2 (en) Light emitting semiconductor bonding structure and method of manufacturing the same
CN105990390B (zh) 一种倒装led芯片及其制备方法
US20110261847A1 (en) Light emitting devices
CN202084577U (zh) 一种高可靠性的发光二极管
CN104979441A (zh) 一种led芯片及其制作方法及led显示装置
CN203721756U (zh) 覆晶式led芯片
CN203456494U (zh) 覆晶式led芯片
CN202957296U (zh) 倒装结构的发光二极管
CN107369752B (zh) 半导体发光装置及其制造方法
CN104409601A (zh) 具有双反射层的倒装发光二极管芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180619