CN107658346A - 一种高结温雪崩二极管芯片组件及其制造方法 - Google Patents

一种高结温雪崩二极管芯片组件及其制造方法 Download PDF

Info

Publication number
CN107658346A
CN107658346A CN201711013289.0A CN201711013289A CN107658346A CN 107658346 A CN107658346 A CN 107658346A CN 201711013289 A CN201711013289 A CN 201711013289A CN 107658346 A CN107658346 A CN 107658346A
Authority
CN
China
Prior art keywords
metal piece
diode
nickel film
junction temperature
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711013289.0A
Other languages
English (en)
Inventor
吴家健
沈怡东
潘蔡军
朱倩
欧阳潇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agile Semiconductor Ltd
Original Assignee
Agile Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agile Semiconductor Ltd filed Critical Agile Semiconductor Ltd
Priority to CN201711013289.0A priority Critical patent/CN107658346A/zh
Publication of CN107658346A publication Critical patent/CN107658346A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种高结温雪崩二极管芯片组件,包括正面金属片、二极管扩散圆片和背面金属片;二极管扩散圆片的两面均设有镍膜;两层镍膜的外侧面与两金属片的内侧面设焊料层;正面金属片上设有应力吸收槽路,应力吸收槽路上设有沟槽,沟槽上设有聚酰亚胺钝化层。本发明还公开了一种高结温雪崩二极管芯片组件的制造方法,采用聚酰亚胺作为钝化层,避免玻璃钝化固有的高温漏电大,膨胀应力大等缺陷,提升了二极管结温;而且减少所有光刻,节约了成本,同时避免了光刻不良引入的缺陷,带来了极大的经济效益;本发明引入晶圆极的内引线金属电极片,减少了台面工艺带来的翘曲、碎片,提高浪涌能力,提高成品率,并方便后续封装工艺。

Description

一种高结温雪崩二极管芯片组件及其制造方法
技术领域
本发明涉及一种高结温雪崩二极管芯片组件及其制造方法,属于功率半导体器件领域。
背景技术
雪崩二极管广泛应用于高频电路的瞬态电压保护和浪涌防护,同时也广泛应用于汽车电子、LED照明、太阳能光伏、通讯电源、开关电源、家用电器等多个领域。近年来,很多应用领域提出了高结温、低漏电、低成本的要求。
目前市场上销售的二极管芯片结构为,硅片(N+-N-P)正面及背面沉积金属镍或沉积Ti-Ni-Ag,二极管芯片四周侧壁均匀覆盖玻璃钝化层。此结构的二极管芯片由于台面采用玻璃钝化保护的方式,导致耐高温性能较差,只能在Tj=125℃环境下工作,在高温下工作会出现反向电流快速升高的情况,极易失效。
发明内容
为解决上述技术问题,本发明提供一种高结温雪崩二极管芯片组件及其制造方法。
本发明的一种高结温雪崩二极管芯片组件,包括正面金属片、二极管扩散圆片和背面金属片;所述二极管扩散圆片的两面均设有镍膜;所述两层镍膜的外侧面与正面金属片、背面金属片的内侧面设有焊料层;所述正面金属片上设有应力吸收槽路,应力吸收槽路上设有沟槽,沟槽上设PN结聚酰亚胺钝化层。
作为本发明的一种改进,正面金属片和背面金属片的厚度为125μm~500μm,其尺寸与二极管扩散圆片一致。
作为本发明的再次改进,正面金属片和背面金属片为晶圆级的内引线金属电极片。
本发明的一种高结温雪崩二极管芯片组件的制造方法,包括以下步骤:
(1)取(P+-N-N+)的二极管扩散圆片作基片,厚度为150μm~350μm;
(2)用化学镀、真空蒸镀或溅射的方法,将二极管扩散圆片的正反面镀上镍膜,,厚度为0.5μm~1μm,镀镍膜后圆片的厚度151μm~352μm;
(3)使用真空烧结或回流焊的方法,在焊料层用焊料【Pb(90%~97%)、Sn(3%~7.5%)、Ag(0%~2.5%)】把镀有镍膜的二极管扩散圆片分别与正面金属片、背面金属片的内侧面焊接在一起形成圆形片,焊料厚度为20μm~60μm,圆形片总厚度为441μm~1472μm;
(4)在正面金属片上沿着应力吸收槽路用宽刀切割到深度242.55μm~809.6μm形成沟槽;
(5)用碱液对沟槽内的侧壁和底部进行腐蚀、冲洗、烘干;
(6)在沟槽的侧壁和底部涂聚酰亚胺并固化,形成PN结聚酰亚胺钝化层;
(7)用窄刀划切分离芯片组件。
和已有同类产品相比较,本发明的二极管芯片具有高结温、高浪涌、低漏电、低成本等特点。该制造方法工艺步骤简单,加工方便,并改善了产品的高温性能和通流能力。
本发明的有益效果:(1)本发明采用聚酰亚胺作为钝化层,避免了玻璃钝化固有的高温漏电大,膨胀应力大等缺陷,提升了二极管结温;(2)本发明减少所有光刻,节约了成本,同时避免了光刻不良引入的缺陷,带来了极大的经济效益;(3)本发明引入晶圆级的内引线金属电极片作为本发明的金属片,减少了台面工艺带来的翘曲、碎片,提高浪涌能力,提高成品率,并方便后续封装工艺。
附图说明
图1为本发明的二极管扩散圆片的纵向结构示意图。
图2为本发明的高结温雪崩二极管芯片组件(分离前)的纵向结构剖面图。
图3为本发明的高结温雪崩二极管芯片组件(分离后)的纵向结构剖面图。
图4为正面(背面)金属片示意图。
其中:A:二极管扩散圆片,B-1:二极管扩散圆片正面镍膜,B-2:二极管扩散圆片背面镍膜,C-1、C-2:焊料层,D:正面金属片,E:背面金属片,F:聚酰亚胺钝化层,1.应力吸收槽路,2.沟槽。
具体实施方式
为加深对本发明的理解,下面结合附图和具体实施例对本发明作进一步详述,该实施例仅用于解释本发明,并不构成对本发明的保护范围的限定。
实施例1
如图1至图4所示,本发明的一种高结温雪崩二极管芯片组件,包括:正面金属片D、二极管扩散圆片A和背面金属片E;二极管扩散圆片A的两面均设有镍膜:二极管扩散圆片正面镍膜B-1和二极管扩散圆片背面镍膜B-2。两层镍膜B-1、B-2的外侧面与正面金属片D、背面金属片E的内侧面设有焊料层C-1、C-2;正面金属片D上设有应力吸收槽路1,应力吸收槽路1上设有沟槽2,沟槽2上设有聚酰亚胺钝化层F。
正面金属片D、背面金属片E的厚度为125μm ,尺寸与二极管扩散圆片A一致。
本发明的一种高结温雪崩二极管芯片组件的制造方法,包括以下步骤:
(1)取(P+-N-N+)的二极管扩散圆片A作基片,厚度为150μm;
(2)用化学镀、真空蒸镀或溅射的方法,将二极管扩散圆片A的正反面镀上镍膜,二极管扩散圆片正面镍膜B-1、二极管扩散圆片背面镍膜B-2,厚度为0.5μm,镀镍膜后圆片的厚度151μm;
(3)使用真空烧结或回流焊的方法,在焊料层C-1、C-2处用焊料【Pb90%、Sn7.5%、Ag2.5%】把镀有镍膜B-1、B-2的二极管扩散圆片分别与正面金属片D、背面金属片E的内侧面焊接成一“三明治”的圆形片,焊料厚度为20μm,圆形片总厚度为441μm;
(4)在正面金属片D上沿着应力吸收槽路用宽刀切割到深度242.55μm形成沟槽;
(5)用碱液对沟槽内的侧壁和底部进行腐蚀、冲洗、烘干;
(6)在沟槽的侧壁和底部涂聚酰亚胺并固化,形成PN结聚酰亚胺钝化层F;
(7)用窄刀划切分离芯片组件。
实施例2
如图1至图4所示,本发明的一种高结温雪崩二极管芯片组件,包括:正面金属片D、二极管扩散圆片A和背面金属片E;二极管扩散圆片A的两面均设有镍膜:二极管扩散圆片正面镍膜B-1和二极管扩散圆片背面镍膜B-2。两层镍膜B-1、B-2的外侧面与正面金属片D、背面金属片E的内侧面设有焊料层C-1、C-2;正面金属片D上设有应力吸收槽路1,应力吸收槽路1上设有沟槽2,沟槽2上设有聚酰亚胺钝化层F。
正面金属片D、背面金属片E的厚度为300μm ,尺寸与二极管扩散圆片A一致。
本发明的一种高结温雪崩二极管芯片组件的制造方法,包括以下步骤:
(1)取(P+-N-N+)的二极管扩散圆片A作基片,厚度为200μm;
(2)用化学镀、真空蒸镀或溅射的方法,将二极管扩散圆片A的正反面镀上镍膜,二极管扩散圆片正面镍膜B-1、二极管扩散圆片背面镍膜B-2,厚度为0.7μm,镀镍膜后圆片的厚度280μm;
(3)使用真空烧结或回流焊的方法,在焊料层C-1、C-2处用焊料【Pb92%、Sn4%、Ag1.5%】把镀有镍膜B-1、B-2的二极管扩散圆片分别与正面金属片D、背面金属片E的内侧面焊接成一“三明治”的圆形片,焊料厚度为40μm,圆形片总厚度为800μm;
(4)在正面金属片D上沿着应力吸收槽路用宽刀切割到深度528.7μm形成沟槽;
(5)用碱液对沟槽内的侧壁和底部进行腐蚀、冲洗、烘干;
(6)在沟槽的侧壁和底部涂聚酰亚胺并固化,形成PN结聚酰亚胺钝化层F;
(7)用窄刀划切分离芯片组件。
实施例3
如图1至图4所示,本发明的一种高结温雪崩二极管芯片组件,包括:正面金属片D、二极管扩散圆片A和背面金属片E;二极管扩散圆片A的两面均设有镍膜:二极管扩散圆片正面镍膜B-1和二极管扩散圆片背面镍膜B-2。两层镍膜B-1、B-2的外侧面与正面金属片D、背面金属片E的内侧面设有焊料层C-1、C-2;正面金属片D上设有应力吸收槽路1,应力吸收槽路1上设有沟槽2,沟槽2上设有聚酰亚胺钝化层F。
正面金属片D、背面金属片E的厚度为500μm ,尺寸与二极管扩散圆片A一致。
本发明的一种高结温雪崩二极管芯片组件的制造方法,包括以下步骤:
(1)取(P+-N-N+)的二极管扩散圆片A作基片,厚度为350μm;
(2)用化学镀、真空蒸镀或溅射的方法,将二极管扩散圆片A的正反面镀上镍膜,二极管扩散圆片正面镍膜B-1、二极管扩散圆片背面镍膜B-2,厚度为1μm,镀镍膜后圆片的厚度352μm;
(3)使用真空烧结或回流焊的方法,在焊料层C-1、C-2处用焊料【Pb97%、Sn3%、Ag0%】把镀有镍膜B-1、B-2的二极管扩散圆片分别与正面金属片D、背面金属片E的内侧面焊接成一“三明治”的圆形片,焊料厚度为60μm,圆形片总厚度为1472μm;
(4)在正面金属片D上沿着应力吸收槽路用宽刀切割到深度809.6μm形成沟槽;
(5)用碱液对沟槽内的侧壁和底部进行腐蚀、冲洗、烘干;
(6)在沟槽的侧壁和底部涂聚酰亚胺并固化,形成PN结聚酰亚胺钝化层F;
(7)用窄刀划切分离芯片组件。
本发明的优点:工艺简单,节省了高温玻璃烧结及所有的光刻流程,既节省了成本又避免各工序带来的不良提高了成本率;采用了聚酰亚胺材料作为钝化层,减少了产品的高温漏电,提高了产品节温及可靠性;引入晶圆级的内引线金属电极片作为本发明的金属片,不但提高了二极管芯片的正反向浪涌能力;而且减少台面工艺带来的碎片问题,提高了成品率,还简化了二极管芯片的后续封装工艺。

Claims (4)

1.一种高结温雪崩二极管芯片组件,包括正面金属片、二极管扩散圆片和背面金属片;所述二极管扩散圆片的两面均设有镍膜;所述两层镍膜的外侧面与正面金属片、背面金属片的内侧面设有焊料层;所述正面金属片上设有应力吸收槽路,应力吸收槽路上设有沟槽,沟槽上设PN结聚酰亚胺钝化层。
2.根据权利要求1所述的一种高结温雪崩二极管芯片组件,其特征在于:所述正面金属片和背面金属片的厚度为125μm~500μm,其尺寸与二极管扩散圆片一致。
3.根据权利要求1所述的一种高结温雪崩二极管芯片组件,其特征在于:所述正面金属片和背面金属片为晶圆级的内引线金属电极片。
4.一种高结温雪崩二极管芯片组件的制造方法,包括以下步骤:
(1)取(P+-N-N+)的二极管扩散圆片作基片,厚度为150μm~350μm;
(2)用化学镀、真空蒸镀或溅射的方法,将二极管扩散圆片的正反面镀上镍膜,厚度为0.5μm~1μm,镀镍膜后圆片的厚度为151μm~352μm;
(3)使用真空烧结或回流焊的方法,在焊料层用焊料【Pb(90%~97%)、Sn(3%~7.5%)、Ag(0%~2.5%)】把镀有镍膜的二极管扩散圆片分别与正面金属片、背面金属片的内侧面焊接在一起形成圆形片,焊料厚度为20μm~60μm,圆形片总厚度为441μm~1472μm;
(4)在正面金属片上沿着应力吸收槽路用宽刀切割到深度242.55μm~809.6μm形成沟槽;
(5)用碱液对沟槽内的侧壁和底部进行腐蚀、冲洗、烘干;
(6)在沟槽的侧壁和底部涂聚酰亚胺并固化,形成PN结聚酰亚胺钝化层;
(7)用窄刀划切分离芯片组件。
CN201711013289.0A 2017-10-26 2017-10-26 一种高结温雪崩二极管芯片组件及其制造方法 Pending CN107658346A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711013289.0A CN107658346A (zh) 2017-10-26 2017-10-26 一种高结温雪崩二极管芯片组件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711013289.0A CN107658346A (zh) 2017-10-26 2017-10-26 一种高结温雪崩二极管芯片组件及其制造方法

Publications (1)

Publication Number Publication Date
CN107658346A true CN107658346A (zh) 2018-02-02

Family

ID=61118175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711013289.0A Pending CN107658346A (zh) 2017-10-26 2017-10-26 一种高结温雪崩二极管芯片组件及其制造方法

Country Status (1)

Country Link
CN (1) CN107658346A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613540A (zh) * 2020-05-09 2020-09-01 安徽安美半导体有限公司 一种高可靠性整流桥及整流模块的生产工艺
CN111640707A (zh) * 2020-05-09 2020-09-08 安徽安芯电子科技股份有限公司 一种取代gpp工艺的新型芯片制作工艺

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120338A (ja) * 1992-10-05 1994-04-28 Rohm Co Ltd 半導体装置の製造方法
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
US20050056909A1 (en) * 2003-09-15 2005-03-17 Hsiao-Ping Chu Chip diode for surface mounting
CN101399200A (zh) * 2008-11-06 2009-04-01 杭州杭鑫电子工业有限公司 一种p、n纸源同一扩散过程制造硅二极管pn结的方法
CN102437131A (zh) * 2011-12-28 2012-05-02 如皋市大昌电子有限公司 聚酰亚胺钝化保护整流芯片
JP2013157564A (ja) * 2012-01-31 2013-08-15 Shindengen Electric Mfg Co Ltd 半導体素子の製造方法
CN103560143A (zh) * 2013-10-31 2014-02-05 安徽安芯电子科技有限公司 一种汽车整流芯片及其整流基材的制备方法
CN105590907A (zh) * 2016-03-01 2016-05-18 江苏捷捷微电子股份有限公司 一种汽车用二极管器件及其制造方法
CN107293597A (zh) * 2016-04-11 2017-10-24 苏州锝耀电子有限公司 表面贴装整流器件
CN207338387U (zh) * 2017-10-26 2018-05-08 捷捷半导体有限公司 一种高结温雪崩二极管芯片组件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120338A (ja) * 1992-10-05 1994-04-28 Rohm Co Ltd 半導体装置の製造方法
US5882986A (en) * 1998-03-30 1999-03-16 General Semiconductor, Inc. Semiconductor chips having a mesa structure provided by sawing
US20050056909A1 (en) * 2003-09-15 2005-03-17 Hsiao-Ping Chu Chip diode for surface mounting
CN101399200A (zh) * 2008-11-06 2009-04-01 杭州杭鑫电子工业有限公司 一种p、n纸源同一扩散过程制造硅二极管pn结的方法
CN102437131A (zh) * 2011-12-28 2012-05-02 如皋市大昌电子有限公司 聚酰亚胺钝化保护整流芯片
JP2013157564A (ja) * 2012-01-31 2013-08-15 Shindengen Electric Mfg Co Ltd 半導体素子の製造方法
CN103560143A (zh) * 2013-10-31 2014-02-05 安徽安芯电子科技有限公司 一种汽车整流芯片及其整流基材的制备方法
CN105590907A (zh) * 2016-03-01 2016-05-18 江苏捷捷微电子股份有限公司 一种汽车用二极管器件及其制造方法
CN107293597A (zh) * 2016-04-11 2017-10-24 苏州锝耀电子有限公司 表面贴装整流器件
CN207338387U (zh) * 2017-10-26 2018-05-08 捷捷半导体有限公司 一种高结温雪崩二极管芯片组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613540A (zh) * 2020-05-09 2020-09-01 安徽安美半导体有限公司 一种高可靠性整流桥及整流模块的生产工艺
CN111640707A (zh) * 2020-05-09 2020-09-08 安徽安芯电子科技股份有限公司 一种取代gpp工艺的新型芯片制作工艺

Similar Documents

Publication Publication Date Title
WO2016045227A1 (zh) 无主栅、高效率背接触太阳能电池模块、组件及制备工艺
TWI643351B (zh) 太陽能電池金屬化及互連方法
JP2018500775A (ja) 無メイングリッド高効率のバックコンタクト太陽電池、アセンブリ及びその製造プロセス
JP2015019049A (ja) 受光素子モジュールおよびその製造方法
CN102270640B (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
CN101009323A (zh) 具有内透明集电极的绝缘栅双极晶体管
JP2011204955A (ja) 太陽電池、太陽電池モジュール、電子部品及び太陽電池の製造方法
US20120279547A1 (en) Method For Backside-Contacting A Silicon Solar Cell, Silicon Solar Cell And Silicon Solar Module
CN102891240B (zh) 倒装结构的发光二极管及其制备方法
CN104170092B (zh) 半导体装置
CN101908511A (zh) 一种金属衬底的氮化镓肖特基整流器及其制备方法
JPWO2014185225A1 (ja) 太陽電池モジュール及びその製造方法
CN107658346A (zh) 一种高结温雪崩二极管芯片组件及其制造方法
CN102130182B (zh) 一种电流调整二极管芯片及其制造方法
CN207338387U (zh) 一种高结温雪崩二极管芯片组件
JP2015106714A (ja) 太陽電池及びその製造方法
CN108155105B (zh) 一种高频高压二极管及其制作方法
CN202957296U (zh) 倒装结构的发光二极管
CN201699017U (zh) 一种大功率平面结双向tvs二极管芯片
CN201699018U (zh) 一种大功率平面结单向tvs二极管芯片
RU172396U1 (ru) Солнечный элемент
CN203300630U (zh) 可用于共晶焊的p型硅器件芯片背面金属化结构
CN104752594B (zh) 一种用于ac‑led芯片结构倒装焊金属层的制作方法
CN102394235A (zh) 一种绝缘栅双极晶体管模块及其制作方法
CN212277187U (zh) 一种新型功率半导体晶圆背部金属结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 226200 Jinggangshan Road, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, No. 6

Applicant after: Agile Semiconductor Ltd

Address before: 226200 Jiangsu city of Nantong province science and Technology Industrial Park of Su Tong Jiang Cheng Road No. 1088 Jiang Park Building 3, room 2159, R & D

Applicant before: Agile Semiconductor Ltd