CN103378070A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103378070A
CN103378070A CN2013101243684A CN201310124368A CN103378070A CN 103378070 A CN103378070 A CN 103378070A CN 2013101243684 A CN2013101243684 A CN 2013101243684A CN 201310124368 A CN201310124368 A CN 201310124368A CN 103378070 A CN103378070 A CN 103378070A
Authority
CN
China
Prior art keywords
terminal
semiconductor device
outside leading
out terminal
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101243684A
Other languages
English (en)
Other versions
CN103378070B (zh
Inventor
丸山真理子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013011082A external-priority patent/JP2013239697A/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103378070A publication Critical patent/CN103378070A/zh
Application granted granted Critical
Publication of CN103378070B publication Critical patent/CN103378070B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件，其能够在不使用可拆装的抗静电用部件的情况下防止静电故障。通过将连接在作为IGBT芯片（4）的栅极端子和发射极端子的一对外部导出端子（13、14）之间的、作为抗静电用部件的片式电阻器（16）设置于树脂外壳（15）内，能够在不使用可拆装地装设在树脂外壳（15）外的作为抗静电用部件的IC泡沫体的情况下防止保管、出货工序中发生的静电故障。

Description

半导体器件
技术领域
本发明涉及在IGBT（绝缘栅极型双极晶体管）的栅极、发射极之间或在功率MOSFET（场效应管）的栅极、源极之间插入有抗静电用电阻的半导体器件。
背景技术
对于搭载IGBT、功率MOSFET等具有MOS结构的半导体芯片的半导体器件，在器件的出货试验结束后会进行保管并出货，但在该保管中、出货工序的包装等的人工作业过程中产生的静电，有时会施加至半导体芯片的栅极。该静电的电压高时，会破坏栅极绝缘膜而引起栅极短路。为了防止这种情况的发生，在保管、出货过程中，将IGBT的栅极端子与发射极端子之间、功率MOSFET的栅极端子与源极端子之间以抗静电用部件连接。作为该抗静电用部件，一般使用被称为IC泡沫体的具有1MΩ／□左右的电阻的聚氨酯片。另外，作为抗静电用部件，除了IC泡沫体之外，还有具有数Ω左右的电阻的导电性铜箔的粘附带、元件所放入的抗静电袋、使端子间短路的铜条等。这些抗静电用部件是能够拆装的，向顾客交付半导体器件后，这些部件可以在被取下后废弃处理（抛弃处置）。
图8表示将抗静电用部件安装于外部的半导体器件600的封装600a和电路，该图的（a）是封装600a的主要部分俯视图，该图的（b）是半导体器件600的电路图。在此以IGBT模块为例作为半导体器件600。此外，封装600a由树脂外壳615、外部导出端子610～614等构成。
在树脂外壳615的上部，栅极端子G1、G2、集电极端子C1、发射极/集电极端子C2E1和发射极E2连接的发射极辅助端子E1、E2（与发射极端子使用相同符号）等的外部导出端子610～614被导出。半导体器件动作时的控制信号被输入至栅极端子G1、G2和发射极辅助端子E1、E2。在该栅极端子G1、G2和发射极辅助端子E1、E2之间，为了在保管、出货工序中抗静电而配置有IC泡沫体616等抗静电用部件，经由作为电阻体的IC泡沫体616，栅极端子G1、G2和发射极辅助端子间E1、E2连接。
通过该IC泡沫体616，将作为栅极端子G1、G2的外部导出端子613和作为发射极辅助端子E1、E2的外部导出端子614连接时，如该图（b）所示，两外部导出端子613、614之间经由例如数百kΩ左右的电阻616a连接。通过将该IC泡沫体616装设于IGBT604、607的外部导出端子613、614，能够防止保管、出货工序中的包装等的人工作业过程中产生的静电故障。
另外，在专利文献1中，将模块的栅极端子和源极端子中的任一方以弹性部件构成，以通过该弹性力使两端子接触而短路的方式防止因静电的施加而导致的短路。另外记载有在使用模块时，通过FASTON端子的绝缘覆膜绝缘而能够发挥功能，防止模块的静电破坏。
另外，在专利文献2中记载有架设可动接触式的短路条而构成的结构，其中，对于在半导体器件的外装外壳的上表面具备的作为连接器连接用FASTON端子的栅极、发射极端子，双方的端子间总是保持短路，随着连接器向该端子的插入，解除短路状态。
另外，在专利文献3中记载有：在印刷基板的电路图案安装防止半导体元件的静电破坏的保护用的电阻器之后，在上述电路图案安装上述半导体元件。
另外，在非专利文献1中记载有，在IGBT（绝缘栅极型双极晶体管）的栅极、发射极之间连接10kΩ左右的电阻，在栅极电路故障时栅极成为断开状态，即使在主电路施加有电压IGBT也不会发生故障。
专利文献
专利文献1：日本特开平1-268160号公报
专利文献2：日本特开平8-32022号公报
专利文献3：日本特开平11-340412号公报
非专利文献
非专利文献1：富士IGBT模块应用手册，Rh984，富士电机电子技术株式会社，2004年2月
发明内容
但是，在将上述IC泡沫体616作为保管、出货工序中的抗静电用部件使用时，在长期保管过程中IC泡沫体616发生经时变化，容易从外部导出端子613、614脱落。另外IC泡沫体616是弹性体，因此需要根据端子排列、端子形状而变形地装设，也产生难以装设的问题。
另外，上述IC泡沫体616等能够拆装的抗静电用部件，在半导体器件使用时由顾客侧取下、废弃处理，因此从环境负担的观点出发也不是优选的。
另外，在专利文献1～专利文献3、非专利文献1中都是在外壳外进行静电的防护，对于在外壳内安装抗静电用部件的情况则没有任何记载。
另外，通过功率IC（集成电路）等，半导体芯片上形成多晶硅电阻等，在外壳内设置电阻体的例子是存在的。但是，并没有找到对在外壳内，在栅极与发射极（或源极）之间以抗静电用部件（例如具有大的电阻值的电阻体）连接而防止静电故障的半导体器件进行启示的文献。
本发明的目的在于，提供一种能够解决上述的课题，能够在不使用可拆装的抗静电用部件的前提下防止静电故障的半导体器件。
为了达成上述目的，本发明的一个方式包括：散热底座；载置在该散热底座上的带导电图案薄膜的绝缘基板；具有主电极和栅极电极，载置在该带导电图案薄膜的绝缘基板上的半导体芯片；载置于上述散热底座、覆盖和上述半导体芯片的外壳；从该外壳内部贯穿该外壳而被导出至该外壳外部，对上述主电极和上述栅极电极输入控制信号的一对第一外部导出端子和第二外部导出端子；和具备一对第一端子和第二端子的抗静电用部件，上述抗静电用部件设置于上述外壳内，上述第一端子与上述第一外部导出端子电连接，上述第二端子与上述第二外部导出端子电连接。
根据上述方案，在搭载了具有MOS构造的半导体芯片的半导体器件中，具备将输入有控制信号的一对外部导出端子（栅极端子与发射极端子或栅极端子与源极端子）之间电连接的一对端子的抗静电用部件设置在外壳内，由此能够不使用以能够拆装的方式装设在外壳外的抗静电用部件而防止保管、出货工序中产生的静电故障。
因此，能够防止抗静电用部件的意外脱落引起的静电故障，并且由于无需进行抗静电用部件的安装，所以能够实现半导体器件制造的简单化。进而，由于不再需要现有技术中在器件使用时废弃的能够拆装的抗静电用部件，因此能够对降低环境负担做出贡献。
附图说明
图1是本发明的第一实施例的半导体器件100的概略结构图，（a）是示意性截面图，（b）是部分俯视图。
图2是半导体器件100的封装100a的主要部分俯视图。
图3是半导体器件100的电路图。
图4是本发明的第二实施例的半导体器件200的主要部分俯视图。
图5是本发明的第三实施例的半导体器件300的主要部分俯视图。
图6是本发明的第四实施例的半导体器件400的主要部分俯视图。
图7是本发明的第五实施例的半导体器件500的封装500a的截面图，图（a）是封装500a的主要部分俯视图，图（b）是封装600a的主要部分截面图。
图8表示将抗静电用部件安装于外部的半导体器件600的封装600a和电路，图（a）是封装600a的主要部分俯视图，图（b）是半导体器件600的电路图。
符号说明
1 散热底座板
2 带导电图案薄膜的绝缘基板
3a～3f 导电图案薄膜
4、7 IGBT芯片
4a、7a FWD芯片
5、8 发射极电极
6、9 栅极电极
10 外部导出端子（C1）
11 外部导出端子（E2）
12 外部导出端子（C2E1）
13 外部导出端子（栅极端子）
14 外部导出端子（发射极辅助端子）
15 树脂外壳
16 片式电阻器
21～27、21a～21c、23a、23b 接合线
100、200、300、400、500、600 半导体器件
具体实施方式
通过以下的实施例对本发明的实施方式进行说明。
＜实施例1＞
图1是本发明的第一实施例的半导体器件100的概略结构图，图1（a）是示意性截面图，图1（b）是部分俯视图。在此对于半导体器件100，举2合1的IGBT模块为例。
图2和图3表示半导体器件100的封装100a和电路，图2是封装100a的主要部分俯视图，图3是半导体器件100的电路图。在图2中，封装100a由树脂外壳15和外部导出端子10～14构成。另外，图3为2合1的IGBT模块的电路图，IGBT芯片4和FWD（续流二极管，freewheeling diode）芯片4a逆并联连接的电路，与IGBT芯片7和FWD（续流二极管，free wheeling diode）芯片7a逆并联连接的电路，2串联地连接，构成逆变器电路的1个相。
IGBT芯片4和IGBT芯片7为具有MOS结构的公知的半导体芯片。IGBT芯片4在表（正面）面具备发射极电极5和栅极电极6，在背面具备集电极电极（未图示）。栅极电极6构成MOS结构。IGBT芯片7也同样地具备发射极电极8、栅极电极9和集电极电极（未图示）。
在图1中，在散热底座板1上载置有带导电图案薄膜的绝缘基板2，在构成带导电图案薄膜的绝缘基板2的导电图案薄膜3a上载置有IGBT芯片4，在导电图案薄膜3c上载置有片式电阻器16作为抗静电用部件。带导电图案薄膜的绝缘基板2具备构成多个区域的图案的导电图案薄膜3a～3f。片式电阻器16具备一对端子。IGBT芯片4的发射极电极5、导电图案薄膜3e通过接合线（bonding wire，焊线）26连接。
IGBT芯片4的发射极电极6、片式电阻器16的一个端子通过接合线21连接。载置片式电阻器16的另一个端子的导电图案薄膜3c和IGBT芯片4的发射极电极5通过接合线23连接。导电图案薄膜3f载置作为发射极端子E2的外部导出端子11。片式电阻器16的一个端子和作为栅极芯片G1的外部导出端子13通过接合线22连接。载置有IGBT芯片4的集电极电极的导电图案薄膜3a、载置有作为集电极端子C1的外部导出端子10的导电图案薄膜3b通过接合线25连接。半导体芯片4被树脂外壳15覆盖，树脂外壳15的下部固定于散热底座板1。在此，上述外部导出端子10、11、12为主端子，外部导出端子13、14是输入有控制信号的一对端子。这些外部导出端子10～14的前端被导出至树脂外壳15的上表面。另外，散热底座板1从树脂外壳15的下侧露出。上述接合线23有时也以接合线23a的方式配置。
除了IGBT芯片4，半导体器件100还具备IGBT芯片7。IGBT芯片7载置于构成带导电图案薄膜的绝缘基板2的导电图案薄膜3d上，具备发射极电极8和栅极电极9。在发射极电极8、栅极电极9、作为发射极辅助端子E2的外部导出端子14和作为栅极端子G2的外部导出端子13之间同样连接有片式电阻器16。
作为上述抗静电用部件的片式电阻器16，在表面安装中经常使用，也被称作片式电阻或电阻片等。该片式电阻器例如使杂质原子在比电阻非常高的半导体晶片（例如硅晶片）扩散而得到所期望的电阻值。其后在半导体晶片的两面进行蒸镀Al-Si（添加有少量的硅的铝）等的导电膜等的处理，形成一对端子，将半导体晶片以切粒机（dicing cutter）切断而片体化进行制造。该片式电阻器16是使用半导体的电阻体。另外，对于片式电阻器16，有时也使用半导体以外的金属类、碳素类等的材质。从10Ω左右到MΩ的数量级的电阻范围已被实用化。
片式电阻器16的电阻值为5kΩ～500kΩ，优选为10kΩ～100kΩ。电阻值超过500kΩ时，因保管、出货工序中产生的静电而流动的电流导致的片式电阻器16的电压下降较大。该电压降大到超过IGBT芯片4的栅极绝缘膜的绝缘破坏电压，则栅极绝缘膜遭到绝缘破坏。其结果是，栅极短路发生，因此不是优选的。
另一方面，在不足5kΩ时，通过片式电阻器16流动的电流变大，未图示的栅极驱动电路的消耗电力增大，因而不是优选的。另外，在对IGBT芯片4进行驱动的情况下，栅极信号的电压被推荐栅极电阻和片式电阻器16分压而变低，也会发生IGBT芯片4误动作的情况。
即，片式电阻器16的电阻值较大的一方的值（500kΩ）是为了防止静电故障所需的电阻值的最大值。另一方面，片式电阻器16的电阻值较小的一方的值（5kΩ）是为了使IGBT正常动作所需的电阻值的最小值。
上述片式电阻器16的电阻值可以设定为串联插入有IGBT芯片4的栅极端子G1、G2的推荐栅极电阻的1000倍左右。
通过将该片式电阻器16设置于树脂外壳15内，不再需要设置在露出于树脂外壳15之外的作为栅极端子G1的外部导出端子13和作为发射极辅助端子E1的外部导出端子14之间的、能够拆装的现有技术中的抗静电用部件。因此，该半导体器件100是对环境负担小的半导体器件。
另外，根据该半导体器件100，不需要在保管、出货工序装设能够拆装的现有技术中的抗静电用部件，能够使半导体器件100的处理简单化。另外，如现有技术中那样的由于能够拆装的抗静电用部件（IC泡沫体等）在保管、出货工序中脱离端子13、14而引发静电故障的情况也不再存在，能够可靠地防止保管、出货工序中发生的静电故障。
此外，在此以片式电阻器16作为抗静电用部件为例进行了说明，但并不限定于此，也可以使用金属皮膜电阻等的电阻体。
另外，有时也将上述接合线替换为引线框等的导电板。
＜实施例2＞
图4是本发明的第二实施例的半导体器件200的主要部分俯视图。图4是相当于图1（b）的图。以下，对于与半导体器件100的不同点进行说明，对于共同的结构的说明省略。
与上述半导体器件100的不同在于片式电阻器16配置于IGBT芯片4上这点。具体而言，片式电阻器16的一个端子通过载置于发射极电极5上而连接，另一个端子通过接合线21、21a与栅极电极6和作为栅极端子G1的外部导出端子13连接。另外，发射极电极5和作为发射极辅助端子E1的外部导出端子14通过接合线23b连接。另外，接合线23b有时也以接合线23a的方式配置。实施例2也能够得到与实施例1同样的效果。
此外，也可以取代将片式电阻器16的另一个端子与外部导出端子13连接的接合线21a而将外部导出端子13和栅极电极6以虚线所示的方式通过接合线21c直接连结。
＜实施例3＞
图5是本发明的第三实施例的半导体器件300的主要部分俯视图。图5是与图1（b）相当的图。以下，对于与半导体器件100的不同点进行说明，对于共同的结构的说明省略。
与半导体器件100不同在于片式电阻器16配置于半导体芯片4上这点。具体而言，片式电阻器16的一个端子通过载置于栅极电极6上而连接，另一个端子通过接合线21c与发射极电极5连接。另外，发射极电极6和作为栅极端子G1的外部导出端子13通过接合线21b连接。进而，发射极电极5和作为发射极辅助端子E1的外部导出端子14通过接合线23b连接。另外，接合线23b有时也以接合线23a的方式配置。实施例3也能够得到与实施例1同样的效果。
＜实施例4＞
图6是本发明的第四实施例的半导体器件400的主要部分俯视图。图6是相当于图1（b）的图。以下，对于与半导体器件100的不同点进行说明，对于共同的结构的说明省略。
与半导体器件100不同在于片式电阻器16配置于半导体芯片4上这点。具体而言，在片式电阻器16的两端部设置有一对端子，该端子分别载置于栅极电极6上、发射极电极5上，由此连接。另外，栅极电极6和作为栅极端子G1的外部导出端子13通过接合线21c连接。进而，发射极电极5和作为发射极辅助端子E1的外部导出端子14通过接合线23b连接。另外，接合线23b有时也以接合线23a的方式配置。实施例4也能够得到与实施例1同样的效果。
＜实施例5＞
图7表示本发明的第五实施例的半导体器件500的封装500a及其主要部分截面图，图7（a）是封装500a的主要部分俯视图，图7（b）是图7（a）的A-A'截面图。以下，对于与半导体器件100的不同点进行说明，对于共同的结构的说明省略。
与上述半导体器件100的不同在于片式电阻器16配置于外壳15的框内部这点。具体而言，外壳15的框内部的片式电阻器16的一个端子与作为栅极端子G1的外部导出端子13连接。另外，另一个端子与作为发射极辅助端子E1的外部导出端子14连接。
另外，同样地，在作为栅极端子G2的外部导出端子13和作为发射极辅助端子E2的外部导出端子14，分别连接有片式电阻器16的一对端子。
上述半导体器件500，能够在使例如由树脂构成的外壳15成型前，将片式电阻器16的各个端子通过焊接等方法接合于外部导出端子13和14，其后将外部导出端子13、14和片式电阻器16组装入模具内，通过模制成型来制作外壳15。实施例5也能够得到与实施例1同样的效果。
在本实施例中片式电阻器16配置于外壳15的框内部，能够视为与实施例1～4相同地设置在外壳内。这是由于，片式电阻器16与实施例1～4同样地没有露出至半导体器件500的外部，能够防止抗静电用部件的意外脱落引起的静电故障，并且由于无需进行抗静电用部件的安装，所以能够实现半导体器件制造的简单化。

Claims (11)

1.一种半导体器件，其特征在于，包括：
散热底座；
载置在该散热底座上的带导电图案薄膜的绝缘基板；
具有主电极和栅极电极，载置在该带导电图案薄膜的绝缘基板上的半导体芯片；
载置于所述散热底座、覆盖所述半导体芯片的外壳；
从该外壳内部贯穿该外壳而被导出至该外壳外部，对所述主电极和所述栅极电极输入控制信号的一对第一外部导出端子和第二外部导出端子；和
具备一对第一端子和第二端子的抗静电用部件，
所述抗静电用部件设置于所述外壳内，
所述第一端子与所述第一外部导出端子电连接，所述第二端子与所述第二外部导出端子电连接。
2.如权利要求1所述的半导体器件，其特征在于：
所述带导电图案薄膜的绝缘基板具备第一导电图案薄膜和第二导电图案薄膜，所述半导体芯片载置在所述第一导电图案薄膜上，所述第一端子载置在所述第二导电图案薄膜上，
该第二导电图案薄膜与所述主电极和所述第一外部导出端子电连接，所述第二端子与所述栅极电极和所述第二外部导出端子电连接。
3.如权利要求1所述的半导体器件，其特征在于：
所述第一端子载置于所述主电极，
所述第二端子与所述栅极电极电连接，所述主电极与所述第一外部导出端子电连接，所述第二端子或所述栅极电极与所述第二外部导出端子电连接。
4.如权利要求1所述的半导体器件，其特征在于：
所述第一端子载置于所述栅极电极，
所述主电极与所述第二端子和所述第一外部导出端子电连接，所述栅极电极与所述第二外部导出端子电连接。
5.如权利要求1所述的半导体器件，其特征在于：
所述第一端子载置于所述栅极电极，所述第二端子载置于所述主电极，
所述栅极电极与所述第二外部导出端子电连接，所述主电极与所述第一外部导出端子电连接。
6.如权利要求1所述的半导体器件，其特征在于：
所述抗静电用部件设置于构成所述外壳的部件的内部，
所述第一端子与所述第一外部导出端子在构成所述外壳的部件的内部电连接，所述第二端子与所述第二外部导出端子在构成所述外壳的部件的内部电连接。
7.如权利要求1～6中任一项所述的半导体器件，其特征在于：
所述抗静电用部件为电阻体。
8.如权利要求7所述的半导体器件，其特征在于：
所述电阻体为表面安装用的片式电阻器。
9.如权利要求7或8所述的半导体器件，其特征在于：
所述电阻体的电阻值为5kΩ以上、500kΩ以下。
10.如权利要求7或8所述的半导体器件，其特征在于：
所述电阻体的电阻值为10kΩ以上、100kΩ以下。
11.如权利要求1～10中任一项所述的半导体器件，其特征在于：
构成所述外壳的部件为树脂。
CN201310124368.4A 2012-04-16 2013-04-11 半导体器件 Expired - Fee Related CN103378070B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-092955 2012-04-16
JP2012092955 2012-04-16
JP2013-011082 2013-01-24
JP2013011082A JP2013239697A (ja) 2012-04-16 2013-01-24 半導体装置

Publications (2)

Publication Number Publication Date
CN103378070A true CN103378070A (zh) 2013-10-30
CN103378070B CN103378070B (zh) 2016-04-13

Family

ID=49462966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310124368.4A Expired - Fee Related CN103378070B (zh) 2012-04-16 2013-04-11 半导体器件

Country Status (1)

Country Link
CN (1) CN103378070B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684043A (zh) * 2016-12-13 2017-05-17 中航（重庆）微电子有限公司 一种防静电igbt模块
CN109755305A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种igbt合封单管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381031A (en) * 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
US20040095730A1 (en) * 2002-11-14 2004-05-20 Samsung Electronics Co., Ltd. Heat dissipation system for semiconductor device
CN1825623A (zh) * 2005-02-25 2006-08-30 台湾积体电路制造股份有限公司 双载流子硅控整流器电路以及其形成方法
CN101504943A (zh) * 2008-02-05 2009-08-12 三美电机株式会社 半导体集成电路
CN101562180A (zh) * 2008-04-16 2009-10-21 台湾积体电路制造股份有限公司 集成电路结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381031A (en) * 1993-12-22 1995-01-10 At&T Corp. Semiconductor device with reduced high voltage termination area and high breakdown voltage
US20040095730A1 (en) * 2002-11-14 2004-05-20 Samsung Electronics Co., Ltd. Heat dissipation system for semiconductor device
CN1825623A (zh) * 2005-02-25 2006-08-30 台湾积体电路制造股份有限公司 双载流子硅控整流器电路以及其形成方法
CN101504943A (zh) * 2008-02-05 2009-08-12 三美电机株式会社 半导体集成电路
CN101562180A (zh) * 2008-04-16 2009-10-21 台湾积体电路制造股份有限公司 集成电路结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684043A (zh) * 2016-12-13 2017-05-17 中航（重庆）微电子有限公司 一种防静电igbt模块
CN106684043B (zh) * 2016-12-13 2019-05-03 华润微电子（重庆）有限公司 一种防静电igbt模块
CN109755305A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种igbt合封单管

Also Published As

Publication number Publication date
CN103378070B (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
TWI552310B (zh) Semiconductor device
JP6401798B2 (ja) 車両用回路構造体及び回路構造体の使用
EP3723109A1 (en) Dc link capacitor cooling system
CN104517954B (zh) 在两个衬底之间具有半导体芯片的晶体管布置
EP3288075B1 (en) Power semiconductor module
US20080265326A1 (en) Structure and method for self protection of power device with expanded voltage ranges
WO2015029159A1 (ja) 半導体装置
CN110998777B (zh) 功率转换装置
CN102687270A (zh) 电力用半导体模块
JP2010034350A (ja) 半導体装置
JP2013239697A (ja) 半導体装置
WO2019043806A1 (ja) 電力変換装置
JP5781185B1 (ja) 樹脂封止型半導体装置
CN109698180A (zh) 半导体器件和制造方法
JP5078290B2 (ja) パワー半導体モジュール
US8963303B2 (en) Power electronic device
CN103378070A (zh) 半导体器件
CN104425413A (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
KR20160035025A (ko) 회로 보드 어셈블리, 냉각기 팬 모듈을 위한 제어 디바이스 및 방법
US10950526B2 (en) Semiconductor device
TWI743291B (zh) 閘流體熱開關元件及其裝配方法
JP3612226B2 (ja) 半導体装置及び半導体モジュール
JP2020027878A (ja) 半導体装置
JP4824318B2 (ja) 半導体装置
JP2020025058A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160413