JP4824318B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4824318B2 JP4824318B2 JP2005012220A JP2005012220A JP4824318B2 JP 4824318 B2 JP4824318 B2 JP 4824318B2 JP 2005012220 A JP2005012220 A JP 2005012220A JP 2005012220 A JP2005012220 A JP 2005012220A JP 4824318 B2 JP4824318 B2 JP 4824318B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive ring
- conductive
- charging portion
- low charging
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 239000000758 substrate Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 description 47
- 238000007789 sealing Methods 0.000 description 12
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 230000005684 electric field Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関する。
近年、モータやヒータなどの電子機器に流れる大電流を信頼性よく制御するためのパワーモジュールに対する需要がますます増大している。こうしたパワーモジュールは、一般に、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）などの電力用半導体チップと、これを封止する絶縁性ゲル樹脂とを有し、極めて高い電圧が印加されるコレクタ電極（正極）およびエミッタ電極（負極）の間で、通常の電流路を介さないリーク電流が生じないように、すなわち高い耐圧保持構造を有するように設計することが求められている。
従来式の高耐圧保持構造の一例として、ガードリングが提案されている。このガードリングは、半導体チップの上面の周縁領域を周回するように形成された複数の離間した導電性リングと、隣接する導電性リングの間に充填されたゲル樹脂などの絶縁物により構成された複数の容量性素子からなり、半導体チップの上面における沿面方向の電界を緩和することにより、周縁領域上を流れるリーク電流を抑制する。こうして、ガードリングを周縁領域に配置することにより、上面の中央領域に配置されたエミッタ電極と下面に配置されたコレクタ電極との間の沿面方向における絶縁耐圧が確保される。
また、例えば、特許文献１は、高温高湿度の環境中におけるリーク電流について教示しており、具体的には、半導体チップの上面（半導体素子の電極保護膜）とゲル樹脂との間に樹脂剥離層が形成され、外部から樹脂剥離層に水分が侵入することにより、リーク電流が発生することを開示している。また、特許文献１によれば、１０６ｄｙｎ／ｃｍ２以上の弾性率を有する第１の絶縁物で各半導体素子の側面および上面の周縁部を被膜するとともに、１０６ｄｙｎ／ｃｍ２以下の弾性率を有する第２の絶縁物を絶縁容器内に充填することが開示されている。こうして構成された半導体装置において、第１の絶縁物により、水分が各半導体素子の側面および上面の周縁部に達することを防止し、よってリーク電流の発生が抑制される。このように、特許文献１に開示された発明によれば、高温高湿度の環境下において、各半導体素子の側面および上面の周縁部に滞留する水分に起因した絶縁耐圧の低下を防止することができる。
特開平７−３００１５号公報
しかしながら、エミッタ電極とコレクタ電極の間に高電圧を印加したとき、高温高湿度の環境中でなくても、常温動作状態でもリーク電流が流れ始め、ＩＧＢＴチップなどの半導体チップのスイッチング誤作動または過電流破壊といった不具合が発生し得る。このリーク電流は、詳細後述するが、エミッタ電極に電気的に接続される導電性ワイヤとガードリングとの間に生じる強い電界に起因して、ガードリング上に負電荷が蓄積し、これにより半導体積層構造内部に空乏層が形成され、空乏層を介して電流が流れるために発生するものと考えられる。
そこで本発明は、常温動作状態におけるリーク電流による上記不具合を防止できる高信頼性かつ高耐圧性を有する半導体装置を提供することを目的とする。
本発明の１つの態様によれば、基板と、チップ電極およびこれを周回する少なくとも１つの導電性リングを有し、前記基板上に支持される半導体チップと、前記チップ電極から前記導電性リングを超えて外側に延びる少なくとも１本の導電性ワイヤと、前記導電性リングの少なくとも一部を覆うシリコンゴム、高硬ゲル、またはポリイミド樹脂を主成分とする材料からなる低帯電部とを備えた半導体装置を提供することができる。
本発明によれば、常温動作状態におけるリーク電流に起因して、半導体チップのスイッチング誤作動または過電流破壊といった不具合を防止できる高い耐圧性および高い信頼性を有する半導体装置を実現することができる。
以下、添付図面を参照して本発明に係る半導体装置の実施の形態を説明する。各実施の形態の説明において、理解を容易にするために方向を表す用語（例えば、「上方」および「下方」など）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。
実施の形態１．
図１〜図４を参照しながら、本発明に係るケース型半導体装置（パワーモジュール）の実施の形態１について以下に説明する。図１に示す実施の形態１のパワーモジュール１は、概略、樹脂などの絶縁材料からなる樹脂ケース１０と、良好な熱伝導性を有する銅などの金属板からなるベース板（ヒートシンク）１２と、樹脂ケース１０の上面から内部に延びる複数の外部端子１４とを備えている。樹脂ケース１０は、その底面において、ねじまたは接着剤（図示せず）を用いて、ベース板１２上に固定されている。
図１〜図４を参照しながら、本発明に係るケース型半導体装置（パワーモジュール）の実施の形態１について以下に説明する。図１に示す実施の形態１のパワーモジュール１は、概略、樹脂などの絶縁材料からなる樹脂ケース１０と、良好な熱伝導性を有する銅などの金属板からなるベース板（ヒートシンク）１２と、樹脂ケース１０の上面から内部に延びる複数の外部端子１４とを備えている。樹脂ケース１０は、その底面において、ねじまたは接着剤（図示せず）を用いて、ベース板１２上に固定されている。
また、このパワーデバイス１の内部において、銅などの導電性金属からなる上部電極１６および下部電極１７を有する絶縁基板１８がベース板１２上に半田などの導電性接着剤を介して実装され、同様に、ＩＧＢＴチップおよびダイオードチップなどの電力用半導体チップ２１が半田などの導電性接着剤（ともに図示せず）を介して上部電極１６上に搭載されている。
半導体チップ２１は、図２に示すように、主面２６上の中央領域２８に形成されたエミッタ電極（チップ電極）３０と、主面２６上の周縁領域３２（対向する１組の破線３３，３４で包囲された領域）において中央領域２８を包囲するように形成された複数の離間した凸状の導電性リング３６とを有する。とりわけ図３に示すように、４つの凸状の導電性リング３６を図示したが、導電性リングの個数は、４つに限定されることなく、任意の数であってもよい。
また、実施の形態１のパワーモジュール１によれば、図３に示すように、隣接する導電性リング３６の間の空間を充填し、各導電性リング３６の全体を覆うように低帯電部３８が配設される。この低帯電部３８は、シリコンゴム、高硬ゲル、またはポリイミド樹脂を主成分とする材料からなる。この結果、複数の導電性リング３６および低帯電部３８は、複数のコンデンサ（容量性素子）を構成し、主面２６上の周縁領域３２の沿面方向における電界緩和のためのガードリング４０として機能する。
なお、低帯電部３８は、イオン性物質（Ｎａ＋、Ｋ＋、Ｃｌ−など）の含有量が少ない上記以外の任意の材料で構成してもよく、イオン性物質含有量は１ｐｐｍ以下であることが好ましい。
ここで、半導体チップ２１の主面２６上の中央領域２８および周縁領域３２をより明確に図示するために、本発明の低帯電部３８が配設されない従来式のパワーモジュールの半導体チップ２５を図４に示す。
さらに、本発明のパワーモジュール１は、図１に示すように、外部端子１４と各半導体チップ２１とを電気的に接続するためのアルミニウムなどからなる複数の導電性ワイヤ４２と、半導体チップ２１および絶縁基板１８を封止するシリコンゲルからなる封止部４４とを備える（図面を分かりやすくするために、封止部４４のハッチングを省略した。）。そして、封止部４４の上方にはエポキシ樹脂などからなる保護部４６が設けられ、その上方には蓋４８が配設される。
詳細図示しないが、低帯電部３８を有さない従来式のパワーモジュールは、複数の凸状導電性リング３６と封止部４４のシリコンゲルとから構成されるガードリングを有する。この従来式のパワーモジュールにおいて、導電性ワイヤ４２が外部端子１４に向かって導電性リング３６の上方を横断するように延びるとき（導電性ワイヤ４２が導電性リング３６に接近するとき）、導電性ワイヤ４２と導電性リング３６の間に極めて強い電界が生じ、封止部４４のシリコンゲルを介して、導電性リング３６上に負電荷が帯電する。すると、導電性リング３６の下方にある半導体積層構造の内部に空乏層が形成され、この空乏層を介してリーク電流が流れる。これが、上述のリーク電流の発生メカニズムであると考えられている。すなわち、従来式のパワーモジュールにおいては、半導体チップ２１の周縁領域３２での絶縁性を確保するためのガードリングが期待されるように機能しないことがあった。
しかしながら、本発明に係る実施の形態１によるパワーモジュール１によれば、図３に示すように、低帯電部３８と封止部４４の界面には負電荷が帯電するものの、低帯電部３８のイオン性物質濃度が極めて低いため、負電荷は導電性リング３６に達することがない。したがって、ガードリング４０は、周縁領域３２の沿面方向における電界を確実に緩和し、リーク電流を阻止することにより、本来の機能を十分に発揮することができる。こうして、実施の形態１によれば、高信頼性および高耐圧性を有するパワーモジュール１を実現することができる。
なお、低帯電部３８は、一般に、封止部４４より硬い構成材料からなる。したがって、低帯電部３８が半導体チップ２１の主面２６全体に塗布された場合など、低帯電部３８が導電性ワイヤ４２に接触するように塗布されると、低帯電部３８と封止部４４の硬さの違いに起因して導電性ワイヤ４２が断線することがある。そこで、本発明の低帯電部３８は、周縁領域３２を超えて中央領域２８に塗布されることがあっても、導電性ワイヤ４２に接触しないように塗布されることが好ましい。こうして、導電性ワイヤ４２が断線しにくい、より高い信頼性を有する半導体装置を実現することができる。
実施の形態２．
次に、図５を参照しながら、本発明に係るパワーデバイスの実施の形態２について以下に説明する。図５に示すパワーデバイス２の半導体チップ２２は、低帯電部３８が周縁領域３２の外側部分にしか形成されていない点以外は、実施の形態１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
次に、図５を参照しながら、本発明に係るパワーデバイスの実施の形態２について以下に説明する。図５に示すパワーデバイス２の半導体チップ２２は、低帯電部３８が周縁領域３２の外側部分にしか形成されていない点以外は、実施の形態１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態２の半導体チップ２２の周縁領域３２は、図５に示すように、外側周縁領域（破線３３と実線３５で包囲された部分）５０と、これより内側に配置された内側周縁領域（実線３４，３５で包囲された部分）５１に二分され、導電性リング３６は、外側周縁領域５０に形成された少なくとも１本の外側導電性リングおよび内側周縁領域５１に形成された内側導電性リング（ともに図示せず）に分けられる。このとき、低帯電部３８は、外側周縁領域５０上の外側導電性リングを覆い、内側周縁領域５１の内側導電性リングを覆わないように形成される。すなわち、内側周縁領域５１における導電性リング３６は、低帯電部３８ではなく、シリコンゲルなどからなる封止部４４により封止される。したがって、実施の形態２のガードリングは、外側周縁領域５０では導電性リング３６と低帯電部３８とから構成され、内側周縁領域５１では導電性リング３６と封止部４４とから構成される。
このように構成されたパワーデバイス２によれば、内側周縁領域５１の導電性リング（内側導電性リング）は帯電し得るが、外側周縁領域５０の導電性リング（外側導電性リング）が帯電せず、外側導電性リングの電位が維持されるので、リーク電流が発生することはない。こうして、実施の形態２によれば、実施の形態１と同様、高信頼性および高耐圧性を有するパワーモジュール２を実現することができる。
さらに、実施の形態２によれば、非常に高価なポリイミド樹脂などを用いた低帯電部３８を形成する面積を半減させることができるため、低帯電部３８を形成する作業量を低減し、構成材料に要する費用を少なくすることにより、高信頼性および高耐圧性を有する本発明のパワーモジュール２を実施の形態１より安価に製造することができる。
実施の形態３．
図６を参照しながら、本発明に係るパワーデバイスの実施の形態３について以下に説明する。図６に示すパワーデバイス３は、概略、低帯電部３８が一部の周縁領域にしか形成されない点を除き、実施の形態１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
図６を参照しながら、本発明に係るパワーデバイスの実施の形態３について以下に説明する。図６に示すパワーデバイス３は、概略、低帯電部３８が一部の周縁領域にしか形成されない点を除き、実施の形態１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
図６に示す実施の形態３の半導体チップ２３において、エミッタ電極３０にワイヤボンディングされた導電性ワイヤ４２が外部端子１４に向かって（図中の右方向へ）延び、周縁領域３２の一部分（矩形形状の周縁領域３２の一辺）の上方を横断する。ここで実施の形態３において、導電性ワイヤ４２が横断・対向する周縁領域３２の前記一部分を第１の周縁領域（一対の対向する破線５２，５３で包囲された部分）５４と称し、それ以外の周縁領域の一部分を第２の周縁領域５６という。
実施の形態３の低帯電部３８は、導電性ワイヤ４２に対向する導電性リングの一部（第１の周縁領域）だけを覆い、第２の周縁領域５６を覆わないように形成される。すなわち、実施の形態３のガードリングは、第１の周縁領域５４では低帯電部３８と導電性リング３６とから構成され、第２の周縁領域５６では導電性リング３６と封止部４４とから構成される。
実施の形態３の低帯電部３８は、導電性ワイヤ４２に対向する導電性リングの一部（第１の周縁領域）だけを覆い、第２の周縁領域５６を覆わないように形成される。すなわち、実施の形態３のガードリングは、第１の周縁領域５４では低帯電部３８と導電性リング３６とから構成され、第２の周縁領域５６では導電性リング３６と封止部４４とから構成される。
このように構成されたパワーデバイス３の半導体チップ２３によれば、導電性ワイヤ４２は、第２の周縁領域５６における導電性リング３６の上方を横断せず、すなわち第２の周縁領域５６の導電性リング３６と接近しないので、第２の周縁領域５６上方の導電性リング３６は帯電することはない。一方、第１の周縁領域５４における導電性リング３６は、イオン性物質濃度の低い低帯電部３８により封止されているので、実施の形態１と同様に、負電荷は帯電しない。こうして、導電性リング３６の電位が維持されるので、沿面方向におけるリーク電流が発生することはない。したがって、実施の形態３によれば、高信頼性および高耐圧性を有するパワーモジュール３を提供することができる。
また、実施の形態２と同様に、形成される低帯電部３８の面積を大幅に縮小することができるので、低帯電部３８を形成する作業量を低減し、原材料にかかるコストを低減することにより、本発明のパワーモジュール３を実施の形態１より安価に製造することができる。
実施の形態４．
図７を参照しながら、本発明に係るパワーデバイスの実施の形態４について以下に説明する。図７に示すパワーデバイス４は、導電性ワイヤ６０がガードリングの上方を横断することなく上方に延び、かつ低帯電部３８が形成されない点を除き、実施の形態１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
図７を参照しながら、本発明に係るパワーデバイスの実施の形態４について以下に説明する。図７に示すパワーデバイス４は、導電性ワイヤ６０がガードリングの上方を横断することなく上方に延び、かつ低帯電部３８が形成されない点を除き、実施の形態１と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態４のパワーデバイス４は、図７に示すように、エミッタ電極３０と電気的に接続される導電性ワイヤ６０は、半導体チップ２４のエミッタ電極３０から垂直電極端子６２まで上方に延び、周縁領域に形成された導電性リング３６の上方を横断しない。すなわち、導電性リング３６に負電荷が帯電しないように、導電性リング３６を導電性ワイヤ６０から離間させておくことができる。したがって、高価な材料からなる低帯電部３８を設けることなく、導電性リング３６の電位が維持され、沿面方向におけるリーク電流が発生しない。こうして、実施の形態４のパワーモジュール４も同様に、高い信頼性および高い耐圧性を確保しつつ、安価に製造することができる。
なお、当業者ならば容易に理解されるように、本発明は、これまで説明した実施の形態１〜４のケース型パワーモジュールだけでなく、トランスファモールド型パワーモジュール（図示せず）についても同様に適用される。さらに、本発明は、ヒートシンク一体型および分割型のいずれのトランスファモールド型パワーモジュールに対しても等しく適用することができる。
図８は、本発明に係る実施の形態１によるパワーモジュール１および従来式のパワーモジュールにおいて、最大定格電圧を超える所定の電圧をコレクタ電極およびエミッタ電極の間に印加した場合のリーク電流の時間的推移を概略的に示すグラフである。低帯電部３８を導電性リング３６上に形成すること以外、両者は同一の構成部品からなり、各測定値は同一の測定条件を用いて測定された。
このグラフから明らかなように、従来品であるパワーモジュールは、約１２分経過後、リーク電流が生じ始め、さらにその後の数分間でリーク電流が急増した。この測定において、測定機器が破損する可能性があったので、従来式のパワーモジュールに対する測定は中止された。一方、本発明のパワーモジュールは、最大定格電圧を超える同一の電圧を印加しても、リーク電流が発生しなかった。
図９および図１０は、それぞれ、本発明に係る実施の形態１〜３によるパワーモジュール１，２，３および従来式のパワーモジュールにおいて、最大定格電圧を超える所定の電圧をエミッタ電極およびコレクタ電極の間に印加した場合のリーク電流、およびリーク電流立ち上がり時間（一例としてリーク電流が３００μＡに達するまでの時間）を示すグラフである。図９のグラフは、従来式のパワーモジュールのリーク電流値を１として、実施の形態１〜３によるパワーモジュール１，２，３のリーク電流値の相対値を示す。
図９から明らかなように、最大定格電圧を超える所定の電圧を印加した場合、実施の形態１〜３によるパワーモジュール１，２，３のリーク電流は、従来式のパワーモジュールに比して、いずれも１／１００程度に低減されることが分かった。また、図１０において、リーク電流の立ち上がり時間が、従来品が約１２分であったのに対し、本発明によれば、３時間以上経過してもリーク電流が立ち上がることはなかった。同様に、例えば、リーク電流が３００μＡに達するまでの時間は、従来品が約１３分であったのに対し、本発明によれば、３時間以上経過してもリーク電流が３００μＡを超えることはなかった。
以上の実施例１および２から、本発明のパワーモジュール１，２，３によれば、従来式のパワーモジュールよりも格段に耐圧性が改善されたことが確認された。換言すると、本発明のパワーモジュール１，２，３は、同一の動作電圧が印加された場合、リーク不良の発生しにくい高い信頼性を実現することができた。
１〜４ 半導体装置（パワーモジュール）、１０ 樹脂ケース、１２ ベース板（ヒートシンク）、１４ 外部端子、１６ 上部電極、１７ 下部電極、１８ 絶縁基板、２１〜２４ 半導体チップ、２６ 主面、２８ 中央領域、３０ エミッタ電極（チップ電極）、３２ 周縁領域、３６ 導電性リング、３８ 低帯電部、４０ ガードリング、４２ 導電性ワイヤ、４４ 封止部、４６ 保護部、４８ 蓋、５０ 外側周縁領域、５１ 内側周縁領域、５４ 第１の周縁領域、５６ 第２の周縁領域、６０ 導電性ワイヤ、６２ 垂直電極端子。
Claims (7)
- 基板と、
チップ電極およびこれを周回する少なくとも１つの導電性リングを有し、前記基板上に支持される半導体チップと、
前記チップ電極から前記導電性リングを超えて外側に延びる少なくとも１本の導電性ワイヤと、
前記導電性リングの少なくとも一部を覆うシリコンゴムからなる低帯電部とを備えたことを特徴とする半導体装置。 - 基板と、
チップ電極およびこれを周回する少なくとも１つの導電性リングを有し、前記基板上に支持される半導体チップと、
前記チップ電極から前記導電性リングを超えて外側に延びる少なくとも１本の導電性ワイヤと、
低帯電部とからなり、
当該低帯電部は、前記導電性リングの少なくとも一部を覆うポリイミド樹脂を主成分とする材料からなることを備えたことを特徴とする半導体装置。 - 前記低帯電部は、前記導電性リングの全体を覆うことを特徴とする請求項１または２に記載の半導体装置。
- 前記導電性リングは、少なくとも１本の外側導電性リングと、これより内側に配置された少なくとも１本の内側導電性リングを含み、
前記低帯電部は、前記外側導電性リングを覆い、前記内側導電性リングを覆わないことを特徴とする請求項１または２に記載の半導体装置。 - 前記低帯電部は、前記導電性ワイヤに対向する前記導電性リングの一部を覆うことを特徴とする請求項１または２に記載の半導体装置。
- 前記低帯電部は、イオン性物質濃度が１ｐｐｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
- 前記導電性ワイヤは、前記低帯電部に接触しないことを特徴とする請求項１または２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012220A JP4824318B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005012220A JP4824318B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006202930A JP2006202930A (ja) | 2006-08-03 |
| JP4824318B2 true JP4824318B2 (ja) | 2011-11-30 |
Family
ID=36960659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005012220A Active JP4824318B2 (ja) | 2005-01-20 | 2005-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4824318B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4884830B2 (ja) | 2006-05-11 | 2012-02-29 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO174853C (no) * | 1984-08-31 | 1994-07-20 | Raychem Corp | Gelloid materiale og fremgangsmåte for fremstilling av materialet |
| JPS6367749A (ja) * | 1986-09-09 | 1988-03-26 | Fujitsu Ltd | 半導体装置 |
| JP2701045B2 (ja) * | 1988-07-15 | 1998-01-21 | 東レ・ダウコーニング・シリコーン株式会社 | 樹脂封止型半導体装置およびその製造方法 |
| JPH05218454A (ja) * | 1992-01-20 | 1993-08-27 | Nec Corp | 半導体装置 |
| JPH10173101A (ja) * | 1996-12-10 | 1998-06-26 | Toshiba Corp | 半導体装置 |
| JP3923716B2 (ja) * | 2000-09-29 | 2007-06-06 | 株式会社東芝 | 半導体装置 |
-
2005
- 2005-01-20 JP JP2005012220A patent/JP4824318B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006202930A (ja) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4884830B2 (ja) | 半導体装置 | |
| JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
| JP7163054B2 (ja) | 半導体装置 | |
| JP5340018B2 (ja) | 半導体装置 | |
| US8373197B2 (en) | Circuit device | |
| KR101871026B1 (ko) | 전력 반도체 모듈 및 다수의 전력 반도체 모듈들을 갖는 전력 반도체 모듈 어셈블리 | |
| US10217690B2 (en) | Semiconductor module that have multiple paths for heat dissipation | |
| JP7228587B2 (ja) | 半導体モジュール | |
| US20190051636A1 (en) | Semiconductor device | |
| US20220077022A1 (en) | Semiconductor device | |
| EP2560204A2 (en) | Power semiconducter module and semiconducter module assembly with multiple power semiconducter modules | |
| CN103165587A (zh) | 半导体封装 | |
| JP7154907B2 (ja) | 半導体モジュール | |
| JP2022107077A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP4824318B2 (ja) | 半導体装置 | |
| CN103222053A (zh) | 电路装置 | |
| JP3612226B2 (ja) | 半導体装置及び半導体モジュール | |
| JP2010062331A (ja) | 電力用半導体装置 | |
| US10892203B2 (en) | Power semiconductor module | |
| JP2017224778A (ja) | 半導体装置 | |
| JP7002993B2 (ja) | パワー半導体モジュール | |
| CN111033723B (zh) | 功率半导体模块 | |
| JP2004228593A (ja) | 半導体装置 | |
| US20230092229A1 (en) | Semiconductor device | |
| US20240282656A1 (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4824318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |