CN1825623A - 双载流子硅控整流器电路以及其形成方法 - Google Patents
双载流子硅控整流器电路以及其形成方法 Download PDFInfo
- Publication number
- CN1825623A CN1825623A CNA2005101365738A CN200510136573A CN1825623A CN 1825623 A CN1825623 A CN 1825623A CN A2005101365738 A CNA2005101365738 A CN A2005101365738A CN 200510136573 A CN200510136573 A CN 200510136573A CN 1825623 A CN1825623 A CN 1825623A
- Authority
- CN
- China
- Prior art keywords
- base region
- type trap
- type
- circuit according
- double carriers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000969 carrier Substances 0.000 claims description 77
- 230000001681 protective effect Effects 0.000 claims description 44
- 230000004888 barrier function Effects 0.000 claims description 26
- 230000003068 static effect Effects 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000000694 effects Effects 0.000 description 12
- 230000008901 benefit Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- QVMHUALAQYRRBM-UHFFFAOYSA-N [P].[P] Chemical compound [P].[P] QVMHUALAQYRRBM-UHFFFAOYSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
一种双载流子硅控整流器电路以及其形成方法，用于静电放电防护。此硅控整流器电路包括一双载流子装置，形成于一半导体基板上。此双载流子装置包括至少一N型阱以及一P+材料。N型阱用以提供较高的电阻，而P+材料则作为一集电极，以提供一高电阻。至少一N型防护环以及一P型防护环围绕于双载流子装置，其中，当一静电放电事件发生时，双载流子装置的N型阱以及P+材料所提供的高电阻会提高导通速率。
Description
技术领域
本发明有关于一种集成电路设计；尤指一种用于静电放电(electrostatic discharge，ESD)防护的双载流子硅控整流器及其形成方法。
背景技术
集成电路的金属氧化物半导体晶体管(Metal oxidesemiconductor transistor，MOS transistor)的栅极氧化层(gateoxide)极易受到损害。栅极氧化层可能会在接触到一较供应电压稍高几伏特(volt)的电压时受损，而一般集成电路的供应电压通常为5.0、3.3伏特或者是更低的电压。一般环境引起的静电电压可能高达几千甚至是几万伏特。即使其电荷量以及电流极小，此一高电压仍可能导致集成电路的损坏。因此，在产生静电荷时，便需在其累积至一可能会引起损害的电压之前，便将其放电。
硅控整流器(silicon controlled rectifier，SCR)是用来防止芯片受到静电放电损害的有效装置，其特性为低导通阻抗、低电容、低功率消耗以及高电流导出能力。使用硅控整流器的静电放电防护电路在一静电放电事件发生时，可以较快导出静电放电(ESD)脉冲以增进其ESD防护能力，避免集成电路(Integratedcircuits，ICs)受到静电放电的损害。
然而，传统用于静电放电防护的硅控整流器设计仍然有些缺点。在传统的用于静电放电防护的硅控整流器中，阻障层(buriedlayer)以及深N+集电极槽(collector sinkers)于N型阱内形成，以降低集电极电阻。这些低电阻材料会影响硅控整流器的导通速度，使得静电放电防护的效益降低。
因此，需要新的半导体电路设计以及方法以增进硅控整流器及其静电放电防护电路的效益。
发明内容
根据前文，本发明的目的在于提出一种实现一用于静电放电防护的双载流子硅控整流器的方法。
在此公开一种用于静电放电防护的双载流子硅控整流器的系统及其形成方法。此硅控整流器电路包括一双载流子装置，形成于一半导体基板上。此双载流子装置包括至少一N型阱以及一P+材料。N型阱用以提供较高的电阻，而P+材料则作为一集电极，以提供一高阻抗。至少一N型防护环(guard ring)以及一P型防护环围绕于双载流子装置，其中，当一静电放电事件发生时，双载流子装置的N型阱以及P+材料的高电阻会提高导通速率。
为了实现上述目的，本发明提供一种双载流子硅控整流器(bipolar-based silicon controlled rectifier(SCR))电路，用于静电放电(electrostatic discharge，ESD)防护，包括：一N型阱，形成于一半导体基板上；一P+集电极区，直接形成与该N型阱接触；一基极区，形成于该N型阱上，且与该集电极区分隔；以及一射极区，形成于该基极区上方；其中，当一静电放电事件发生时，该N型阱及该P+集电极区提供一高阻抗路径，以导通该双载流子硅控整流器电路。
本发明所述的双载流子硅控整流器电路，更包括一第一介电区(dielectric area)以及一第二介电区，形成于该N型阱上，其中，该基极区位于该第一以及第二介电区之间，且该集电极区通过该第一介电区或者该第二介电区与该基极区分隔开。
本发明所述的双载流子硅控整流器电路，该基极区形成于至少该第一以及该第二介电区的一部分上。
本发明所述的双载流子硅控整流器电路，更包括一阻障层(buried layer)，形成于该N型阱以及该半导体基板之间。
本发明所述的双载流子硅控整流器电路，该阻障层为N型且轻掺杂(lightly-doped)。
本发明所述的双载流子硅控整流器电路，更包括一本地集电极(local collector)，置于该基极区之下。
本发明所述的双载流子硅控整流器电路，该基极区是以P+材料制成。
本发明所述的双载流子硅控整流器电路，该射极区是以N+材料制成。
本发明所述的双载流子硅控整流器电路，更包括一P型防护环(guard ring)以及一N型防护环(guard ring)。
本发明所述的双载流子硅控整流器电路，该P+集电极区是PNPN结构的第一终端。
为了实现上述目的，本发明提供一种形成一双载流子硅控整流器(bipolar-based silicon controlled rectifier(SCR))电路的方法，用于静电放电(electrostatic discharge，ESD)防护，该形成一双载流子硅控整流器电路的方法包括：形成一N型阱于一半导体基板上；形成一第一以及一第二介电区于该N型阱上；形成一P+集电极区，直接与该N型阱接触；形成一基极区于该第一以及该第二介电区之间，且通过该介电区的任一个与该P+集电极区分隔开；形成一N+射极区于该基极区的一部分上；以及形成一P型防护环(guard ring)以及一N型防护环围绕该硅控整流器；其中，该基极区、该射极区以及该集电极区是一双载流子装置的三个端点，以及当一静电放电(ESD)事件发生时，该P+集电极区以及该N型阱提供一高阻抗路径，以导通该双载流子装置。
本发明所述的形成一双载流子硅控整流器电路的方法，更包括形成一阻障层于该N型阱以及该半导体基板之间。
本发明所述的形成一双载流子硅控整流器电路的方法，更包括形成一本地集电极于该N型阱内及该基极区之下，用以提供一低电阻值，以改善硅控整流器的非静电放电效率。
本发明所述的形成一双载流子硅控整流器电路的方法，更包括形成一个或多个金属接触洞(metal contacts)，与该基极区、该射极区以及该集电极区连接。
本发明提供的用于静电放电防护的双载流子硅控整流器的系统及其形成方法。通过将阻障层移除以及将深集电极/槽置换为一P+接面，可使得硅控整流器具有较佳的静电放电防护效益。
附图说明
图1A是一用于静电放电防护的传统硅控整流器的方块图。
图1B是一用于静电放电防护的传统硅控整流器的示意图。
图1C是一用于使用硅锗(silicon-germanium)制程的硅控整流器结构的一双载流子装置的示意图。
图2A是根据本发明第一实施例的一用于一双载流子硅控整流器的双载流子装置的截面图。
图2B是根据本发明第二实施例的一用于一双载流子硅控整流器的双载流子装置的截面图。
图2C是根据本发明第三实施例的一用于一双载流子硅控整流器的双载流子装置的截面图。
图3是根据本发明各种实施例的静电放电防护电路的静电放电防护能力比较图300。
图4A～4B是制造根据本发明第三实施例的双载流子装置的部分流程图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图1是一用于静电放电防护的传统硅控整流器100的方块图。一NPN晶体管102的射极及其基极皆耦接至地，而其集电极则耦接至一接合垫(pad)104。为了具有较佳的静电放电防护能力，提供一N型防护环106以及一P型防护环108。P型防护环108连接至一基板电位，使得P型及N型阱间的接面为逆偏压(reversebias)。N型防护环106则连接至一正提供电压源，以帮助空乏区(depletion region)更深入基板以增进收集能力。在一般的电路中，其正提供电压源为VCC。
虽然本发明实施例的硅控整流器截面图中并未显示有此二防护环，但本领域技术人员应可了解至少一N型防护环以及一P型防护环形成于所示的晶体管周围，以构成一完整的PNPN双载流子硅控整流器结构。
图1B是一用于静电放电防护的传统硅控整流器结构110的示意图。
一PNP双载流子晶体管112连接至一NPN双载流子晶体管114的基极以及一接合垫116。PNP双载流子晶体管112的基极与NPN双载流子晶体管114的集电极皆耦接一电阻118，其中，电阻118代表的是N型阱的电阻。双载流子晶体管112及114皆连接至一电阻120，其中，电阻120代表的是P型基板的电阻。在双极互补金属氧化物半导体(BICMOS)制程中，双载流子晶体管112及114皆为寄生装置。双载流子晶体管112包括一位于N型阱及P型基板里的P+扩散区，而双载流子晶体管114包括一N型阱、P型基板以及一N+扩散区。
图1B所示的硅控整流器结构110通过双载流子晶体管112或114的集电极-基极突崩溃(avalanche)而触发导通。例如，若NPN双载流子晶体管114先进入突崩溃，则载流子(carrier)会射入NPN双载流子晶体管114的基极，使得晶体管导通。因此，NPN双载流子晶体管114会由PNP双载流子晶体管112的基极，导出电流，因而使其导通，并且为NPN双载流子晶体管114提供一额外的基极驱动。其传导在输入电压降到某个值时便会停止。
图1C是提供给一硅控整流器的一双载流子装置122的截面图，且其使用硅锗(silicon-germanium，SiGe)制程。在此结构中，使用一快速高温氧化(thermal oxidation)制程，在晶圆上(wafer)生长成一薄氧化层，接着使用阻障层掩膜(buried layermask)以及氧化蚀刻开口窗(oxide etch open window)以图案化，使得一离子注入(ion implantation)的N型轻掺杂阻障层124于一P型基板126上形成。一N型阱128形成于阻障层124上，接着，生成一场氧化层(field oxide)130。在N型阱128与阻障层124碰撞(collide)之前，将N型阱128往下导入，用以及时植入一N型集电极/槽(collector/sinker)132，其中，一金属接触洞(metalcontact)134提供N型集电极/槽(collector/sinker)132的电连接。接着，使用一基极掩膜以图案化一P+基极区136，并且形成一金属接触洞138以连接基极区136，基极区136是双载流子装置122的基极。最后将一N+射极区140扩散(diffuse)至基极区136，且通过一金属接触洞142以连接电路的其余部分。可于N型阱128内形成一选择性本地集电极(local collector)144，以用以降低电阻值，增进双载流子装置122的非静电放电防护效益。
在双载流子装置122中仅示有用于一传统NPN硅控整流器的NPN晶体管。但除此之外，也会形成一P型防护环(guard ring)以及一N型防护环(guard ring)以构成一完整的PNPN双载流子硅控整流器结构。虽然，此一具有双载流子装置122的传统硅控整流器结构可用于静电放电防护电路里，但阻障层124以及深N型集电极/槽(collector/sinker)132的低阻抗会使得防护功效不佳。因此，在静电放电事件发生时，需要有较高阻抗的材料以增进静电放电防护效益。
图2A是根据本发明第一实施例的一适用于一双载流子硅控整流器的双载流子装置200的截面图。
双载流子装置200仍包括一离子注入的N型轻掺杂阻障层202于P型基板204上形成。使用快速高温氧化(thermal oxidation)制程，在晶圆上(wafer)生长成一薄氧化层，接着，使用阻障层掩膜(buried layer mask)以图案化此晶圆。形成一N型阱206于阻障层202上，而在N型阱206形成后，形成一场氧化层(fieldoxide)208。比较双载流子装置122以及200，可以发现双载流子装置122中的N型集电极/槽(collector/sinker)132已由双载流子装置200的薄P+材料210所取代，其中，植入的P+材料210作为双载流子装置200的集电极。接着，使用一基极掩膜以图案化一P+基极区212于N型阱206上。再将一N+射极区214扩散(diffuse)至基极区212。金属接触洞216、218以及220分别用以提供连接至基极212、射极214以及集电极210。如同图示，在N型阱206上有一个或者多个介电区208(如场氧化物，field oxides)形成，基极区则形成于两个介电区之间，而集电极区与基极区则通过其介电区的其中之一以分隔开来。在一实施例中，将N+槽置换为P+扩散区的P+区210上PNPN硅控整流器结构的p终端。
在此实施例中，通过将双载流子装置122的N+集电极/槽132置换为P+材料210以构成一PNPN，静电放电电流会流经具较低阻抗材料的阻障层202。
图2B是根据本发明第二实施例的一适用于一双载流子硅控整流器的双载流子装置222的截面图。比较双载流子装置222以及122，可得知双载流子装置222将双载流子装置122的阻障层124以及N型集电极/槽(collector/sinker)132移除。在P型基板226上直接形成一N型阱224，且在N型阱224形成之后，形成一场氧化层(field oxide)228。接着，形成一P+材料230以作为一集电极。使用一基极掩膜以图案化位于N型阱224上的一P+基极区232，接着，将一N+射极234扩散(diffuse)至基极区232。金属接触洞236、238以及240则分别用以提供连接至基极232、射极234以及集电极230。在一实施例中，由N+槽置换为P+扩散区的P+区230以作为PNPN硅控整流器结构的p终端。
通过将双载流子装置122的阻障层124以及N型集电极/槽(collector/sinker)132移除，可以显著地增进静电放电防护效果，这是因为用于N型集电极/槽(collector/sinker)132以及阻障层124的低电阻材料会阻碍硅控整流器的导通。所以，在本发明中，静电放电电流会流经具较高阻抗材料的N型阱224，因此，在静电放电事件发生时，硅控整流器会具有较佳的防护效果。
图2C是根据本发明第三实施例的一适用于一双载流子硅控整流器的双载流子装置242的截面图。除了在双载流子装置242的N型阱224里具有一非必须的本地集电极(optional local collector)244外，双载流子装置242与图2B的双载流子装置222几乎相同。双载流子装置122的阻障层124以及N型集电极/槽(collector/sinker)132皆被移除以提供较佳的硅控整流器的静电放电防护效应。本地集电极244由双载流子装置制程所形成，以降低电阻，使得双载流子装置242具较佳的静电放电防护效果。而双载流子装置242的静电放电防护效果与双载流子装置222相似。
图3是根据本发明各种实施例的静电放电防护电路在静电放电人体模式(Body Model)下的比较图300。使用双载流子装置200、222以及242的硅控整流器结构的静电放电防护效果分别由曲线302、304以及306代表。
很明显地，曲线302的静电放电防护效益较曲线304及306的静电放电防护效益差。参照图1C及图3，可以得知由于阻障层124是一高掺杂浓度层，而N型集电极/槽(collector/sinker)132则深入N型阱128，因此提供了很小的电阻。另外两条曲线的静电放电防护效果相似且较曲线302的静电放电防护效果佳。由图3可以得知，此三种实施方式的触发电压(trigger voltage)会一直增加直到电流增加至某一值时，以将硅控整流器触发。在本例中，曲线302，304，306的触发电流(trigger current)电流分别为0.2A，2.8A，2.6A。因此，曲线304及306皆较曲线302具有较佳的静电放电防护效果。
图4A～4B是制造根据本发明第三实施例的双载流子装置242的部分流程图。结合图4A以及图4B可构成完整的处理流程，包括有步骤400、402、404、406以及408，以用以制造双载流子装置242。
在步骤400中，一N型阱410直接形成于P型基板412上，其间不含有阻障层，因为N型阱410提供较高的电阻，所以硅控整流器具较佳的效果。接着在步骤402中，在N型阱410形成之后，将晶圆氧化且涂布光刻胶(photoresist)，并使用绝缘掩膜(isolationmask)图案化晶圆以形成场氧化层414。在场氧化物414层之间，具有绝缘窗(isolation window)，因此，在之后的处理中，可以有进一步的植入处理至N型阱410里。
在步骤404中，将一非N型集电极/槽(collector/sinker)的薄P+材料416于在场氧化物414之间，植入N型阱410。通过N型阱410的较高电阻，可以增进硅控整流器的效益。在植入P+材料416之后，于步骤406中，可使用一基极掩膜以图案化一P+基极区418。P+基极区418覆盖一部分的场氧化物层414以增进表面掺杂以及厚场界限(thick field threshold)。在基极区418形成之后，可在N型阱410里形成一选择性本地集电极420，以降低电阻，增进双载流子装置的一般效益。在本发明的实施例中，在N型注入中使用磷(phosphorus)。此外，使用本地集电极对于静电放电防护上并无任何影响。
最后，在步骤408中，将一N+射极区422扩散入基极区418。而在N+射极区422形成后，将金属接触洞424、426以及428于基极区418、射极区422以及集电极416上形成，以提供连接。
本发明提供一用于静电放电防护的双载流子硅控整流器的系统及其形成方法。通过将阻障层移除以及将深集电极/槽置换为一P+接面，可使得硅控整流器具较佳的静电放电防护效益。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
100：硅控整流器
102：NPN晶体管
104：接合垫
106：N型防护环
108：P型防护环
110：硅控整流器
112：PNP晶体管
114：NPN晶体管
116：接合垫
118、120：电阻
122：双载流子晶体管
124：阻障层
126：P型基板
128：N型阱
130：场氧化层
132：N型集电极/槽
134、138、142：金属接触洞
136：P+基极区
140：N+射极区
144：本地集电极
200：双载流子晶体管
202：阻障层
204：P型基板
206：N型阱
208：场氧化层
210：P+集电极
212：P+基极区
214：N+射极区
216、218、220：金属接触洞
222：双载流子晶体管
226：P型基板
224：N型阱
228：场氧化层
230：P+集电极
232：P+基极区
234：N+射极区
236、238、240：金属接触洞
242：双载流子晶体管
224：N型阱
244：本地集电极
400、402、404、406、408：步骤
412：P型基板
410：N型阱
414：场氧化层
416：P+集电极
418：P+基极区
420：本地集电极
422：N+射极区
424、426、428：金属接触洞
Claims (14)
1.一种双载流子硅控整流器电路，用于静电放电防护，其特征在于，该双载流子硅控整流器电路包括：
一N型阱，形成于一半导体基板上；
一P+集电极区，直接形成与该N型阱接触；
一基极区，形成于该N型阱上，且与该集电极区分隔；以及
一射极区，形成于该基极区上方；
其中，当一静电放电事件发生时，该N型阱及该P+集电极区提供一高阻抗路径，以导通该双载流子硅控整流器电路。
2.根据权利要求1所述的双载流子硅控整流器电路，其特征在于，更包括一第一介电区以及一第二介电区，形成于该N型阱上，其中，该基极区位于该第一以及第二介电区之间，且该集电极区通过该第一介电区或者该第二介电区与该基极区分隔开。
3.根据权利要求2所述的双载流子硅控整流器电路，其特征在于，该基极区形成于至少该第一以及该第二介电区的一部分上。
4.根据权利要求2所述的双载流子硅控整流器电路，其特征在于，更包括一阻障层，形成于该N型阱以及该半导体基板之间。
5.根据权利要求4所述的双载流子硅控整流器电路，其特征在于，该阻障层为N型且轻掺杂。
6.根据权利要求2所述的双载流子硅控整流器电路，其特征在于，更包括一本地集电极，置于该基极区之下。
7.根据权利要求1所述的双载流子硅控整流器电路，其特征在于，该基极区是以P+材料制成。
8.根据权利要求1所述的双载流子硅控整流器电路，其特征在于，该射极区是以N+材料制成。
9.根据权利要求1所述的双载流子硅控整流器电路，其特征在于，更包括一P型防护环以及一N型防护环。
10.根据权利要求1所述的双载流子硅控整流器电路，其特征在于，该P+集电极区是PNPN结构的第一终端。
11.一种形成一双载流子硅控整流器电路的方法，用于静电放电防护，其特征在于，该形成一双载流子硅控整流器电路的方法包括：
形成一N型阱于一半导体基板上；
形成一第一以及一第二介电区于该N型阱上；
形成一P+集电极区，直接与该N型阱接触；
形成一基极区于该第一以及该第二介电区之间，且通过该介电区的任一个与该P+集电极区分隔开；
形成一N+射极区于该基极区的一部分上；以及
形成一P型防护环以及一N型防护环围绕该硅控整流器；
其中，该基极区、该射极区以及该集电极区是一双载流子装置的三个端点，以及当一静电放电事件发生时，该P+集电极区以及该N型阱提供一高阻抗路径，以导通该双载流子装置。
12.根据权利要求11所述的形成一双载流子硅控整流器电路的方法，其特征在于，更包括形成一阻障层于该N型阱以及该半导体基板之间。
13.根据权利要求11所述的形成一双载流子硅控整流器电路的方法，其特征在于，更包括形成一本地集电极于该N型阱内及该基极区之下，用以提供一低电阻值，以改善硅控整流器的非静电放电效率。
14.根据权利要求11所述的形成一双载流子硅控整流器电路的方法，其特征在于，更包括形成一个或多个金属接触洞，与该基极区、该射极区以及该集电极区连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/065,848 | 2005-02-25 | ||
| US11/065,848 US7309905B2 (en) | 2005-02-25 | 2005-02-25 | Bipolar-based SCR for electrostatic discharge protection |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1825623A true CN1825623A (zh) | 2006-08-30 |
| CN100421261C CN100421261C (zh) | 2008-09-24 |
Family
ID=36931295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101365738A Expired - Fee Related CN100421261C (zh) | 2005-02-25 | 2005-12-30 | 双载流子硅控整流器电路以及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7309905B2 (zh) |
| CN (1) | CN100421261C (zh) |
| TW (1) | TWI267124B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378070A (zh) * | 2012-04-16 | 2013-10-30 | 富士电机株式会社 | 半导体器件 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7238969B2 (en) * | 2005-06-14 | 2007-07-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor layout structure for ESD protection circuits |
| US7672101B2 (en) * | 2007-09-10 | 2010-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit and method |
| CN102893398B (zh) | 2010-05-18 | 2016-01-20 | 飞思卡尔半导体公司 | 集成电路、电子器件及其esd保护 |
| US9633993B1 (en) | 2016-04-01 | 2017-04-25 | Texas Instruments Incorporated | Bipolar SCR |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1293308B (de) * | 1966-01-21 | 1969-04-24 | Siemens Ag | Transistoranordnung zur Strombegrenzung |
| US5747834A (en) * | 1995-09-29 | 1998-05-05 | Texas Instruments Inc | Adjustable Bipolar SCR holding voltage for ESD protection circuits in high speed Bipolar/BiCMOS circuits |
| TW423160B (en) * | 1997-04-03 | 2001-02-21 | Winbond Electronics Corp | Lateral silicon controlled rectifier for electrostatic discharge protection |
| US6850397B2 (en) * | 2000-11-06 | 2005-02-01 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device for power supply lines with powerdown mode of operation |
| US6770918B2 (en) * | 2001-09-11 | 2004-08-03 | Sarnoff Corporation | Electrostatic discharge protection silicon controlled rectifier (ESD-SCR) for silicon germanium technologies |
| CN1209816C (zh) * | 2002-02-09 | 2005-07-06 | 台湾积体电路制造股份有限公司 | 一种静电放电防护组件及静电放电防护电路 |
| CN1212670C (zh) * | 2002-06-21 | 2005-07-27 | 旺宏电子股份有限公司 | 具有防护环控制电路的硅控整流器 |
| US6690069B1 (en) * | 2002-08-02 | 2004-02-10 | National Semiconductor Corp | Low voltage complement ESD protection structures |
| TW546743B (en) * | 2002-10-07 | 2003-08-11 | Taiwan Semiconductor Mfg | Silicon controlled rectifier for SiGe processing and the manufacturing method thereof |
-
2005
- 2005-02-25 US US11/065,848 patent/US7309905B2/en not_active Expired - Fee Related
- 2005-11-28 TW TW094141726A patent/TWI267124B/zh not_active IP Right Cessation
- 2005-12-30 CN CNB2005101365738A patent/CN100421261C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378070A (zh) * | 2012-04-16 | 2013-10-30 | 富士电机株式会社 | 半导体器件 |
| CN103378070B (zh) * | 2012-04-16 | 2016-04-13 | 富士电机株式会社 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200631069A (en) | 2006-09-01 |
| US7309905B2 (en) | 2007-12-18 |
| US20060192251A1 (en) | 2006-08-31 |
| TWI267124B (en) | 2006-11-21 |
| CN100421261C (zh) | 2008-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100342535C (zh) | 用于芯片上静电放电保护的具有深n型阱的有效开启双极结构 | |
| CN1212672C (zh) | 高衬底触发效应的静电放电保护元件结构及其应用电路 | |
| US7800128B2 (en) | Semiconductor ESD device and method of making same | |
| CN1181548C (zh) | 半导体集成电路 | |
| CN1630078A (zh) | 半导体器件 | |
| CN1913148A (zh) | 静电放电防护架构以及半导体晶片 | |
| US20160079750A1 (en) | Esd protection circuit with plural avalanche diodes | |
| CN1581505A (zh) | 减少漏损的半导体二极管 | |
| CN1913174A (zh) | 半导体装置及高压p型金属氧化物半导体装置 | |
| CN1132936A (zh) | 静电放电防护电路 | |
| CN1741269A (zh) | 使用三重阱结构的基底触发的静电保护电路 | |
| US8703547B2 (en) | Thyristor comprising a special doped region characterized by an LDD region and a halo implant | |
| CN101064305A (zh) | 半导体装置及其制造方法 | |
| CN110649016A (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| CN1614778A (zh) | 具有保护电路的半导体器件 | |
| US20190109128A1 (en) | Series connected esd protection circuit | |
| CN1482680A (zh) | 硅-锗技术的静电放电保护硅控整流器 | |
| CN1825623A (zh) | 双载流子硅控整流器电路以及其形成方法 | |
| CN102569292B (zh) | 具有可调节设计窗口的esd保护器件 | |
| CN1303696C (zh) | Ac性能改进的高电压npn双极型器件的生产方法 | |
| CN1293630C (zh) | 保护电路 | |
| US7023029B1 (en) | Complementary vertical SCRs for SOI and triple well processes | |
| CN108766964B (zh) | Ldmos静电保护器件 | |
| CN1253945C (zh) | 半导体器件及其制造方法 | |
| CN1538519A (zh) | 具有保护内部电路的保护电路的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080924 |