DE102012209284B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102012209284B4
DE102012209284B4 DE102012209284.6A DE102012209284A DE102012209284B4 DE 102012209284 B4 DE102012209284 B4 DE 102012209284B4 DE 102012209284 A DE102012209284 A DE 102012209284A DE 102012209284 B4 DE102012209284 B4 DE 102012209284B4
Authority
DE
Germany
Prior art keywords
node
semiconductor device
diode
snubber
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012209284.6A
Other languages
English (en)
Other versions
DE102012209284A1 (de
Inventor
Shinsuke GODO
Atsunobu Kawamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012209284A1 publication Critical patent/DE102012209284A1/de
Application granted granted Critical
Publication of DE102012209284B4 publication Critical patent/DE102012209284B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/344—Active dissipative snubbers

Abstract

Halbleitervorrichtung mit einem Parallelverbindungsaufbau (1), bei dem ein Hauptschaltelement (1a) und eine erste Diode (1b) parallel zwischen einen ersten Knoten (71) und einen zweiten Knoten (72) geschaltet sind, einem ersten Snubberglied (SD1) mit einem Klemmpegel, der die Durchbruchspannung des Hauptschaltelements (1a) nicht überschreitet, einem zweiten Snubberglied (SD2) mit einem Klemmpegel, der größer gleich der Ausgangsspannung eines Leistungsversorgungsabschnitts (54) zum Liefern elektrischer Leistung an eine Treiberschaltung (53) zum Treiben des Hauptschaltelements (1a) ist, und eine zweite Diode (24), wobei ein Anschluss des ersten Snubberglieds (SD1) über den ersten Knoten (71) mit einem Ende des Parallelverbindungsaufbaus (1) verbunden ist, das entgegengesetzte Ende des ersten Snubberglieds (SD1) über einen dritten Knoten (73) mit einem Anschluss des zweiten Snubberglieds (SD2) verbunden ist, das entgegengesetzte Ende des zweiten Snubberglieds (SD2) über den zweiten Knoten (72) mit dem entgegengesetzten Ende des Parallelverbindungsaufbaus (1) verbunden ist, elektrische Leistung über den zweiten Knoten (72) und den dritten Knoten (73) zu dem Leistungsversorgungsabschnitt (54) zurückgeführt wird, und die zweite Diode (24) zwischen dem dritten Knoten (73) und dem Leistungsversorgungsabschnitt (54) angeordnet ist, wobei die Vorwärtsrichtung der zweiten Diode (24) einer Richtung von dem dritten Knoten (73) zu dem Leistungsversorgungsabschnitt (54) entspricht.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die eine Stoßspannung unterdrückt.
  • In einem Halbleiterwechselrichtermodul (Wechselrichterschaltung) oder einer Chopperschaltung, die ein Schaltelement mit hoher Schaltgeschwindigkeit wie z. B. einen IGBT verwendet, bewirkt das Ausschalten des Schaltelements eine schnelle Stromänderung. Demzufolge wird eine hohe Spannung (Ausschaltstoßspannung) als Reaktion auf die schwebende Induktivität einer Hauptschaltung erzeugt. Auch bei Vorhandensein einer Freilaufdiode (Erholungsdiode) wird noch eine hohe Spannung (Erholungsstoßspannung) auf der Grundlage desselben Prinzips erzeugt, wenn die Freilaufdiode ausgeschaltet wird.
  • Um den sicheren Betriebsbereich (SOA, Safe Operating Area) eines Schaltelements zu bewahren, ist in einer Stromrichterschaltung, die eine Stromrichterbrücke oder eine Chopperschaltung enthält, ein Snubberglied bereitgestellt zum Reduzieren einer Stoßspannung, die während des Ausschaltens erzeugt wird. Ein solches Snubberglied ist beispielsweise in JP 4323073 B2 offenbart.
  • JP 2002 208 850 A offenbart eine Halbleiterschaltvorrichtung, bei der jeweils eine Serienschaltung aus einer Diode und einem Kondensator mit beiden Enden eines Halbleiterschaltelements verbunden ist, wobei mehrere dieser Halbleiterschaltelemente in Serie geschaltet sind. An beiden Enden des Kondensators ist eine nichtlineare Schaltung parallel angeschlossen, die Strom erzeugt, wenn eine Spannung eine Klemmspannung überschreitet. Die Klemmspannung ist so eingestellt, dass sie einen minimalen erforderlichen Spielraum gegenüber einem Spannungsanteil des jeweiligen Halbleiterschaltelements aufweist. Der Spannungsanteil entspricht einer Stromversorgungsspannung, die bei einem Unfall zunimmt.
  • JP H08 037 775 A offenbart eine Umwandlungsvorrichtung mit einer Regenerativdiode und einem bidirektionalen Wandler. Ein Ende einer Gatetreiber-Stromversorgung ist mit einer Kathode eines Schaltelements verbunden. Eine Anode der Regenerativdiode ist mit einem anderen Ende der Gatetreiber-Stromversorgung verbunden und eine Kathode der Regenerativdiode ist mit einem Ende eines Snubberkondensators verbunden. Der bidirektionalen Wandler führt Lieferung und Zurücklieferung einer elektrischen Leistung zwischen einer Gleichstromversorgung und der Gatetreiber-Stromversorgung durch, so dass eine Spannung der Gatetreiber-Stromversorgung innerhalb eines bestimmten Bereichs bleibt.
  • Bei einer herkömmlichen Halbleitervorrichtung mit einem Snubberglied wandelt das Snubberglied einer Stoßspannung in Joulesche Wärme um und leitet die Wärme ab. Anders ausgedrückt wird ein Teil der zugeführten elektrischen Energie nutzlos verschwendet, was im Hinblick auf ein Energiesparen als unerwünscht angesehen wird.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Technik bereitzustellen, die eine wirkungsvolle Verwendung der Energie einer Stoßspannung ermöglicht.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
  • Bei der Halbleitervorrichtung gemäß der vorliegenden Erfindung wird über den zweiten Knoten und den dritten Knoten elektrische Leistung zu dem Leistungsversorgungsabschnitt zurückgeführt. Während eine Stoßspannung in einem herkömmlichen Beispiel nutzlos verbraucht wird, ist der Leistungsversorgungsabschnitt in der Lage, einen Teil der Stoßspannung als elektrische Leistung zu verwenden, die beim nächsten Mal der Treiberschaltung zuzuführen ist. Somit kann die Energie der Stoßspannung zur Verwirklichung eines Energiesparens wirkungsvoll genutzt werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
  • 1 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt.
  • 2 ist eine Draufsicht, die den Aufbau der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
  • 3 ist eine Schnittansicht, die den Aufbau eines ersten und zweiten Snubberglieds gemäß der ersten Ausführungsform zeigt.
  • 4 ist eine Draufsicht, die den Aufbau des zweiten Snubberglieds gemäß der ersten Ausführungsform zeigt.
  • 5 ist ein Diagramm, das den Betrieb der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt.
  • 6 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt.
  • 7 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt.
  • 8 ist eine Draufsicht, die den Aufbau der Halbleitervorrichtung gemäß der dritten Ausführungsform zeigt.
  • 9 ist eine Draufsicht, die den Aufbau eines zweiten Snubberglieds gemäß der dritten Ausführungsform zeigt.
  • 10 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt.
  • 11 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigt.
  • 12 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform zeigt.
  • 13 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer siebten Ausführungsform zeigt.
  • 14 ist ein Schaltbild, das einen anderen Aufbau der Halbleitervorrichtung gemäß der siebten Ausführungsform zeigt.
  • 15 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer achten Ausführungsform zeigt.
  • 16 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer neunten Ausführungsform zeigt.
  • 17 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform zeigt.
  • 1 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Wie in 1 gezeigt, enthält die Halbleitervorrichtung eine Halbleitereinheit 51, die durch gestrichelte Linien umgeben ist, eine Treiberschaltung 53 zum Treiben der Halbleitereinheit 51 basierend auf einer Steuerung durch einen Controller 52, eine Leistungsversorgung 54 zum Liefern einer DC-Spannung (elektrischen Leistung) an die Treiberschaltung 53 und einen Lastabschnitt 55, der mit der Halbleitereinheit 51 verbunden ist.
  • Die in 1 gezeigte Halbleitereinheit 51 enthält einen Parallelverbindungsaufbau 1, in dem ein IGBT 1a (Insulated Gate Bipolar Transistor, Bipolartransistor mit isoliertem Gate) als Hauptschaltelement und eine Erholungsdiode 1b als erste Diode parallel zwischen einen ersten und einen zweiten Knoten 71 und 72 geschaltet sind, sowie ein erstes und ein zweites Snubberglied SD1 und SD2. Der IGBT 1a ist als Hauptschaltelement gezeigt, aber es ist nicht beabsichtigt, dass die vorliegende Erfindung darauf eingeschränkt ist. Anstelle des IGBT 1a können auch ein MOSFET oder ein Leistungstransistor als Hauptschaltelement verwendet werden. Die Halbleitereinehit 51 enthält eine Mehrzahl von Anschlüssen Q1C, Q1G, Q1SE, SDP und Q1E (die gemeinsam als ”Mehrzahl von Anschlüssen einschließlich Q1C” bezeichnet werden können), die aus einem Leitrahmen bestehen, der beispielsweise aus Kupfer ist.
  • 2 ist eine Draufsicht, die den Aufbau der Halbleitereinheit 51 der ersten Ausführungsform zeigt. Wie in 2 gezeigt, sind der IGBT 1a, die Erholungsdiode 1b und das erste und zweite Snubberglied SD1 und SD2 über Verbindungsdrähte 61 (wie z. B. Aluminiumdrähte) in geeigneter Weise miteinander verbunden. Weiter sind der IGBT 1a, die Erholungsdiode 1b und das erste und zweite Snubberglied SD1 und SD2 zusammen mit der Mehrzahl von Anschlüssen einschließlich Q1C in einer Harzform 62 gepackt, während Abschnitte der Anschlüsse einschließlich Q1C frei liegen.
  • Bei der Halbleitereinheit 51 mit dem oben genannten Aufbau sind das erste und zweite Snubberglied SD1 und SD2 in der Lage, eine während des Ausschaltens des IGBT 1a erzeugte Ausschaltstoßspannung zu verringern, und sie sind in der Lage, eine während des Ausschaltens der Erholungsdiode 1b erzeugte Erholungsstoßspannung zu verringern. Weiter ist die erste Ausführungsform in der Lage, einen wirkungsvollen Gebrauch von diesen Stoßspannungen zu machen, was es ermöglicht, ein Energiesparen zu verwirklichen, wie es später detaillierter beschrieben wird.
  • Mit Bezug zurück auf 1 ist die Treiberschaltung 53 über den Anschluss Q1G mit dem Gateanschluss des IGBT verbunden. Die Treiberschaltung 53 ist auch über den Anschluss Q1SE mit einem Stromerfassungsemitteranschluss des IGBT 1a verbunden, um einen Strom zu überwachen, der in dem Stromerfassungsemitteranschluss fließt. Die in der oben beschriebenen Weise angeschlossene Treiberschaltung 53 steuert die Gatespannung des IGBT 1a basierend auf einem Ergebnis der Überwachung dieses Emitteranschlusses sowie auf der Steuerung durch den Controller 52. Genauer gesagt, ist die Treiberschaltung 53 aufgebaut zum Steuern des Ein- und Ausschaltens des IGBT 1a. Noch genauer gesagt steuert die Treiberschaltung 53, wenn ein anormaler Betrieb des Stromerfassungsemitteranschlusses des IGBT 1a wie z. B. ein Überstrom erfasst wird, das Ein- und Ausschalten des IGBT 1a, um den IGBT 1a zu schützen. Das bedeutet, dass die Treiberschaltung 53 nicht nur die Funktion hat, den IGBT 1a zu steuern, sondern auch die Funktion hat, einen Ausfall des IGBT 1a zu verhindern, der durch Wärme bewirkt wird, die aufgrund eines Überstroms und dergleichen erzeugt wird.
  • Der Leistungsversorgungsabschnitt 54 ist ein DC-Spannungswandler wie z. B. ein Sperrumrichter und liefert elektrische Leistung zum Treiben des IGBT 1a an die Treiberschaltung 53. In der ersten Ausführungsform ist der Leistungsversorgungsabschnitt 54 ein Sperrumrichter mit einer Leistungsquelle V1 als unabhängiger DC-Spannungsquelle, die in der Lage ist, eine beliebige Spannung anzulegen, einem Controller 54a, einem MOSFET 54b (Metal Oxide Semiconductor Field Effect Transistor, Metalloxid-Halbleiter-Feldeffekttransistor), einem Spannungswandler 54c, einer Gleichrichterdiode 54d zum Umwandeln einer von dem Spannungswandler 54c ausgegebenen AC-Spannung in eine DC-Spannung und einen Glättungskondensator C1 zum Glätten der von der Gleichrichterdiode 54d gewonnenen DC-Spannung.
  • Der Controller 54a empfängt eine Spannung, die in dem Glättungskondensator C1 geladen ist. Der Controller 54a steuert die elektrische Leistung, die von der Leistungsquelle V1 zu dem Spannungsumwandler 54c geliefert werden soll, basierend auf der Größe dieser Spannung. Eine tatsächliche Situation ist so, dass die Spannung von dem Glättungskondensator C1, damit die Leistungsquelle V1 als unabhängige Leistungsquelle wirken kann, über einen Fotokoppler oder einen Isolationsverstärker zu dem Controller 54a zurückgeführt wird. Um den Aufbau der Halbleitervorrichtung einfach darzustellen, ist die Spannung von dem Glättungskondensator C1 jedoch als direkt zu dem Controller 54a zurückgeführt gezeigt.
  • Der Lastabschnitt 55 ist über den Anschluss Q1C mit der Halbleitereinheit 51 verbunden. In der ersten Ausführungsform wird angenommen, dass der Lastabschnitt 55 eine induktive Last ist, da eine induktive Last eine im Allgemeinen in vielen Fällen verwendete Last ist. Eine induktive Last ist jedoch nicht das einzige Beispiel für den Lastabschnitt 55, sondern der Lastabschnitt 55 kann auch eine kapazitive Last oder eine resistive Last sein.
  • Der obige Aufbau der Halbleitereinheit 51 wird unten detaillierter beschrieben.
  • Wie in 1 gezeigt ist der Kollektoranschluss des IGBT 1a über den ersten Knoten 71 mit dem Kathodenanschluss der Erholungsdiode 1b verbunden, und der Emitteranschluss des IGBT 1a ist über den zweiten Knoten 72 mit dem Anodenanschluss der Erholungsdiode 1d verbunden. Somit entspricht eine Richtung von dem zweiten Knoten 72 zu dem ersten Knoten 71 einer Vorwärtsrichtung der Erholungsdiode 1b.
  • Ein Anschluss des ersten Snubberglieds SD1, das in 1 durch eine gestrichelte Linie angedeutet ist, ist über den ersten Knoten 71 mit einem Ende des Parallelverbindungsaufbaus 1 verbunden. Der entgegengesetzte Anschluss des ersten Snubberglieds SD1 ist über einen dritten Knoten 73 mit einem Anschluss des zweiten Snubberglieds SD2 verbunden, das in 1 durch gestrichelte Linien angedeutet ist. Der entgegengesetzte Anschluss des zweiten Snubberglieds SD2 ist über den zweiten Knoten 72 mit dem entgegengesetzten Ende des Parallelverbindungsaufbaus 1 verbunden. Die Anschlüsse Q1C und Q1E sind jeweils mit dem ersten und zweiten Knoten 71 und 72 verbunden. Der Anschluss SDP ist über das zweite Snubberglied SD2 mit dem dritten Knoten 73 verbunden.
  • Die Aufbauten des ersten und zweiten Snubberglieds SD1 und SD2 sind unten detaillierter beschrieben.
  • Das erste Snubberglied SD1 enthält einen MOSFET 11, eine Mehrzahl von Zenerdioden 12 und einen Polysiliziumwiderstand 13 als ersten Widerstand. Das ist jedoch nicht der einzige Aufbau des ersten Snubberglieds SD1. Der Aufbau des ersten Snubberglieds SD1 kann auch so sein, dass ein IGBT den Platz des MOSFET 11 einnimmt.
  • Das erste Snubberglied SD1 besteht aus einem Material mit großer Bandlücke wie z. B. SiC. Auch der MOSFET 11 besteht aus einem Material mit großer Bandlücke.
  • Der MOSFET 11 hat einen Drainanschluss an einem Anschluss des ersten Snubberglieds SD1 näher an dem ersten Knoten 71 und einen Sourceanschluss an dem entgegengesetzten Anschluss des ersten Snubberglieds SD1 näher an dem dritten Knoten 73. Die Zenerdioden 12 sind zwischen dem Drain- und Gateanschluss des MOSFET 11 gebildet, und der Polysiliziumwiderstand 13 ist zwischen dem Source- und Gateanschluss des MOSFET 11 angeordnet.
  • In dem ersten Snubberglied SD1 mit dem oben beschriebenen Aufbau tritt an den Zenerdioden 12 ein Ausbeutephänomen auf, wenn eine Spannung an dem ersten Knoten 71 eine feste Spannung überschreitet, was bewirkt, dass ein Strom in dem Polysiliziumwiderstand 13 fließt. Das führt dazu, dass eine Spannung zwischen dem Gate- und Sourceanschluss des MOSFET 11 erzeugt wird zum Einschalten des MOSFET 11. Das klemmt die Spannung an dem ersten Knoten 71, da diese Spannung nicht in der Lage ist, die oben beschriebene feste Spannung (Klemmpegel) zu überschreiten. Genauer gesagt klemmt das erste Snubberglied SD1 aktiv die Spannung an dem ersten Knoten 71.
  • Die elektrischen Kennwerte des MOSFET 11, der Zenerdioden 12 und des Polysiliziumwiderstands 13 sind so festgelegt, dass das erste Snubberglied SD1 einen Klemmpegel (z. B. 700 V) hat, der größer gleich der Ausgangsspannung des Leistungsversorgungsabschnitts 54 ist und der die Durchbruchspannung des IGBT 1a nicht überschreitet.
  • Als nächstes wird der Aufbau des zweiten Snubberglieds SD2 beschrieben. Das zweite Snubberglied SD2 enthält einen IGBT 21, eine Mehrzahl von Zenerdioden 22, einen Polysiliziumwiderstand 23 und eine Diode 24 als zweite Diode. Dies ist jedoch nicht der einzige Aufbau des zweiten Snubberglieds SD2. Der Aufbau des zweiten Snubberglieds SD2 kann auch so sein, dass ein MOSFET den Platz des IGBT 21 einnimmt. Weiter kann das zweite Snubberglied SD2 aus einem Material mit allgemein verwendeter Bandlücke wie z. B. Si bestehen, oder es kann aus einem Material mit großer Bandlücke wie z. B. SiC bestehen.
  • Der IGBT 21 hat einen Kollektoranschluss an einem Anschluss des zweiten Snubberglieds SD2 näher an dem dritten Knoten 73 und einen Emitteranschluss an dem entgegengesetzten Anschluss des zweiten Snubberglieds SD2 näher an dem zweiten Knoten 72. Die Zenerdioden 22 sind zwischen dem Kollektor- und Gateanschluss des IGBT 21 gebildet, und der Polysiliziumwiderstand 23 ist zwischen dem Emitter- und Gateanschluss des IGBT 21 gebildet. Die Diode 24 ist zwischen dem dritten Knoten 73 und dem Leistungsversorgungsabschnitt 54 (zwischen dem dritten Knoten 73 und dem Anschluss SDP) angeordnet. Eine Richtung von dem dritten Knoten 73 zu dem Leistungsversorgungsabschnitt 54 entspricht der Vorwärtsrichtung der Diode 24.
  • Wie das erste Snubberglied SD1 klemmt das Snubberglied SD2 mit dem obigen Aufbau eine Spannung an dem dritten Knoten 73 auf eine feste Spannung. Die elektrischen Kennwerte des IGBT 21, der Zenerdioden 22, des Polysiliziumwiderstands 23 und der Diode 24 sind so festgelegt, dass das zweite Snubberglied SD2 einen Klemmpegel hat, der größer gleich der Ausgangsspannung des Leistungsversorgungsabschnitts 54 ist. Dabei wird der Klemmpegel des zweiten Snubberglieds SD2 geringfügig höher als die Ausgangsspannung des Leistungsversorgungsabschnitts 54 eingestellt. Wenn z. B. die Ausgangsspannung des Leistungsversorgungsabschnitts 54 15 V beträgt, wird der Klemmpegel des zweiten Snubberglieds SD2 auf 17 V eingestellt.
  • 3 ist eine Schnittansicht, die Beispiele für Aufbauten des ersten und zweiten Snubberglieds SD1 und SD2 zeigen. 4 ist eine Draufsicht, die ein Beispiel für den Aufbau des zweiten Snubberglieds SD2 zeigt.
  • Eine Vorrichtung, die einen Schutzringbereich 31, in dem die Zenerdioden 12 gebildet sind, den MOSFET 11 und den Polysiliziumwiderstand 13 enthält, ist als erstes Snubberglied SD1 in einem Halbleitersubstrat gebildet, das in dem unteren Abschnitt von 3 gezeigt ist (im Folgenden als ”unteres Halbleitersubstrat” beschrieben). Eine Drainelektrode 32 des MOSFET 11 ist an der Unterseite des unteren Halbleitersubstrats angeordnet. Die Source- und Gateelektrode des MOSFET 11 und andere sind an der Oberseite des unteren Halbleitersubstrats angeordnet. Die Drainelektrode 23 des MOSFET 11 ist mit dem Anschluss Q1C verbunden, der aus einem Leitrahmen besteht. Die Sourceelektrode des MOSFET 11 ist über ein leitendes Verbindungsmaterial 36, wie z. B. Lot, mit dem zweiten Snubberglied SD2 verbunden.
  • Eine Vorrichtung mit einem Kanalschnittabschnitt 41, in dem eine in 4 gezeigte SDP-Anschlussfläche SDP_PAD angeordnet ist, einem Schutzringbereich 42, in dem die Zenerdioden 22 angeordnet sind, dem IGBT 21, dem Polysiliziumwiderstand 23, einem Trennbereich 43 und einer CMOS-Schaltung 25 mit einem n-MOSFET 44 und einem P-MOSFET 45 ist als zweites Snubberglied SD2 in einem Halbleitersubstrat gebildet, das in dem oberen Abschnitt von 3 gezeigt ist (im Folgenden als ”oberes Halbelitersubstrat” bezeichnet). Die CMOS-Schaltung 25 ist in Ausführungsformen beschrieben, die der ersten Ausführungsform folgen, und sie ist nicht in der ersten Ausführungsform beschrieben.
  • Eine Kollektorelektrode 46 des IGBT 21 ist an der Unterseite des oberen Halbleitersubstrats angeordnet. Die Emitter- und Gateelektrode des IGBT 21 und andere sind an der Oberseite des oberen Halbleitersubstrats angeordnet. Die Kollektorelektrode 46 des IGBT 21 ist über das leitende Verbindungsmaterial 36 mit der Sourceelektrode des MOSFET 11 verbunden. Die Emitterelektrode des IGBT 21 ist über die in 2 gezeigten Verbindungsdrähte 61 mit dem IGBT 1a und anderen verbunden. Der Kanalschnittabschnitt ist über die in 4 gezeigte SDP-Anschlussfläche SDP_PAD und die in 2 gezeigten Verbindungsdrähte 61, die von dem Kanalschnittabschnitt 41 aus gesehen in dieser Reihenfolge angeordnet sind, mit dem Anschluss SDP verbunden.
  • Die in 1 gezeigte Diode 24 ist als parasitäre Diode des IGBT 21 zwischen der Kollektorelektrode 46 des IGBT 21 und dem Kanalschnittabschnitt (Anschluss SDP) angeordnet, wie es durch eine doppelt strichpunktierte Linie in 3 gezeigt ist.
  • Der MOSFET 11, die Zenerdioden 12 und der Polysiliziumwiderstand 13 sind in demselben Halbleitersubstrat gebildet, um das erste Snubberglied SD1 zu bilden, es ist jedoch nicht beabsichtigt, dass die vorliegende Erfindung darauf eingeschränkt ist. Diese Elemente können als Einzelteile (Einzelelemente) bereitgestellt sein. Das vergrößert eine Vorrichtungsgröße geringfügig, ermöglicht es jedoch, das erste Snubberglied SD1 mit preisgünstigen Elementen zu bilden, was eine Verringerung der Kosten der Gesamtvorrichtung verglichen mit dem Verwenden eines kundenspezifischen Produkts wie z. B. einer integrierten Schaltung ermöglicht. Ebenso können der IGBT 21, die Zenerdioden 22, der Polysiliziumwiderstand 23 und die Diode 24 als Einzelteile (Einzelelemente) in demselben Halbleitersubstrat bereitgestellt sein, um das zweite Snubberglied SD2 zu bilden.
  • Als nächstes wird der Betrieb der Halbleitervorrichtung der ersten Ausführungsform beschrieben.
  • Mit Bezug auf 1 wird, während der IGBT 1a angetrieben wird, eine schnelle Stromänderung erzeugt, wenn der IGBT 1a ausgeschaltet wird. Diese Stromänderung macht es wahrscheinlich, dass als Reaktion auf die schwebende Induktivität einer Hauptschaltung eine hohe Ausschaltstoßspannung an dem ersten Knoten 71 gebildet wird. Ebenso macht es das Ausschalten der Erholungsdiode 1b wahrscheinlich, dass eine Erholungsstoßspannung an dem ersten Knoten 71 erzeugt wird. In beiden Fällen wird eine Spannung an dem ersten Knoten 71 jedoch wie oben beschrieben auf dem Klemmpegel des ersten Snubberglieds SD1 (z. B. 700 V) geklemmt. Weiter macht das Klemmen des ersten Snubberglieds SD1 es wahrscheinlich, dass eine hohe Spannung an dem dritten Knoten 73 erzeugt wird. In diesem Fall wird jedoch eine Spannung an dem dritten Knoten 73 wie oben beschrieben auf dem Klemmpegel des zweiten Snubberglieds SD2 (z. B. 17 V) geklemmt.
  • 5 zeigt eine Wirkung, die durch das aktive Klemmen des ersten und zweiten Snubberglieds SD1 und SD2 erzielt wird. Der oben beschriebene Betrieb des ersten und zweiten Snubberglieds SD1 und SD2 macht es möglich, wie es in 5 gezeigt ist, die Stoßspannung des IGBT 1a und dergleichen, die durch eine doppelt strichpunktierte Linie angegeben ist, auf eine Spannung zu verringern, die durch eine durchgezogene Linie angegeben ist. Somit ist die Halbleitervorrichtung in der Lage, die sicheren Betriebsbereiche (SOA) des IGBT 1a und der Erholungsdiode 1b zu erweitern.
  • Einige herkömmliche Halbleitervorrichtungen weisen eine Snubber-Vorrichtung (Snubberglied) auf. Bei diesen herkömmlichen Halbleitervorrichtungen wird jedoch eine Stoßspannung als Joulesche Wärme in einem dem MOSFET 11 entsprechenden Element verbraucht, so dass sie im Hinblick auf das Energiesparen als unerwünscht angesehen sind.
  • Im Gegensatz dazu wird die elektrische Leistung bei der ersten Ausführungsform über den zweiten und dritten Knoten 72 und 73 (über die Anschlüsse SDP und Q1E) zu dem Leistungsversorgungsbereich 54 zurückgeführt. Genauer gesagt wird eine Spannung an dem dritten Knoten 73 in dem Glättungskondensator C1 geladen, nachdem sie durch die Diode 24 des zweiten Snubberglieds SD2 und den Anschluss SDP hindurch getreten ist. Während bei einem herkömmlichen Beispiel eine Stoßspannung nutzlos verbraucht wird, ist der Leistungsversorgungsabschnitt 54 in der Lage, einen Teil der Stoßspannung als elektrische Leistung zu verwenden, die beim nächsten Mal der Treiberschaltung 53 zugeführt werden soll. Somit kann die Energie der Stoßspannung wirkungsvoll verwendet werden, um ein Energiesparen zu verwirklichen.
  • In dem oben beschriebenen Aufbau ist der Klemmpegel des zweiten Snubberglieds SD2 geringfügig größer gemacht als die Ausgangsspannung des Leistungsversorgungsabschnitts 54. Wenn elektrische Leistung von der Halbleitereinheit 51 direkt zu dem Glättungskondensator C1 zurückgeführt wird, wird somit eine größere Spannung als eine als Ausgangsspannung des Leistungsversorgungsabschnitts 54 entworfene Spannung in den Glättungskondensator C1 geladen. Genauer gesagt wird eine Spannung, die geringfügig höher als die entworfene Spannung ist, der Treiberschaltung 53 in dem oben beschriebenen Aufbau zugeführt, und das führt abhängig von der Treiberschaltung 53 zu einer ungeeigneten Situation.
  • Als Reaktion darauf steuert der Controller 54a die dem Spannungswandler 54c von der Leistungsquelle V1 zuzuführende elektrische Leistung basierend auf einer Spannung, die in dem Glättungskondensator C1 geladen ist. Demzufolge kann die Spannung des Glättungskondensators C1 im Wesentlichen dieselbe sein wie die Spannung, die als Ausgangsspannung des Leistungsversorgungsabschnitts 54 festgelegt ist (z. B. 15 V wie oben beschrieben).
  • Genauer gesagt beendet der Controller 54a, wenn eine Spannung größer gleich der Ausgangsspannung (wie z. B. 15 V) des Leistungsversorgungsabschnitts 54 als Spannung des Glättungskondensators C1 erfasst wird, den Schaltbetrieb des MOSFET 54b. Dann wird die elektrische Leistung des Glättungskondensators C1 durch die Treiberschaltung 53 verbraucht, wobei die Spannung des Glättungskondensators C1 verringert wird. Dabei wird durch die Gleichrichterdiode 54d verhindert, dass Strom von dem Glättungskondensator C1 zu dem Spannungswandler 54c fließt.
  • Wenn eine kleinere Spannung als die Ausgangsspannung des Leistungsversorgungsabschnitts 54 als Spannung des Glättungskondensators C1 erfasst wird, führt der Controller 54a den Schaltbetrieb des MOSFET 54b durch. Dann wird elektrische Leistung von der Halbleitereinheit 51 zurückgeführt zum Erhöhen der Spannung des Glättungskondensators C1.
  • Der oben beschrieben Aufbau macht es möglich, die Spannung des Glättungskondensators C1 auf einer erwünschten Spannung zu halten und vorzugsweise Energie zu verwenden, die in dem Glättungskondensator C1 gespeichert ist.
  • Wenn bei der oben beschriebenen Halbleitervorrichtung die Erholungsdiode 1b in einen leitenden Zustand gebracht wird, wird das Potential des ersten Knotens 71 kleiner als das Potential des zweiten Knotens 72, wodurch die Spannung des Glättungskondensators C1 an den MOSFET 11 angelegt wird. Wenn dabei die Diode 24 nicht bereitgestellt ist, wird eine (nicht gezeigte) Körperdiode des MOSFET 11 in einen leitenden Zustand gebracht, was bewirkt, dass ein Strom von dem Glättungskondensator C1 entlang eines Pfads fließt, der in 1 durch eine Phantomlinie (doppelt strichpunktierte Linie) mit Pfeil angegeben ist. In diesem Fall können elektrische Ladungen von dem Glättungskondensator C1 freigegeben werden.
  • Das Anordnen der Diode 24 zwischen dem dritten Knoten 73 und dem Leistungsversorgungsabschnitt 54 ermöglicht es jedoch, den Stromfluss entlang des mit Pfeil gezeigten Pfads zu verhindern. Somit kann die elektrische Leistung des Glättungskondensators C1 zuverlässig an der Treiberschaltung 53 verwendet werden, was zuverlässig eine wirkungsvolle Verwendung eines Teils der Energie einer Stoßspannung ermöglicht.
  • Auch wenn die Diode 24 als parasitäre Diode des IGBT 21 beschrieben ist, ist dies jedoch nicht das einzige Beispiel der Diode 24, sondern die Diode 24 kann als ein Einzelelement bereitgestellt sein. Das Bereitstellen der Diode 24 als parasitäre Diode des IGBT 21 ermöglicht jedoch eine Größenverringerung der Halbleitervorrichtung.
  • Der oben beschriebene grundlegende Aufbau ist zentral auf den IGBT 1a fokussiert. Dieselbe Wirkung wird jedoch auch durch eine Stromrichterbrücke verwirklicht, die durch Bereitstellen von zwei oder mehreren solcher Aufbauten in Kombination gebildet wird. Genauer gesagt wird dieselbe Wirkung auch in einem angewendeten Mechanismus erzielt, in der der IGBT 1a als Schaltelement einer Einzelphasenbrücke, einer Dreiphasenbrücke, einer Dreipegelstromrichterbrücke und dergleichen verwendet wird.
  • Die Halbleitersubstrate des ersten und zweiten Snubberglieds SD1 und SD2 sind wie in 3 gezeigt durch das leitende Verbindungsmaterial 36 miteinander verbunden, wobei nicht beabsichtigt ist, dass die vorliegende Erfindung darauf eingeschränkt ist. Diese Halbleitersubstrate können durch Aufbringen von Druck miteinander verbunden sein. Außerdem ist die Halbleitereinheit 51 als mit einer Harzform versiegelt dargestellt. Verbindungen zwischen den Elementen und einer Art des Packens sind jedoch nicht auf die oben beschriebenen eingeschränkt, solange sie in einem Schaltungsaufbau verwirklicht sind, der derselbe ist wie der oben beschriebene Schaltungsaufbau.
  • 6 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. Bei der folgenden Beschreibung der Halbleitervorrichtung der zweiten Ausführungsform sind Komponenten, die denen der ersten Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • Der Aufbau der Halbleitervorrichtung der zweiten Ausführungsform wird gebildet durch Hinzufügen eines Widerstands 26 als zweiten Widerstand zu dem Aufbau der Halbleitervorrichtung der ersten Ausführungsform. Der Widerstand 26 ist zwischen der Diode 24 und dem Leistungsversorgungsabschnitt 54 (zwischen der Diode 24 und dem Anschluss SDP) angeordnet. Eine Stoßspannung oder eine geklemmte Spannung hat wie in 5 gezeigt einen steilen Signalverlauf. Somit fließt bei dem Aufbau der ersten Ausführungsform ein welliger Strom in den Glättungskondensator C1, wenn elektrische Leistung zu dem Glättungskondensator C1 zurückgeführt wird, was eine Belastung für den Glättungskondensator C1 ist.
  • Im Gegensatz dazu macht das oben beschriebene Bereitstellen des Widerstands 26 zwischen der Diode 24 und dem Leistungsversorgungsabschnitt 54 die Zeitkonstante des Glättungskondensators C1 größer als bei der ersten Ausführungsform. Das verhindert das Fließen eines welligen Stroms zu dem Glättungskondensator C1 und unterdrückt die Erzeugung von Wärme in dem Glättungskondensator C1, was es ermöglicht, die Lebensdauer des Glättungskondensators C1 zu erhöhen. Auch der Störungspegel der Spannung des Glättungskondensators C1 kann verringert werden, was einen stabilisierten Schaltungsbetrieb ermöglicht.
  • 7 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. 8 ist eine Draufsicht, die den Aufbau der Halbleitereinheit 51 der dritten Ausführungsform zeigt. 9 ist eine Draufsicht, die ein Beispiel für den Aufbau des zweiten Snubberglieds SD2 zeigt. In der folgenden Beschreibung der Halbleitervorrichtung der dritten Ausführungsform sind Komponenten, die denen der zweiten Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • Der Aufbau der Halbleitervorrichtung der dritten Ausführungsform ist gebildet durch Hinzufügen einer CMOS-Schaltung 25 zu dem Aufbau der Halbleitervorrichtung der zweiten Ausführungsform. Die CMOS-Schaltung 25 wird in der ersten Ausführungsform kurz mit Bezug auf 3 beschrieben. Die CMOS-Schaltung 25 ist in dem oberen Halbleitersubstrat gebildet, in dem das zweite Snubberglied SD2 gebildet ist, was bedeutet, dass sie in demselben Substrat gebildet ist wie der IGBT 21. Somit ist die CMOS-Schaltung 25 in der Lage, die Temperatur des IGBT 21 zu überwachen. Das obere Halbleitersubstrat, in dem die CMOS-Schaltung 25 gebildet ist, ist über das leitende Verbindungsmaterial 36 mit dem unteren Halbleitersubstrat verbunden, in dem der MOSFET 11 gebildet ist. Das liefert eine vergleichsweise gute Wärmekopplung zwischen der CMOS-Schaltung 25 und dem MOSFET 11, so dass die CMOS-Schaltung 25 auch in der Lage ist, die Temperatur des MOSFET 11 zu überwachen.
  • Mit Bezug zurück auf 7 ist die CMOS-Schaltung 25 zwischen der Diode 24 und dem zweiten Knoten 72 angeordnet, ohne dass der Widerstand 26 dazwischen liegt, und ein Teil der elektrischen Leistung, die zu dem Leistungsversorgungsabschnitt 54 zurückgeführt werden soll, wird der CMOS-Schaltung 25 zugeführt. Die CMOS-Schaltung 25 verwendet die ihr zugeführte elektrische Leistung als Leistungsquelle zum Verwirklichen verschiedener Vorgänge einschließlich des Überwachens der Temperaturen des MOSFET 11 und des IGBT 21 und einer später beschriebenen Signalverarbeitung. Wie in 7 und 8 gezeigt, ist der Aufbau der Halbleitereinheit 51 der dritten Ausführungsform gebildet durch Hinzufügen eines Anschlusses SDinfo zu dem Aufbau der Halbleitereinheit 51 der ersten Ausführungsform.
  • Die CMOS-Schaltung 25 überwacht die jeweiligen Temperaturen der Snubberglieder SD1 und SD2, d. h. die jeweiligen Temperaturen des MOSFET 11 und des IGBT 21, und erzeugt ein Steuersignal zum Steuern des IGBT 1a basierend auf dem Ergebnis der Überwachung. Dann gibt die CMOS-Schaltung 25 das Steuersignal an den Controller 52 aus, indem sie das Steuersignal durch eine in 9 gezeigte SDinfo-Anschlussfläche SDinfo_PAD und den Anschluss SDinfo in dieser Reihenfolge hindurchtreten lässt. Wenn die Temperaturen des MOSFET 11 und des IGBT 21 ihre Schwellen überschreiten, bestimmt die CMOS-Schaltung 25 beispielsweise, dass ihre Temperaturen nicht normal sind. Dann gibt die CMOS-Schaltung 25 ein Steuersignal zum Verringern der Temperaturen an den Controller 52. Das Steuersignal kann ein durch einen Booleschen Wert angegebenes Signal, ein Analogsignal oder ein Digitalsignal sein.
  • Beim Empfangen des genannten Steuersignals steuert der Controller 52 das Treiben des IGBT über die Treiberschaltung 53. Beispielsweise wechselt der Controller 52, wenn er ein Steuersignal zum Verringern der Temperaturen von der CMOS-Schaltung 25 enthält, in einen Steuermodus, in dem der IGBT 1a gesteuert wird zum Unterdrücken eines Schaltverlusts, beispielsweise durch Verringern seiner Trägerfrequenz. Demzufolge wird die Erzeugung von Wärme in dem MOSFET 11 und in dem IGBT 21 verringert.
  • In der Halbleitervorrichtung der dritten Ausführungsform steuert die CMOS-Schaltung 25 den IGBT 1a basierend auf der Überwachung der Temperaturen des MOSFET 11 und des IGBT 21. Das macht es möglich, die Ausfallwahrscheinlichkeit der Halbleitervorrichtung aufgrund von Wärmeerzeugung zu verringern, und weiter wird eine solche Wirkung erzielt, ohne Zufuhr einer speziell gewidmeten elektrischen Leistung von außen zu erfordern.
  • 10 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. Bei der folgenden Beschreibung der Halbleitervorrichtung der vierten Ausführungsform werden Komponenten, die denen der dritten Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und nicht noch einmal beschrieben. Die Halbleitervorrichtung der vierten Ausführungsform ist dieselbe wie die Halbleitervorrichtung der dritten Ausführungsform, außer dass der Widerstand 26 zwischen der Diode 24 und der CMOS-Schaltung 25 angeordnet ist. Die Halbleitervorrichtung der vierten Ausführungsform erzielt dieselbe Wirkung wie diejenige der dritten Ausführungsform. Außerdem kann der Störungspegel, der in der der CMOS-Schaltung 25 zugeführten elektrischen Leistung enthalten ist (Leistungsversorgungsstörungen) verringert sein, was einen stabilisierten Schaltungsbetrieb ermöglicht.
  • 11 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung einer fünften Ausführungsform der vorliegenden Erfindung zeigt. Bei der folgenden Beschreibung der Halbleitervorrichtung der fünften Ausführungsform sind Komponenten, die denen der vierten Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • In der ersten Ausführungsform ist die Treiberschaltung 53 mit dem Stromerfassungsemitteranschluss des IGBT 1a verbunden, so dass die Treiberschaltung 53 nicht nur als Treiberschaltung wirkt, sondern auch als Schutzschaltung. Die Fähigkeit des Stromerfassungsemitteranschlusses des IGBT 1a, einem elektrostatischen Durchbruch zu widerstehen, ist im Allgemeinen gering. Somit sollte der Stromerfassungsemitteranschluss während der Herstellung eines Produkts sorgfältig behandelt werden, um den Stromerfassungsemitteranschluss vor einem elektrostatischen Durchbruch zu schützen.
  • Als Reaktion darauf ist der Stromerfassungsemitteranschluss (Stromerfassungsanschluss) des IGBT 1a in der fünften Ausführungsform mit der CMOS-Schaltung 25 verbunden. Die CMOS-Schaltung 25 überwacht einen Strom, der in dem Stromerfassungsemitteranschluss fließt, und gibt ein Signal aus, das ein Ergebnis der Überwachung anzeigt und das beispielsweise ein Signal ist, das der Treiberschaltung 53 das Auftreten einer Anormalität wie z. B. eines Überstroms anzeigt.
  • Die CMOS-Schaltung 25 erzeugt ein Signal basierend auf einem Strom, der in dem Stromerfassungsemitteranschluss fließt, der eine niedrige Fähigkeit hat, einem elektrostatischen Durchbruch zu widerstehen. Genauer gesagt ist die CMOS-Schaltung 25 in einen Pfad zu dem Stromerfassungsemitteranschluss eingefügt, der eine geringe Fähigkeit hat, einem elektrostatischen Durchbruch zu widerstehen, wodurch die Leistungsfähigkeit des Schutzes des IGBT 1a verbessert wird. Demzufolge werden die Fähigkeiten, einer Impedanzumwandlung und einer Spitze zu widerstehen, erhöht, was es ermöglicht, eine Halbleitervorrichtung hoher Zuverlässigkeit zu verwirklichen.
  • Die Treiberschaltung 53 steuert den Betrieb des IGBT 1a basierend auf einem Signal, das von der CMOS-Schaltung 25 ausgegeben wird. Das verringert eine Erzeugung von Wärme in dem IGBT 1a, während es ermöglicht, den IGBT 1a schnell in einen geschützten Betrieb zu versetzen. Somit ist die Wahrscheinlichkeit des Ausfalls des IGBT 1a aufgrund eines Überstroms verringert.
  • In der obigen Beschreibung ist der Stromerfassungsanschluss, der zum Bestimmen des Überstroms bestimmt ist, der Stromerfassungsemitteranschluss des IGBT 1a, wobei nicht beabsichtigt ist, dass die vorliegende Erfindung darauf eingeschränkt ist. So kann beispielsweise die CMOS-Schaltung 25 ein analoges Signal oder ein Digitalsignal erzeugen, das proportional zu einem Kollektorstrom ist, d. h. der Kollektoranschluss des IGBT 1a kann als Stromerfassungsanschluss verwendet werden. In diesem Fall wird die oben beschriebene Wirkung ebenfalls erzielt, und ein von der CMOS-Schaltung 25 ausgegebenes Stromsignal wird verwendet, nachdem es durch eine externe Schaltung verarbeitet wurde.
  • In der obigen Beschreibung wird ein Ausgangssignal von der CMOS-Schaltung 25 jeweils über die zwei Anschlüsse SDinfo und Q1SE nach draußen ausgegeben, wobei nicht beabsichtigt ist, dass die vorliegende Erfindung darauf beschränkt ist. Fallweise werden die Signale von der CMOS-Schaltung 25 zu einem Punkt ausgegeben. Die zu multiplexenden Signale können über einen Anschluss an ein Steuersystem übertragen werden. In diesem Fall wird die genannte Wirkung ebenfalls erzielt.
  • 12 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt. In der folgenden Beschreibung der Halbleitervorrichtung der sechsten Ausführungsform sind Komponenten, die denen der fünften Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • Der Aufbau der Halbleitervorrichtung der sechsten Ausführungsform ist gebildet durch Hinzufügen einer Temperaturerfassungsdiode 3 als Temperaturerfassungselement zum Erfassen der Temperatur des IGBT 1a zu dem Aufbau der Halbleitervorrichtung der fünften Ausführungsform. Die Temperaturerfassungsdiode 3 besteht beispielsweise aus Polysilizium und ist auf dem IGBT 1a gebildet. Die Temperaturerfassungsdiode 3 unterliegt Größenbeschränkungen, und es wird als die Wahrscheinlichkeit eines elektrostatischen Durchbruchs vergrößernd angesehen, wenn sie direkt zu dem Äußeren eines Produkts hinausgeführt wird.
  • Daher ist die Temperaturerfassungsdiode 3 in der sechsten Ausführungsform mit der CMOS-Schaltung 25 verbunden. Die CMOS-Schaltung 25 erzeugt ein Signal basierend auf einem Ergebnis der Erfassung durch die Temperaturerfassungsdiode 3.
  • Die CMOS-Schaltung 25 ist in einen Pfad zu der Temperaturerfassungsdiode 3 eingefügt, die eine geringe Fähigkeit hat, einem elektrostatischen Durchbruch zu widerstehen, wodurch die Leistungsfähigkeit des Schutzes der Temperaturerfassungsdiode 3 verbessert wird. Demzufolge werden die Fähigkeiten, einer Impedanzumwandlung und einer Spitze zu widerstehen, verbessert, was es ermöglicht, eine Halbleitervorrichtung mit hoher Zuverlässigkeit zu verwirklichen. Weiter ist die CMOS-Schaltung 25 in der Lage, ein Signal zu erzeugen, das leicht durch ein nachfolgendes Steuersystem gehandhabt werden kann.
  • In der obigen Beschreibung wird die Temperaturerfassungsdiode 3 als Temperaturerfassungselement verwendet, wobei nicht beabsichtigt ist, dass die vorliegende Erfindung darauf eingeschränkt ist. Ein Element mit einer Temperaturabhängigkeit wie z. B. ein Thermistor ist ebenfalls als Temperaturerfassungselement verwendbar.
  • 13 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt. In der folgenden Beschreibung der Halbleitervorrichtung der siebten Ausführungsform sind Komponenten, die denen der sechsten Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • In der Halbleitervorrichtung der siebten Ausführungsform ist die CMOS-Schaltung 25 mit dem Gateanschluss des IGBT 21 verbunden. Die CMOS-Schaltung 25 überwacht ein Signal an dem Gateanschluss des IGBT 21 und erzeugt ein Steuersignal zum Steuern des IGBT 1a basierend auf einem Überwachungsergebnis.
  • Ein Signal an dem Gateanschluss des IGBT 21 wird überwacht. Genauer gesagt kann festgestellt werden, ob das zweite Snubberglied SD2 aktiv geklemmt ist oder nicht, was es ermöglicht, die Temperatur des IGBT 21 zu überwachen, die abhängig davon schwankt, ob das zweite Snubberglied SD2 aktiv geklemmt ist oder nicht. Demzufolge kann als Reaktion auf eine Bedingung wie z. B. die Temperatur des IGBT 21 ein Steuersignal zum Verringern eines Snubberverlusts an eine Steuerschaltung (hier die Treiberschaltung 53) ausgegeben werden. Dann wechselt die Treiberschaltung 53 zu einem Steuermodus, in dem der IGBT 1a so gesteuert wird, dass der Schaltverlust verringert wird, beispielsweise durch Verringern seiner Trägerfrequenz. Demzufolge wird die Erzeugung von Wärme in dem MOSFET 11 und dem IGBT 21 verringert. Das macht es möglich, die Wahrscheinlichkeit eines Ausfalls der Halbleitervorrichtung aufgrund von Wärmeerzeugung zu verringern. Weiter können die Antriebsgeschwindigkeit und die Schaltfrequenz des IGBT 1a auf einem Pegel gesteuert werden, der kein Klemmen des zweiten Snubberglieds SD2 bewirkt.
  • 14 ist ein Schaltbild, das einen anderen Aufbau der Halbleitervorrichtung der siebten Ausführungsform zeigt. Bei der in 14 gezeigten Halbleitervorrichtung ist die CMOS-Schaltung 25 mit einem Stromerfassungsanschluss des IGBT 21 verbunden. Die CMOS-Schaltung 25 überwacht ein Signal an dem Stromerfassungsemitteranschluss des IGBT 21 und erzeugt ein Steuersignal zum Steuern des IGBT 1a basierend auf einem Ergebnis der Überwachung.
  • Die Halbleitervorrichtung mit diesem Aufbau ermöglicht es ebenfalls, die Ausfallwahrscheinlichkeit der Halbleitervorrichtung aufgrund von Wärmeerzeugung zu verringern und die Treibergeschwindigkeit und Schaltfrequenz des IGBT 1a auf einem Pegel zu steuern, der kein Klemmen des zweiten Snubberglieds SD2 bewirkt.
  • 15 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt. Bei der folgenden Beschreibung der Halbleitervorrichtung der achten Ausführungsform sind Komponenten, die denen der mit Bezug auf 14 beschriebenen siebten Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • In den oben genannten Ausführungsformen ist der Leistungsversorgungsabschnitt 54 ein Sperrumrichter, der keinen Rückwärtsleistungsfluss durchführen kann. In der achten Ausführungsform enthält der Leistungsversorgungsabschnitt 54 jedoch einen bidirektionalen DC/DC-Wandler (bidirektionaler Wandler) 54e, der in der Lage ist, von der Halbleitereinheit 51 zurückgeführte elektrische Leistung einer anderen Schaltung zuzuführen als der Treiberschaltung 53.
  • Bei der Halbleitervorrichtung der achten Ausführungsform wird ein Teil der Energie einer Stoßspannung als elektrische Leistung der Leistungsquelle V1 zurückgeführt, was bedeutet, dass die zurückgeführte elektrische Leistung einer anderen Schaltung als der Treiberschaltung 53 zugeführt werden kann. Das stellt einen anderen Weg der Wiederverwendung von Energie bereit.
  • 16 ist ein Schaltbild, das den Aufbau einer Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung zeigt. In der folgenden Beschreibung der Halbleitervorrichtung der neunten Ausführungsform sind Komponenten, die denen der genannten Ausführungsformen ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • Die Halbleitervorrichtung der neunten Ausführungsform enthält eine Wechselrichterbrücke 4 anstelle des Parallelverbindungsaufbaus 1 (IGBT 1a und Erholungsdiode 1b) in den oben beschriebenen Ausführungsformen. Die Wechselrichterbrücke 4 ist selbst als ein einzelner Snubber gebildet.
  • Der Aufbau mit der Wechselrichterbrücke 4 macht es ebenfalls möglich, die Energie einer Stoßspannung zu absorbieren und wiederzugewinnen, die zu der DC-Leistungsquelle V1 zurückgeführt wird. Die neunte Ausführungsform verwendet einen Aufbau mit einem einzign Snubber, während die oben beschriebenen Ausführungsformen einen Aufbau mit einzelnen Snubber verwenden, so dass die neunte Ausführungsform in der Lage ist, die Kosten der Halbleitervorrichtung zu verringern.
  • Das in 16 gezeigte zweite Snubberglied SD2 enthält nicht die CMOS-Schaltung 25. Das zweite Snubberglied SD2 von 16 kann jedoch auch die CMOS-Schaltung 25 zum Verarbeiten eines Temperaturüberwachungssignals, eines Stromsignals eines Transistors in einem Niederspannungszustand (untere Stufe) der Wechselrichterbrücke 4 und eines Signals eines Temperaturerfassungselements enthält. Weiter kann der Leistungsversorgungsabschnitt 54 der neunten Ausführungsform wie bei der achten Ausführungsform ein bidirektionaler DC/DC-Wandler sein.
  • 17 ist ein Schaltbild, das den Aufbau gemäß einer zehnten Ausführungsform der vorliegenden Erfindung zeigt. Bei der folgenden Beschreibung der Halbleitervorrichtung der zehnten Ausführungsform sind Komponenten, die denen der mit Bezug auf 13 beschriebenen siebten Ausführungsform ähneln, durch dieselben Bezugszeichen gekennzeichnet und werden nicht noch einmal beschrieben.
  • Die Halbleitervorrichtung der zehnten Ausführungsform enthält anstelle der CMOS-Schaltung 25 in den oben beschriebenen Ausführungsformen eine NMOS-Schaltung 27. Das beseitigt den Schritt des Bildens eines p-Kanals, der zum Bilden der CMOS-Schaltung 25 erforderlich ist, so dass die Halbleitervorrichtung mit geringeren Kosten gebildet werden kann. Wenn die Halbleitervorrichtung durch einen günstigeren Prozess gebildet werden kann, kann ein Bipolartransistor die Stelle der CMOS-Schaltung 25 einnehmen, oder es kann, um Bedeutung auf die Leistungsfähigkeit der Schaltung zu legen, eine Bipolarschaltung oder eine BiCMOS-Schaltung die Stelle der CMOS-Schaltung 25 einnehmen.

Claims (15)

  1. Halbleitervorrichtung mit einem Parallelverbindungsaufbau (1), bei dem ein Hauptschaltelement (1a) und eine erste Diode (1b) parallel zwischen einen ersten Knoten (71) und einen zweiten Knoten (72) geschaltet sind, einem ersten Snubberglied (SD1) mit einem Klemmpegel, der die Durchbruchspannung des Hauptschaltelements (1a) nicht überschreitet, einem zweiten Snubberglied (SD2) mit einem Klemmpegel, der größer gleich der Ausgangsspannung eines Leistungsversorgungsabschnitts (54) zum Liefern elektrischer Leistung an eine Treiberschaltung (53) zum Treiben des Hauptschaltelements (1a) ist, und eine zweite Diode (24), wobei ein Anschluss des ersten Snubberglieds (SD1) über den ersten Knoten (71) mit einem Ende des Parallelverbindungsaufbaus (1) verbunden ist, das entgegengesetzte Ende des ersten Snubberglieds (SD1) über einen dritten Knoten (73) mit einem Anschluss des zweiten Snubberglieds (SD2) verbunden ist, das entgegengesetzte Ende des zweiten Snubberglieds (SD2) über den zweiten Knoten (72) mit dem entgegengesetzten Ende des Parallelverbindungsaufbaus (1) verbunden ist, elektrische Leistung über den zweiten Knoten (72) und den dritten Knoten (73) zu dem Leistungsversorgungsabschnitt (54) zurückgeführt wird, und die zweite Diode (24) zwischen dem dritten Knoten (73) und dem Leistungsversorgungsabschnitt (54) angeordnet ist, wobei die Vorwärtsrichtung der zweiten Diode (24) einer Richtung von dem dritten Knoten (73) zu dem Leistungsversorgungsabschnitt (54) entspricht.
  2. Halbleitervorrichtung gemäß Anspruch 1, bei der das erste Snubberglied (SD1) enthält: einen MOSFET (11) aus einem Material mit großer Bandlücke, wobei der MOSFET (11) einen Drainanschluss an dem einen Ende des ersten Snubberglieds (SD1) und einen Sourceanschluss an dem entgegengesetzten Ende des ersten Snubberglieds (SD1) aufweist, einer Zenerdiode (12), die zwischen dem Drainanschluss und einem Gateanschluss des MOSFET (11) gebildet ist, und einem ersten Widerstand (13), der zwischen Source- und Gateanschluss des MOSFET (11) gebildet ist, das zweite Snubberglied (SD2) einen IGBT (21) enthält mit einem Kollektoranschluss, der dem einen Ende des zweiten Snubberglieds (SD2) entspricht, und einem Emitteranschluss, der dem entgegengesetzten Ende des zweiten Snubberglieds (SD2) entspricht, und die Vorwärtsrichtung der ersten Diode (1b) einer Richtung von dem zweiten Knoten (72) zu dem ersten Knoten (71) entspricht.
  3. Halbleitervorrichtung gemäß Anspruch 2 wobei die zweite Diode (24) eine parasitäre Diode des IGBT (21) ist.
  4. Halbleitervorrichtung gemäß Anspruch 2 mit einem zweiten Widerstand (26), der zwischen der zweiten Diode (24) und dem Leistungsversorgungsabschnitt (54) angeordnet ist.
  5. Halbleitervorrichtung gemäß Anspruch 4 mit einer CMOS-Schaltung (25) zum Überwachen der Temperaturen des MOSFET (11) und des IGBT (21) und Erzeugen eines Steuersignals zum Steuern des Hauptschaltelements (1a) basierend auf dem Ergebnis der Überwachung, wobei die CMOS-Schaltung (25) zwischen der zweiten Diode (24) und dem zweiten Knoten (72) angeordnet ist und ein Teil der zu dem Leistungsversorgungsabschnitt (54) zurückzuführenden elektrischen Leistung der CMOS-Schaltung (25) zugeführt wird.
  6. Halbleitervorrichtung gemäß Anspruch 5, bei der der zweite Widerstand (26) zwischen der zweiten Diode (24) und der CMOS-Schaltung (25) angeordnet ist.
  7. Halbleitervorrichtung gemäß Anspruch 5 oder 6, bei der die CMOS-Schaltung (25) basierend auf einem Strom, der in einem Stromerfassungsanschluss des Hauptschaltelements (1a) fließt, ein Signal erzeugt.
  8. Halbleitervorrichtung gemäß einem der Ansprüche 5 bis 7 mit einem Temperaturerfassungselement (3) zum Erfassen der Temperatur des Hauptschaltelements (1a), wobei die CMOS-Schaltung (25) basierend auf einem Ergebnis der durch das Temperaturerfassungselement (3) durchgeführten Erfassung ein Signal erzeugt.
  9. Halbleitervorrichtung gemäß einem der Ansprüche 5 bis 8, bei der die CMOS-Schaltung (25) ein Signal an einem Gateanschluss des IGBT (21) überwacht und basierend auf einem Ergebnis der Überwachung ein Signal zum Steuern des Hauptschaltelements (1a) erzeugt.
  10. Halbleitervorrichtung gemäß einem der Ansprüche 5 bis 9, bei der die CMOS-Schaltung (25) ein Signal an einem Stromerfassungsanschluss des IGBT (21) überwacht und basierend auf einem Ergebnis der Überwachung ein Signal zum Steuern des Hauptschaltelements (1a) erzeugt.
  11. Halbleitervorrichtung gemäß einem der Ansprüche 5 bis 10, die anstelle der CMOS-Schaltung (25) eine NMOS-Schaltung, eine Bipolarschaltung oder eine BiCMOS-Schaltung enthält.
  12. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 11, die anstelle des Parallelverbindungsaufbaus (1) eine Wechselrichterbrücke (4) enthält.
  13. Halbleitervorrichtung gemäß einem der Ansprüche 2 bis 12, bei der der MOSFET (11), die Zenerdiode (12) und der erste Widerstand (13) einzelne voneinander unabhängige Elemente sind.
  14. Halbleitervorrichtung mit einer Halbleitereinheit (51) und einem Leistungsversorgungsabschnitt (54), wobei die Halbleitereinheit (51) enthält: einen Parallelverbindungsaufbau (1), bei dem ein Hauptschaltelement (1a) und eine erste Diode (1b) parallel zwischen einen ersten Knoten (71) und einen zweiten Knoten (72) geschaltet sind, ein erstes Snubberglied (SD1) mit einem Klemmpegel, der die Durchbruchspannung des Hauptschaltelements (1a) nicht überschreitet, ein zweites Snubberglied (SD2) mit einem Klemmpegel, der größer gleich der Ausgangsspannung eines Leistungsversorgungsabschnitts (54) zum Liefern elektrischer Leistung an eine Treiberschaltung (53) zum Treiben des Hauptschaltelements (1a) ist, und eine zweite Diode (24), wobei ein Anschluss des ersten Snubberglieds (SD1) über den ersten Knoten (71) mit einem Ende des Parallelverbindungsaufbaus (1) verbunden ist, das entgegengesetzte Ende des ersten Snubberglieds (SD1) über einen dritten Knoten (73) mit einem Anschluss des zweiten Snubberglieds (SD2) verbunden ist, das entgegengesetzte Ende des zweiten Snubberglieds (SD2) über den zweiten Knoten (72) mit dem entgegengesetzten Ende des Parallelverbindungsaufbaus (1) verbunden ist, elektrische Leistung über den zweiten Knoten (72) und den dritten Knoten (73) zu dem Leistungsversorgungsabschnitt (54) zurückgeführt wird, und die zweite Diode (24) zwischen dem dritten Knoten (73) und dem Leistungsversorgungsabschnitt (54) angeordnet ist, wobei die Vorwärtsrichtung der zweiten Diode (24) einer Richtung von dem dritten Knoten (73) zu dem Leistungsversorgungsabschnitt (54) entspricht.
  15. Halbleitervorrichtung gemäß Anspruch 14 mit einem bidirektionalen Umwandler (54e), der in der Lage ist, von der Halbleitereinheit (51) zurückzuführende elektrische Leistung einer anderen Schaltung zuzuführen als der Treiberschaltung (53).
DE102012209284.6A 2011-06-03 2012-06-01 Halbleitervorrichtung Active DE102012209284B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-124895 2011-06-03
JP2011124895A JP5393728B2 (ja) 2011-06-03 2011-06-03 半導体装置

Publications (2)

Publication Number Publication Date
DE102012209284A1 DE102012209284A1 (de) 2012-12-06
DE102012209284B4 true DE102012209284B4 (de) 2017-01-26

Family

ID=47173595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012209284.6A Active DE102012209284B4 (de) 2011-06-03 2012-06-01 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8570780B2 (de)
JP (1) JP5393728B2 (de)
KR (1) KR101444082B1 (de)
CN (1) CN102810852B (de)
DE (1) DE102012209284B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419597B1 (en) * 2015-06-15 2016-08-16 Analog Devices Global Power-efficient chopping scheme for offset error correction in MEMS gyroscopes
CN105024581B (zh) * 2015-08-07 2018-03-09 上海沪工焊接集团股份有限公司 Igbt全桥逆变电路
JP6622611B2 (ja) * 2016-02-10 2019-12-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6679992B2 (ja) * 2016-03-03 2020-04-15 株式会社デンソー 半導体装置
CN109755305A (zh) * 2017-11-02 2019-05-14 华润微电子（重庆）有限公司 一种igbt合封单管
DE112018007125T5 (de) * 2018-02-20 2020-11-05 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandler mit demselben
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837775A (ja) * 1994-07-22 1996-02-06 Toshiba Corp 電力変換装置
JP2002208850A (ja) * 2000-11-13 2002-07-26 Mitsubishi Electric Corp 半導体スイッチ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940210B2 (ja) 1991-04-23 1999-08-25 日立工機株式会社 リボンサブカセット
DE19523096A1 (de) * 1995-06-26 1997-01-02 Abb Management Ag Stromrichterschaltungsanordnung
JPH09275674A (ja) * 1996-04-02 1997-10-21 Toshiba Corp 電力変換装置
JP3649929B2 (ja) * 1999-02-10 2005-05-18 三菱電機株式会社 電力変換装置
JP2001057772A (ja) * 1999-08-17 2001-02-27 Meidensha Corp 静止形電力変換器
JP3646043B2 (ja) * 2000-04-03 2005-05-11 東芝三菱電機産業システム株式会社 自励式変換器
JP4323073B2 (ja) * 2000-09-11 2009-09-02 三菱電機株式会社 パワーモジュール
CN2546245Y (zh) * 2002-07-02 2003-04-23 四川大学 节能型电动车驱动装置
US7538997B2 (en) * 2006-05-31 2009-05-26 Alpha & Omega Semiconductor, Ltd. Circuit configurations to reduce snapback of a transient voltage suppressor
JP4432953B2 (ja) * 2006-09-27 2010-03-17 株式会社日立製作所 半導体電力変換装置
CN100515911C (zh) * 2007-02-02 2009-07-22 武汉理工大学 利用储能器的流动式起重机械动力装置
JP5280410B2 (ja) 2010-06-21 2013-09-04 三菱電機株式会社 半導体装置、スナバデバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837775A (ja) * 1994-07-22 1996-02-06 Toshiba Corp 電力変換装置
JP2002208850A (ja) * 2000-11-13 2002-07-26 Mitsubishi Electric Corp 半導体スイッチ装置

Also Published As

Publication number Publication date
JP2012253914A (ja) 2012-12-20
CN102810852A (zh) 2012-12-05
US20120307532A1 (en) 2012-12-06
KR20120135055A (ko) 2012-12-12
CN102810852B (zh) 2016-01-13
JP5393728B2 (ja) 2014-01-22
KR101444082B1 (ko) 2014-09-26
DE102012209284A1 (de) 2012-12-06
US8570780B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
DE102012209284B4 (de) Halbleitervorrichtung
DE112013001123B4 (de) Leistungsschaltung
DE102007050868B4 (de) Leistungshalbleitervorrichtung
DE19702134A1 (de) Schutzschaltung für Hochleistungs-Schalterbauteile
DE112010005430T5 (de) Wandlervorrichtung für elektrische Energie und Überspannungs-Unterdrückungsverfahren
DE102013219975A1 (de) Gate-Ansteuerschaltung mit einer Fehlererkennungsschaltung für eine Halbleiter-Schalteinrichtung
DE102009016627A1 (de) Ohne Ansteuerung sperrendes Schaltsystem
DE112017003835T5 (de) Halbleitervorrichtung
DE112019000870T5 (de) Schalteransteuereinrichtung
DE102019215250A1 (de) Halbleitervorrichtung
DE102014219474B4 (de) Verfahren zum Betrieb von Leistungshalbleitern
DE102013106801B4 (de) Leistungshalbleiterschaltung
DE112017007451T5 (de) Überstrom-erfassungsschaltung und leistungswandler
DE102014218551B4 (de) Verpolschutzschaltung für ein Kraftfahrzeug-Bordnetz und Kraftfahrzeug-Bordnetz
DE112014000741T5 (de) Halbleitermodul
DE102019215544A1 (de) Inverter-ansteuervorrichtung
DE102017106626A1 (de) Boost Chopper Schaltung
DE4037348C1 (en) Protective circuitry for power semiconductor switches - uses bridging voltage clamping circuit consisting of diode and Zener diode belonging to rectifier pair
DE10031778A1 (de) Verfahren und Vorrichtung zur Regelung der Stromanstiegsgeschwindigkeit
DE102015215878A1 (de) Schutzvorrichtung für eine elektrische Last, Spannungskonverter mit einer Schutzvorrichtung und Verfahren zum Schutz einer elektrischen Last
DE102015210563B4 (de) Stromrichter
DE112014006788B4 (de) Halbleiterbauelement, Leistungsmodul und Leistungswandler
DE102018207228B4 (de) High-seitige Gate-Treiberschaltung, Halbleitermodul und Dreiphasen-Invertersystem
DE102017223060B4 (de) Halbleitervorrichtung
DE112020007545T5 (de) Treiber-steuerungsschaltung für leistungshalbleiter-element, leistungshalbleiter-modul sowie stromrichter

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final