JP2003070233A - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JP2003070233A JP2003070233A JP2001255791A JP2001255791A JP2003070233A JP 2003070233 A JP2003070233 A JP 2003070233A JP 2001255791 A JP2001255791 A JP 2001255791A JP 2001255791 A JP2001255791 A JP 2001255791A JP 2003070233 A JP2003070233 A JP 2003070233A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- collector
- insulated gate
- transistor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 ゲート抵抗を増加させることなくゲート電位
の変化率を所望の値に制御する。 【解決手段】 ＩＧＢＴ Ｑ１３のゲート抵抗Ｒ５を増
加させることなく、このゲート電位の変化率を小さくし
てゲート電位の振動を防ぐため、スイッチング制御回路
ＳＷＣのオン／オフ制御に従い、ゲート電位制御回路Ｇ
ＰＣ１が、ゲートのノードが上昇する場合（ターンオン
時）にはこのノードを放電し、下降する場合（ターンオ
フ時）には逆に充電する。
の変化率を所望の値に制御する。 【解決手段】 ＩＧＢＴ Ｑ１３のゲート抵抗Ｒ５を増
加させることなく、このゲート電位の変化率を小さくし
てゲート電位の振動を防ぐため、スイッチング制御回路
ＳＷＣのオン／オフ制御に従い、ゲート電位制御回路Ｇ
ＰＣ１が、ゲートのノードが上昇する場合（ターンオン
時）にはこのノードを放電し、下降する場合（ターンオ
フ時）には逆に充電する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート素子
（以下、ＩＧＢＴという）のゲートを駆動する回路に関
する。
（以下、ＩＧＢＴという）のゲートを駆動する回路に関
する。
【０００２】
【従来の技術】モータ等の負荷を駆動するため、出力段
に配置したＩＧＢＴのオン／オフをゲート駆動回路で制
御することが行われる。例えば、図６に示されるよう
に、モータＭの駆動用にハイサイドＨＳとローサイドＬ
Ｓとで３つずつのＩＧＢＴ１１〜１３、２１〜２３が配
置され、それぞれのＩＧＢＴ１１〜１３、２１〜２３は
ゲート駆動回路１０１〜１０３、１１１〜１１３により
駆動される。
に配置したＩＧＢＴのオン／オフをゲート駆動回路で制
御することが行われる。例えば、図６に示されるよう
に、モータＭの駆動用にハイサイドＨＳとローサイドＬ
Ｓとで３つずつのＩＧＢＴ１１〜１３、２１〜２３が配
置され、それぞれのＩＧＢＴ１１〜１３、２１〜２３は
ゲート駆動回路１０１〜１０３、１１１〜１１３により
駆動される。
【０００３】各々のＩＧＢＴ１１〜１３、２１〜２３
は、通常はＰＷＭ制御方式により生成されたパルス変調
信号に従ってスイッチング動作を行い、その結果モータ
Ｍに正弦波電流を供給する。
は、通常はＰＷＭ制御方式により生成されたパルス変調
信号に従ってスイッチング動作を行い、その結果モータ
Ｍに正弦波電流を供給する。
【０００４】ここで、各々のＩＧＢＴとゲート駆動回路
とは等価な構成を有しており、そのうちの一つのＩＧＢ
Ｔ２１及びそのゲート駆動回路１１１の従来の構成を図
７に示す。ゲート駆動回路１１１は、ＮＰＮ型バイポー
ラトランジスタＱ１１及びＰＮＰ型バイポーラトランジ
スタＱ１２、ゲート抵抗Ｒ５、スイッチング制御回路Ｓ
ＷＣを備えている。
とは等価な構成を有しており、そのうちの一つのＩＧＢ
Ｔ２１及びそのゲート駆動回路１１１の従来の構成を図
７に示す。ゲート駆動回路１１１は、ＮＰＮ型バイポー
ラトランジスタＱ１１及びＰＮＰ型バイポーラトランジ
スタＱ１２、ゲート抵抗Ｒ５、スイッチング制御回路Ｓ
ＷＣを備えている。
【０００５】スイッチング制御回路ＳＷＣは、図示され
ていない中央処理装置等から指令信号を受け取り、スイ
ッチング制御信号を出力してトランジスタＱ１１又はＱ
１２のいずれか一方をオンし、他方をオフする。トラン
ジスタＱ１１がオンしトランジスタＱ１２がオフする
と、ゲート抵抗Ｒ５を介してＩＧＢＴ２１のゲートが充
電されてゲート電圧が閾値まで上昇しオンする。トラン
ジスタＱ１１がオフしトランジスタＱ１２がオンする
と、ゲート抵抗Ｒ５を介してＩＧＢＴ２１のゲートが放
電されてオフする。
ていない中央処理装置等から指令信号を受け取り、スイ
ッチング制御信号を出力してトランジスタＱ１１又はＱ
１２のいずれか一方をオンし、他方をオフする。トラン
ジスタＱ１１がオンしトランジスタＱ１２がオフする
と、ゲート抵抗Ｒ５を介してＩＧＢＴ２１のゲートが充
電されてゲート電圧が閾値まで上昇しオンする。トラン
ジスタＱ１１がオフしトランジスタＱ１２がオンする
と、ゲート抵抗Ｒ５を介してＩＧＢＴ２１のゲートが放
電されてオフする。
【０００６】
【発明が解決しようとする課題】しかし、従来のゲート
駆動回路には次のような問題があった。
駆動回路には次のような問題があった。
【０００７】各々のＩＧＢＴ１１〜１３、２１〜１３の
コレクタ・エミッタ間の電圧の変化率は、ゲート抵抗の
大きさを調整することにより設定していた。このコレク
タ・エミッタ間電圧の変化率が大きすぎるとゲート電圧
の振動を招き、各ＩＧＢＴのオン／オフ動作及びモータ
の動作が不安定となり支障をきたすこととなる。
コレクタ・エミッタ間の電圧の変化率は、ゲート抵抗の
大きさを調整することにより設定していた。このコレク
タ・エミッタ間電圧の変化率が大きすぎるとゲート電圧
の振動を招き、各ＩＧＢＴのオン／オフ動作及びモータ
の動作が不安定となり支障をきたすこととなる。
【０００８】ところが、ゲート抵抗の値を大きくする
と、スイッチング制御回路ＳＷＣ及びトランジスタＱ１
１、Ｑ１２から供給されたゲート駆動信号がゲート抵抗
を介してＩＧＢＴのゲートに供給され、コレクタ電流が
流れるに至るまでの時間が長くなるため、このようなス
イッチング遅れの増加を伴うことなくコレクタ・エミッ
タ間の電圧の変化率を所望の値に設定することができな
かった。
と、スイッチング制御回路ＳＷＣ及びトランジスタＱ１
１、Ｑ１２から供給されたゲート駆動信号がゲート抵抗
を介してＩＧＢＴのゲートに供給され、コレクタ電流が
流れるに至るまでの時間が長くなるため、このようなス
イッチング遅れの増加を伴うことなくコレクタ・エミッ
タ間の電圧の変化率を所望の値に設定することができな
かった。
【０００９】本発明は上記事情に鑑み、スイッチング遅
れの増加を伴うことなくコレクタ・エミッタ間電圧の変
化率を所望の値に設定することが可能なゲート駆動回路
を提供することを目的とする。
れの増加を伴うことなくコレクタ・エミッタ間電圧の変
化率を所望の値に設定することが可能なゲート駆動回路
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明のゲート駆動回路
は、絶縁ゲート素子のゲートに接続され、前記絶縁ゲー
ト素子のオン／オフを制御するため前記ゲートにゲート
駆動信号を出力するスイッチング制御回路と、前記絶縁
ゲート素子のゲートに接続され、前記ゲート駆動信号を
与えられ、前記絶縁ゲート素子がオンする過程で前記ゲ
ートを放電し、前記絶縁ゲート素子がオフする過程で前
記ゲートを充電するようにゲート電位を制御するゲート
電位制御回路とを備えることを特徴とする。
は、絶縁ゲート素子のゲートに接続され、前記絶縁ゲー
ト素子のオン／オフを制御するため前記ゲートにゲート
駆動信号を出力するスイッチング制御回路と、前記絶縁
ゲート素子のゲートに接続され、前記ゲート駆動信号を
与えられ、前記絶縁ゲート素子がオンする過程で前記ゲ
ートを放電し、前記絶縁ゲート素子がオフする過程で前
記ゲートを充電するようにゲート電位を制御するゲート
電位制御回路とを備えることを特徴とする。
【００１１】また本発明は、絶縁ゲート素子のゲートに
接続され、前記絶縁ゲート素子のオン／オフを制御する
ため前記ゲートにゲート駆動信号を出力するスイッチン
グ制御回路と、前記絶縁ゲート素子のゲートに出力端子
が接続され、前記絶縁ゲート素子のコレクタに制御端子
が接続され、前記絶縁ゲート素子のコレクタ電圧に基づ
いて前記絶縁ゲート素子のオン又はオフする過程を検知
し、前記絶縁ゲート素子がオンする過程で前記ゲートを
放電し、前記絶縁ゲート素子がオフする過程で前記ゲー
トを充電するようにゲート電位を制御するゲート電位制
御回路とを備えることを特徴とする。
接続され、前記絶縁ゲート素子のオン／オフを制御する
ため前記ゲートにゲート駆動信号を出力するスイッチン
グ制御回路と、前記絶縁ゲート素子のゲートに出力端子
が接続され、前記絶縁ゲート素子のコレクタに制御端子
が接続され、前記絶縁ゲート素子のコレクタ電圧に基づ
いて前記絶縁ゲート素子のオン又はオフする過程を検知
し、前記絶縁ゲート素子がオンする過程で前記ゲートを
放電し、前記絶縁ゲート素子がオフする過程で前記ゲー
トを充電するようにゲート電位を制御するゲート電位制
御回路とを備えることを特徴とする。
【００１２】あるいは本発明のゲート駆動回路は、絶縁
ゲート素子のゲートに接続され、前記絶縁ゲート素子の
オン／オフを制御するため前記ゲートにゲート駆動信号
を出力するスイッチング制御回路と、前記絶縁ゲート素
子のコレクタに接続され、前記絶縁ゲート素子のコレク
タ電圧の少なくとも増加又は減少を検知し、検知信号を
出力する検知回路と、前記検知信号を与えられて増幅
し、前記絶縁ゲート素子がオンする過程で前記ゲートを
放電し、前記絶縁ゲート素子がオフする過程で前記ゲー
トを充電するようにゲート電位を制御する増幅回路とを
備えることを特徴とする。
ゲート素子のゲートに接続され、前記絶縁ゲート素子の
オン／オフを制御するため前記ゲートにゲート駆動信号
を出力するスイッチング制御回路と、前記絶縁ゲート素
子のコレクタに接続され、前記絶縁ゲート素子のコレク
タ電圧の少なくとも増加又は減少を検知し、検知信号を
出力する検知回路と、前記検知信号を与えられて増幅
し、前記絶縁ゲート素子がオンする過程で前記ゲートを
放電し、前記絶縁ゲート素子がオフする過程で前記ゲー
トを充電するようにゲート電位を制御する増幅回路とを
備えることを特徴とする。
【００１３】本発明は、絶縁ゲート素子のゲートに接続
され、前記絶縁ゲート素子のオン／オフを制御するため
前記ゲートにゲート駆動信号を出力するスイッチング制
御回路と、前記絶縁ゲート素子のコレクタに一方の端子
を接続された容量と、前記容量の他方の素子に接続され
た検知部とを含み、前記容量の充電又は放電に基づいて
前記絶縁ゲート素子のコレクタ電圧の少なくとも増加又
は減少を検知し、検知信号を出力する検知回路と、前記
検知信号を与えられ、前記絶縁ゲート素子がオンする過
程で前記ゲートを放電し、前記絶縁ゲート素子がオフす
る過程で前記ゲートを充電するようにゲート電位を制御
する増幅回路とを備えている。
され、前記絶縁ゲート素子のオン／オフを制御するため
前記ゲートにゲート駆動信号を出力するスイッチング制
御回路と、前記絶縁ゲート素子のコレクタに一方の端子
を接続された容量と、前記容量の他方の素子に接続され
た検知部とを含み、前記容量の充電又は放電に基づいて
前記絶縁ゲート素子のコレクタ電圧の少なくとも増加又
は減少を検知し、検知信号を出力する検知回路と、前記
検知信号を与えられ、前記絶縁ゲート素子がオンする過
程で前記ゲートを放電し、前記絶縁ゲート素子がオフす
る過程で前記ゲートを充電するようにゲート電位を制御
する増幅回路とを備えている。
【００１４】ここで前記検知部は、前記容量の他方の端
子にエミッタが接続され、第１の電源電位と第２の電源
電位との間の略中間電位がゲートに入力された第１のＮ
ＰＮ型トランジスタと、前記容量の他方の端子にエミッ
タが接続され、前記略中間電位がゲートに入力された第
１のＰＮＰ型トランジスタと、前記第１の電源電位端子
にエミッタが接続され、前記第１のＮＰＮ型トランジス
タのコレクタにコレクタ及びベースが接続された第２の
ＰＮＰ型トランジスタと、前記第１の電源電位端子にエ
ミッタが接続され、前記第１のＮＰＮ型トランジスタの
コレクタにベースが接続された第３のＰＮＰ型トランジ
スタと、前記第３のＰＮＰ型トランジスタのコレクタに
コレクタ及びベースが接続され、エミッタが前記第２の
電源電位端子に接続された第２のＮＰＮ型トランジスタ
と、前記第３のＰＮＰ型トランジスタのコレクタにベー
スが接続され、前記第２の電源電位端子にエミッタが接
続され、コレクタが前記絶縁ゲート素子のゲートに接続
された第３のＮＰＮ型トランジスタと、前記第１のＰＮ
Ｐ型トランジスタのコレクタにコレクタ及びベースが接
続され、前記第２の電源電位端子にエミッタが接続され
た第４のＮＰＮ型トランジスタと、前記第１のＰＮＰ型
トランジスタのコレクタにベースが接続され、前記第２
の電源電位端子にエミッタが接続された第５のＮＰＮ型
トランジスタと、前記第１の電源電位端子にエミッタが
接続され、前記第５のＮＰＮ型トランジスタのコレクタ
にベース及びエミッタが接続された第４のＰＮＰ型トラ
ンジスタと、前記第１の電源電位端子にエミッタが接続
され、前記第５のＮＰＮ型トランジスタのコレクタにベ
ースが接続され、前記絶縁ゲート素子のゲートにコレク
タが接続された第５のＰＮＰ型トランジスタとを有する
ものであってよい。
子にエミッタが接続され、第１の電源電位と第２の電源
電位との間の略中間電位がゲートに入力された第１のＮ
ＰＮ型トランジスタと、前記容量の他方の端子にエミッ
タが接続され、前記略中間電位がゲートに入力された第
１のＰＮＰ型トランジスタと、前記第１の電源電位端子
にエミッタが接続され、前記第１のＮＰＮ型トランジス
タのコレクタにコレクタ及びベースが接続された第２の
ＰＮＰ型トランジスタと、前記第１の電源電位端子にエ
ミッタが接続され、前記第１のＮＰＮ型トランジスタの
コレクタにベースが接続された第３のＰＮＰ型トランジ
スタと、前記第３のＰＮＰ型トランジスタのコレクタに
コレクタ及びベースが接続され、エミッタが前記第２の
電源電位端子に接続された第２のＮＰＮ型トランジスタ
と、前記第３のＰＮＰ型トランジスタのコレクタにベー
スが接続され、前記第２の電源電位端子にエミッタが接
続され、コレクタが前記絶縁ゲート素子のゲートに接続
された第３のＮＰＮ型トランジスタと、前記第１のＰＮ
Ｐ型トランジスタのコレクタにコレクタ及びベースが接
続され、前記第２の電源電位端子にエミッタが接続され
た第４のＮＰＮ型トランジスタと、前記第１のＰＮＰ型
トランジスタのコレクタにベースが接続され、前記第２
の電源電位端子にエミッタが接続された第５のＮＰＮ型
トランジスタと、前記第１の電源電位端子にエミッタが
接続され、前記第５のＮＰＮ型トランジスタのコレクタ
にベース及びエミッタが接続された第４のＰＮＰ型トラ
ンジスタと、前記第１の電源電位端子にエミッタが接続
され、前記第５のＮＰＮ型トランジスタのコレクタにベ
ースが接続され、前記絶縁ゲート素子のゲートにコレク
タが接続された第５のＰＮＰ型トランジスタとを有する
ものであってよい。
【００１５】また本発明は、絶縁ゲート素子のゲートに
接続され、前記絶縁ゲート素子のオン／オフを制御する
ため前記ゲートにゲート駆動信号を出力するスイッチン
グ制御回路と、前記絶縁ゲート素子のコレクタに一方の
端子を接続された容量と、前記容量の他方の素子に接続
され、前記容量の充電又は放電に基づいて前記絶縁ゲー
ト素子のコレクタ電圧の少なくとも増加又は減少を検知
し、この検知に基づいて、前記絶縁ゲート素子がオンす
る過程で前記ゲートを放電し、前記絶縁ゲート素子がオ
フする過程で前記ゲートを充電するようにゲート電位を
制御する検知増幅回路とを備え、前記検知増幅部は、前
記容量の他方の端子にコレクタ及びベースが接続され、
前記絶縁ゲート素子のゲートにエミッタが接続された第
１のＮＰＮ型トランジスタと、前記絶縁ゲート素子のゲ
ートにエミッタが接続され、前記容量の他方の端子にコ
レクタ及びベースが接続された第１のＰＮＰ型トランジ
スタと、第１の電源電位端子にコレクタが接続され、前
記容量の他方の端子にベースが接続され、前記絶縁ゲー
ト素子のゲートにエミッタが接続された第２のＮＰＮ型
トランジスタと、前記絶縁ゲート素子のゲートにエミッ
タが接続され、前記容量の他方の端子にベースが接続さ
れ、第２の電源電位端子にコレクタが接続された第２の
ＰＮＰ型トランジスタとを有することを特徴とする。
接続され、前記絶縁ゲート素子のオン／オフを制御する
ため前記ゲートにゲート駆動信号を出力するスイッチン
グ制御回路と、前記絶縁ゲート素子のコレクタに一方の
端子を接続された容量と、前記容量の他方の素子に接続
され、前記容量の充電又は放電に基づいて前記絶縁ゲー
ト素子のコレクタ電圧の少なくとも増加又は減少を検知
し、この検知に基づいて、前記絶縁ゲート素子がオンす
る過程で前記ゲートを放電し、前記絶縁ゲート素子がオ
フする過程で前記ゲートを充電するようにゲート電位を
制御する検知増幅回路とを備え、前記検知増幅部は、前
記容量の他方の端子にコレクタ及びベースが接続され、
前記絶縁ゲート素子のゲートにエミッタが接続された第
１のＮＰＮ型トランジスタと、前記絶縁ゲート素子のゲ
ートにエミッタが接続され、前記容量の他方の端子にコ
レクタ及びベースが接続された第１のＰＮＰ型トランジ
スタと、第１の電源電位端子にコレクタが接続され、前
記容量の他方の端子にベースが接続され、前記絶縁ゲー
ト素子のゲートにエミッタが接続された第２のＮＰＮ型
トランジスタと、前記絶縁ゲート素子のゲートにエミッ
タが接続され、前記容量の他方の端子にベースが接続さ
れ、第２の電源電位端子にコレクタが接続された第２の
ＰＮＰ型トランジスタとを有することを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１７】（１）第１の実施の形態
本発明の第１の実施の形態によるゲート駆動回路は、図
１に示された構成を備えている。図７に示されたゲート
駆動回路１１１と同様に、ゲート抵抗Ｒ５、スイッチン
グ用のトランジスタＱ１１及びＱ１２、スイッチング制
御回路ＳＷＣにさらに加えて、ＩＧＢＴ Ｑ１３のゲー
ト電位を制御するゲート電位制御回路ＧＰＣ１を有して
いる。
１に示された構成を備えている。図７に示されたゲート
駆動回路１１１と同様に、ゲート抵抗Ｒ５、スイッチン
グ用のトランジスタＱ１１及びＱ１２、スイッチング制
御回路ＳＷＣにさらに加えて、ＩＧＢＴ Ｑ１３のゲー
ト電位を制御するゲート電位制御回路ＧＰＣ１を有して
いる。
【００１８】このゲート電位制御回路ＧＰＣ１は、スイ
ッチング制御回路ＳＷＣから出力されたスイッチング制
御信号を与えられ、この信号に基づいてＩＧＢＴ Ｑ１
３のゲートを充電又は放電する制御を行う。トランジス
タＱ１１をオンし、トランジスタＱ１２をオフしてＩＧ
ＢＴ Ｑ１３をオンさせるときは、このターンオン時に
ゲートを放電する。これにより、ＩＧＢＴ Ｑ１３をタ
ーンオンさせようと電位が上昇しつつあるゲートが放電
されるので、この上昇率が抑えられた状態でオンする。
ッチング制御回路ＳＷＣから出力されたスイッチング制
御信号を与えられ、この信号に基づいてＩＧＢＴ Ｑ１
３のゲートを充電又は放電する制御を行う。トランジス
タＱ１１をオンし、トランジスタＱ１２をオフしてＩＧ
ＢＴ Ｑ１３をオンさせるときは、このターンオン時に
ゲートを放電する。これにより、ＩＧＢＴ Ｑ１３をタ
ーンオンさせようと電位が上昇しつつあるゲートが放電
されるので、この上昇率が抑えられた状態でオンする。
【００１９】逆に、トランジスタＱ１１をオフし、トラ
ンジスタＱ１２をオンしてＩＧＢＴＱ１３をオフさせる
ときは、ターンオフ時にゲートを充電する。これによ
り、ＩＧＢＴ Ｑ１３をターンオフさせようと電位が下
降しつつあるゲートが充電されるので、この下降率が抑
えられてオフする。これにより、ＩＧＢＴ Ｑ１３のコ
レクタ・エミッタ間における過大な電圧変化が抑制さ
れ、ゲート電位が振動してゲートが破壊され、あるいは
ＩＧＢＴ Ｑ１３が誤動作することが防止される。
ンジスタＱ１２をオンしてＩＧＢＴＱ１３をオフさせる
ときは、ターンオフ時にゲートを充電する。これによ
り、ＩＧＢＴ Ｑ１３をターンオフさせようと電位が下
降しつつあるゲートが充電されるので、この下降率が抑
えられてオフする。これにより、ＩＧＢＴ Ｑ１３のコ
レクタ・エミッタ間における過大な電圧変化が抑制さ
れ、ゲート電位が振動してゲートが破壊され、あるいは
ＩＧＢＴ Ｑ１３が誤動作することが防止される。
【００２０】（２）第２の実施の形態
本発明の第２の実施の形態によるゲート駆動回路は、図
２に示されたように、ゲート抵抗Ｒ５、スイッチング用
のトランジスタＱ１１及びＱ１２、スイッチング制御回
路ＳＷＣと、ＩＧＢＴ Ｑ１３のゲート電位を制御する
ゲート電位制御回路ＧＰＣ２を有している。
２に示されたように、ゲート抵抗Ｒ５、スイッチング用
のトランジスタＱ１１及びＱ１２、スイッチング制御回
路ＳＷＣと、ＩＧＢＴ Ｑ１３のゲート電位を制御する
ゲート電位制御回路ＧＰＣ２を有している。
【００２１】上記第１の実施の形態におけるゲート電位
制御回路ＧＰＣ１は、スイッチング制御回路ＳＷＣから
出力されたスイッチング制御信号に基づいて、ＩＧＢＴ
Ｑ１３のゲートを充電又は放電する制御を行う。
制御回路ＧＰＣ１は、スイッチング制御回路ＳＷＣから
出力されたスイッチング制御信号に基づいて、ＩＧＢＴ
Ｑ１３のゲートを充電又は放電する制御を行う。
【００２２】これに対し、本実施の形態ではゲート電位
制御回路ＧＰＣ２の制御端子がＩＧＢＴ Ｑ１３のコレ
クタに接続されており、少なくともコレクタ電流が変化
する向き、即ち増加あるいは減少を検知し、この検知結
果に基づいてＩＧＢＴ Ｑ１３のゲートの充電又は放電
制御を行う。
制御回路ＧＰＣ２の制御端子がＩＧＢＴ Ｑ１３のコレ
クタに接続されており、少なくともコレクタ電流が変化
する向き、即ち増加あるいは減少を検知し、この検知結
果に基づいてＩＧＢＴ Ｑ１３のゲートの充電又は放電
制御を行う。
【００２３】ＩＧＢＴ Ｑ１３のコレクタ電流が増加し
つつあるときは、この増加傾向をゲート電位制御回路Ｇ
ＰＣ２が検知し、オフ状態からオン状態へ遷移するター
ンオン時であることを知る。この場合には、ゲート電位
制御回路ＧＰＣ２がＩＧＢＴＱ１３のゲートを放電させ
るように制御する。これにより、トランジスタＱ１１の
オンによってＩＧＢＴ Ｑ１３をターンオンさせようと
上昇しつつあるゲートが放電されるので、この上昇率が
抑えられた状態でオンする。
つつあるときは、この増加傾向をゲート電位制御回路Ｇ
ＰＣ２が検知し、オフ状態からオン状態へ遷移するター
ンオン時であることを知る。この場合には、ゲート電位
制御回路ＧＰＣ２がＩＧＢＴＱ１３のゲートを放電させ
るように制御する。これにより、トランジスタＱ１１の
オンによってＩＧＢＴ Ｑ１３をターンオンさせようと
上昇しつつあるゲートが放電されるので、この上昇率が
抑えられた状態でオンする。
【００２４】逆に、ＩＧＢＴ Ｑ１３のコレクタ電流が
減少しつつあるときは、この減少傾向をゲート電位制御
回路ＧＰＣ２が検知し、オン状態からオフ状態へ遷移す
るターンオフ時であることを知る。ゲート電位制御回路
ＧＰＣ２がＩＧＢＴ Ｑ１３のゲートを充電するように
制御する。これにより、ＩＧＢＴ Ｑ１３をターンオフ
させようと電位が下降しつつあるゲートが充電されるの
で、この下降率が抑えられてオフする。これにより、Ｉ
ＧＢＴ Ｑ１３のコレクタ・エミッタ間における過大な
電圧変化が抑制され、ゲート電位の振動がもたらすモー
タ等の負荷の誤動作が防止される。
減少しつつあるときは、この減少傾向をゲート電位制御
回路ＧＰＣ２が検知し、オン状態からオフ状態へ遷移す
るターンオフ時であることを知る。ゲート電位制御回路
ＧＰＣ２がＩＧＢＴ Ｑ１３のゲートを充電するように
制御する。これにより、ＩＧＢＴ Ｑ１３をターンオフ
させようと電位が下降しつつあるゲートが充電されるの
で、この下降率が抑えられてオフする。これにより、Ｉ
ＧＢＴ Ｑ１３のコレクタ・エミッタ間における過大な
電圧変化が抑制され、ゲート電位の振動がもたらすモー
タ等の負荷の誤動作が防止される。
【００２５】ここで、ゲート電位制御回路ＧＰＣ２がＩ
ＧＢＴ Ｑ１３のコレクタに流れる電流の増加又は減少
を検知して、ターンオン時とターンオフ時のいずれであ
るかを検知している。しかし、さらにＩＧＢＴ Ｑ１３
のコレクタ電流の変化率を検知し、変化率が所定の閾値
よりも大きい場合にゲートを充電又は放電することで、
コレクタ・エミッタ間の電圧変化を抑制してもよい。
ＧＢＴ Ｑ１３のコレクタに流れる電流の増加又は減少
を検知して、ターンオン時とターンオフ時のいずれであ
るかを検知している。しかし、さらにＩＧＢＴ Ｑ１３
のコレクタ電流の変化率を検知し、変化率が所定の閾値
よりも大きい場合にゲートを充電又は放電することで、
コレクタ・エミッタ間の電圧変化を抑制してもよい。
【００２６】（３）第３の実施の形態
本発明の第３の実施の形態によるゲート駆動回路の構成
は、図３に示されるようである。本実施の形態は、ゲー
ト抵抗Ｒ５、スイッチング用のトランジスタＱ１１及び
Ｑ１２、スイッチング制御回路ＳＷＣと、ＩＧＢＴ Ｑ
１３のゲート電位を制御するため検知回路ＤＴＣ及び増
幅回路Ａｍｐを有している。
は、図３に示されるようである。本実施の形態は、ゲー
ト抵抗Ｒ５、スイッチング用のトランジスタＱ１１及び
Ｑ１２、スイッチング制御回路ＳＷＣと、ＩＧＢＴ Ｑ
１３のゲート電位を制御するため検知回路ＤＴＣ及び増
幅回路Ａｍｐを有している。
【００２７】検知回路ＤＴＣは、ＩＧＢＴ Ｑ１３の少
なくともコレクタ電流の増加又は減少傾向を検知し、検
知信号を出力する。増幅回路Ａｍｐは、この検知信号を
増幅することにより、コレクタ電流が増加しているとき
（ターンオン時）はＩＧＢＴＱ１３のゲートを放電し、
コレクタ電流が減少しているとき（ターンオフ時）はＩ
ＧＢＴ Ｑ１３のゲートを充電する。
なくともコレクタ電流の増加又は減少傾向を検知し、検
知信号を出力する。増幅回路Ａｍｐは、この検知信号を
増幅することにより、コレクタ電流が増加しているとき
（ターンオン時）はＩＧＢＴＱ１３のゲートを放電し、
コレクタ電流が減少しているとき（ターンオフ時）はＩ
ＧＢＴ Ｑ１３のゲートを充電する。
【００２８】これにより、上記第２の実施の形態と同様
に、ＩＧＢＴ Ｑ１３のコレクタ・エミッタ間における
過大な電圧変化が抑制され、ゲート電位の振動がもたら
す負荷の誤動作が防止される。
に、ＩＧＢＴ Ｑ１３のコレクタ・エミッタ間における
過大な電圧変化が抑制され、ゲート電位の振動がもたら
す負荷の誤動作が防止される。
【００２９】また検知回路ＤＴＣは、ＩＧＢＴ Ｑ１３
のコレクタ電流の増加又は減少の検知のみならず、この
コレクタ電流の変化率を検知して変化率が所定の閾値よ
りも大きい場合に検知信号を出力してもよい。これによ
り、コレクタ電流の変化率が所定値より大きい場合に、
ＩＧＢＴ Ｑ１３のゲートの充電又は放電の制御が行わ
れることになる。
のコレクタ電流の増加又は減少の検知のみならず、この
コレクタ電流の変化率を検知して変化率が所定の閾値よ
りも大きい場合に検知信号を出力してもよい。これによ
り、コレクタ電流の変化率が所定値より大きい場合に、
ＩＧＢＴ Ｑ１３のゲートの充電又は放電の制御が行わ
れることになる。
【００３０】（４）第４の実施の形態
本発明の第４の実施の形態の構成を、図４に示す。本実
施の形態は、上記第３の実施の構成における検知回路Ｄ
ＴＣ及び増幅回路Ａｍｐの構成を具体化したものに相当
する。
施の形態は、上記第３の実施の構成における検知回路Ｄ
ＴＣ及び増幅回路Ａｍｐの構成を具体化したものに相当
する。
【００３１】検知回路ＤＴＣとして、容量Ｃ、ＮＰＮ型
バイポーラトランジスタＱ１、ＰＮＰ型バイポーラトラ
ンジスタＱ２を有する。
バイポーラトランジスタＱ１、ＰＮＰ型バイポーラトラ
ンジスタＱ２を有する。
【００３２】また、増幅回路Ａｍｐとして、４組のカレ
ントミラー回路と、抵抗Ｒ１〜Ｒ４とを備えている。Ｐ
ＮＰ型バイポーラトランジスタＱ３及びＱ４と、ＮＰＮ
型バイポーラトランジスタＱ９及びＱ１０とは、ＩＧＢ
Ｔ Ｑ１３がターンオン時である場合にゲートを放電す
るために設けられたカレントミラー回路であり、ＮＰＮ
型バイポーラトランジスタＱ５及びＱ６と、ＰＮＰ型バ
イポーラトランジスタＱ７及びＱ８とは、ＩＧＢＴ Ｑ
１３がターンオフ時である場合にゲートを充電するため
に設けられたカレントミラー回路である。
ントミラー回路と、抵抗Ｒ１〜Ｒ４とを備えている。Ｐ
ＮＰ型バイポーラトランジスタＱ３及びＱ４と、ＮＰＮ
型バイポーラトランジスタＱ９及びＱ１０とは、ＩＧＢ
Ｔ Ｑ１３がターンオン時である場合にゲートを放電す
るために設けられたカレントミラー回路であり、ＮＰＮ
型バイポーラトランジスタＱ５及びＱ６と、ＰＮＰ型バ
イポーラトランジスタＱ７及びＱ８とは、ＩＧＢＴ Ｑ
１３がターンオフ時である場合にゲートを充電するため
に設けられたカレントミラー回路である。
【００３３】また、トランジスタＱ８はトランジスタＱ
７よりトランジスタサイズＷ／ＬがＮ（Ｎは１より大き
い数値）倍に設定されており、同様にトランジスタＱ１
０はトランジスタＱ９よりトランジスタサイズＷ／Ｌが
Ｎ倍に設定されている。
７よりトランジスタサイズＷ／ＬがＮ（Ｎは１より大き
い数値）倍に設定されており、同様にトランジスタＱ１
０はトランジスタＱ９よりトランジスタサイズＷ／Ｌが
Ｎ倍に設定されている。
【００３４】スイッチング制御回路ＳＷＣの制御によ
り、ＩＧＢＴ Ｑ１３がターンオンする時は容量Cが充
電され、トランジスタＱ１のエミッタから流れ出す方向
に充電電流が発生する。この電流は、カレントミラー回
路を構成する一方のトランジスタＱ３のエミッタからコ
レクタへ流れる電流を発生させるので、他方のトランジ
スタＱ４のエミッタからコレクタへ流れる電流が生じ
る。
り、ＩＧＢＴ Ｑ１３がターンオンする時は容量Cが充
電され、トランジスタＱ１のエミッタから流れ出す方向
に充電電流が発生する。この電流は、カレントミラー回
路を構成する一方のトランジスタＱ３のエミッタからコ
レクタへ流れる電流を発生させるので、他方のトランジ
スタＱ４のエミッタからコレクタへ流れる電流が生じ
る。
【００３５】トランジスタＱ４にコレクタ電流が発生す
ることにより、カレントミラー回路を構成する一方のト
ランジスタＱ９のコレクタからエミッタへ電流が流れ、
これによりＮ倍の電流が他方のトランジスタＱ１０のコ
レクタからエミッタへ電流が流れる。この結果、ＩＧＢ
Ｔ Ｑ１３のゲートから電流を引く方向に放電電流が流
れる。この電流はゲート電位を低下させる方向に作用す
るので、ターンオン時におけるゲート電位の過大な上昇
が抑制される。
ることにより、カレントミラー回路を構成する一方のト
ランジスタＱ９のコレクタからエミッタへ電流が流れ、
これによりＮ倍の電流が他方のトランジスタＱ１０のコ
レクタからエミッタへ電流が流れる。この結果、ＩＧＢ
Ｔ Ｑ１３のゲートから電流を引く方向に放電電流が流
れる。この電流はゲート電位を低下させる方向に作用す
るので、ターンオン時におけるゲート電位の過大な上昇
が抑制される。
【００３６】ＩＧＢＴ Ｑ１３がターンオフする時は、
容量Cが放電され、トランジスタＱ２のエミッタに流れ
込む方向に放電電流が発生する。この電流は、カレント
ミラー回路を構成する一方のトランジスタＱ５のコレク
タからエミッタへ流れる電流を発生させ、他方のトラン
ジスタＱ６のコレクタからエミッタへ流れる電流が生じ
る。
容量Cが放電され、トランジスタＱ２のエミッタに流れ
込む方向に放電電流が発生する。この電流は、カレント
ミラー回路を構成する一方のトランジスタＱ５のコレク
タからエミッタへ流れる電流を発生させ、他方のトラン
ジスタＱ６のコレクタからエミッタへ流れる電流が生じ
る。
【００３７】トランジスタＱ６にコレクタ電流が発生す
ると、カレントミラー回路を構成する一方のトランジス
タＱ７のエミッタからコレクタへ電流が流れ、この電流
のＮ倍の電流が他方のトランジスタＱ８のコレクタから
エミッタへ電流が流れる。これにより、ＩＧＢＴ Ｑ１
３のゲートに電流が流れ込む方向に充電電流が流れる。
この電流は、ゲート電位を上昇させるように作用する。
よって、ターンオフ時におけるゲート電位の過大な下降
が抑制される。
ると、カレントミラー回路を構成する一方のトランジス
タＱ７のエミッタからコレクタへ電流が流れ、この電流
のＮ倍の電流が他方のトランジスタＱ８のコレクタから
エミッタへ電流が流れる。これにより、ＩＧＢＴ Ｑ１
３のゲートに電流が流れ込む方向に充電電流が流れる。
この電流は、ゲート電位を上昇させるように作用する。
よって、ターンオフ時におけるゲート電位の過大な下降
が抑制される。
【００３８】（５）第５の実施の形態
本発明の第５の実施の形態について、図５を参照して説
明する。本実施の形態は、上記第３の実施の構成におけ
る検知回路ＤＴＣ及び増幅回路Ａｍｐを一体化し具体化
したものに相当する。
明する。本実施の形態は、上記第３の実施の構成におけ
る検知回路ＤＴＣ及び増幅回路Ａｍｐを一体化し具体化
したものに相当する。
【００３９】ＩＧＢＴ Ｑ１３のコレクタに、容量Ｃの
一方の端子が接続されている。この容量Ｃに生じる充電
又は放電に基づいて、ＩＧＢＴ Ｑ１３がターンオン又
はターンオフすることを検知し、増幅してＩＧＢＴ Ｑ
１３のゲートを放電又は充電する回路として、ＮＰＮ型
バイポーラトランジスタＱ２１及びＱ２２、ＰＮＰ型バ
イポーラトランジスタＱ２３及びＱ２４が設けられてい
る。
一方の端子が接続されている。この容量Ｃに生じる充電
又は放電に基づいて、ＩＧＢＴ Ｑ１３がターンオン又
はターンオフすることを検知し、増幅してＩＧＢＴ Ｑ
１３のゲートを放電又は充電する回路として、ＮＰＮ型
バイポーラトランジスタＱ２１及びＱ２２、ＰＮＰ型バ
イポーラトランジスタＱ２３及びＱ２４が設けられてい
る。
【００４０】容量Ｃの他方の端子に、トランジスタＱ２
１のコレクタ及びベースが接続され、エミッタがＩＧＢ
Ｔ Ｑ１３のゲートに接続されている。このトランジス
タＱ２１のベース、エミッタと同様に、トランジスタＱ
２２のベースが容量Ｃの他方の端子に接続され、エミッ
タがＩＧＢＴ Ｑ１３のゲートに接続されており、コレ
クタがスイッチング制御回路ＳＷＣに接続されている図
示されていない電源電圧端子に接続されている。
１のコレクタ及びベースが接続され、エミッタがＩＧＢ
Ｔ Ｑ１３のゲートに接続されている。このトランジス
タＱ２１のベース、エミッタと同様に、トランジスタＱ
２２のベースが容量Ｃの他方の端子に接続され、エミッ
タがＩＧＢＴ Ｑ１３のゲートに接続されており、コレ
クタがスイッチング制御回路ＳＷＣに接続されている図
示されていない電源電圧端子に接続されている。
【００４１】また、容量Ｃの他方の端子に、トランジス
タＱ２３のコレクタ及びベースが接続され、エミッタが
ＩＧＢＴ Ｑ１３のゲートに接続されている。このトラ
ンジスタＱ２３のベース、エミッタと同様に、トランジ
スタＱ２４のベースが容量Ｃの他方の端子に接続され、
エミッタがＩＧＢＴ Ｑ１３のゲートに接続されてお
り、コレクタがスイッチング制御回路ＳＷＣに接続され
ている図示されていない接地電圧端子に接続されてい
る。尚、トランジスタＱ２２のサイズＷ／Ｌは、トラン
ジスタＱ２１のＮ倍に設定され、トランジスタＱ２４の
サイズはトランジスタＱ２３のＮ倍に設定されているも
のとする。
タＱ２３のコレクタ及びベースが接続され、エミッタが
ＩＧＢＴ Ｑ１３のゲートに接続されている。このトラ
ンジスタＱ２３のベース、エミッタと同様に、トランジ
スタＱ２４のベースが容量Ｃの他方の端子に接続され、
エミッタがＩＧＢＴ Ｑ１３のゲートに接続されてお
り、コレクタがスイッチング制御回路ＳＷＣに接続され
ている図示されていない接地電圧端子に接続されてい
る。尚、トランジスタＱ２２のサイズＷ／Ｌは、トラン
ジスタＱ２１のＮ倍に設定され、トランジスタＱ２４の
サイズはトランジスタＱ２３のＮ倍に設定されているも
のとする。
【００４２】ＩＧＢＴ Ｇ１３がターンオンする時容量
Ｃが充電され、トランジスタＱ２３のコレクタ電流が容
量Ｃへ向かって流れる。このトランジスタＱ２３とベー
ス、エミッタ間電圧が等しいトランジスタＱ２４がオン
し、Ｎ倍のコレクタ電流が流れる。これにより、ＩＧＢ
Ｔ Ｑ１３のゲートを放電することとなり、このゲート
電位の過大な上昇が抑制される。
Ｃが充電され、トランジスタＱ２３のコレクタ電流が容
量Ｃへ向かって流れる。このトランジスタＱ２３とベー
ス、エミッタ間電圧が等しいトランジスタＱ２４がオン
し、Ｎ倍のコレクタ電流が流れる。これにより、ＩＧＢ
Ｔ Ｑ１３のゲートを放電することとなり、このゲート
電位の過大な上昇が抑制される。
【００４３】ＩＧＢＴ Ｇ１３がターンオフする時は容
量Ｃが放電され、容量ＣからトランジスタＱ２１のコレ
クタへ向かってコレクタ電流が流れる。このトランジス
タＱ２１とベース、エミッタ間電圧が等しいトランジス
タＱ２２がオンし、Ｎ倍のコレクタ電流が流れる、これ
により、ＩＧＢＴ Ｑ１３のゲートを充電することとな
り、このゲート電位の過大な下降が抑制される。
量Ｃが放電され、容量ＣからトランジスタＱ２１のコレ
クタへ向かってコレクタ電流が流れる。このトランジス
タＱ２１とベース、エミッタ間電圧が等しいトランジス
タＱ２２がオンし、Ｎ倍のコレクタ電流が流れる、これ
により、ＩＧＢＴ Ｑ１３のゲートを充電することとな
り、このゲート電位の過大な下降が抑制される。
【００４４】上述した実施の形態はいずれも一例であ
り、本発明を限定するものではない。例えば、図４、図
５にそれぞれ示された具体的な回路構成は一例であり、
様々に変形することが可能である。
り、本発明を限定するものではない。例えば、図４、図
５にそれぞれ示された具体的な回路構成は一例であり、
様々に変形することが可能である。
【００４５】また、上記第４、第５の実施の形態におけ
る容量Ｃは、外付け部品としてコンデンサを用いてもよ
く、あるいは多層プリント配線基板における複数の配線
間に寄生する容量を用いてもよい。回路全体の小型化を
実現するためには、外付け部品でなくプリント配線基板
に寄生する容量を用いた方がよい。この場合には、外付
け部品を用いた場合よりも容量の値は小さくなるが、上
記増幅率Ｎを大きく設定することにより高感度でゲート
電位の制御を行うことができるので、小型化が可能とな
る。
る容量Ｃは、外付け部品としてコンデンサを用いてもよ
く、あるいは多層プリント配線基板における複数の配線
間に寄生する容量を用いてもよい。回路全体の小型化を
実現するためには、外付け部品でなくプリント配線基板
に寄生する容量を用いた方がよい。この場合には、外付
け部品を用いた場合よりも容量の値は小さくなるが、上
記増幅率Ｎを大きく設定することにより高感度でゲート
電位の制御を行うことができるので、小型化が可能とな
る。
【００４６】
【発明の効果】以上説明したように、本発明のゲート駆
動回路によれば、ＩＧＢＴのターンオン、又はターンオ
フを検知し、それぞれの場合におけるゲート電位の過大
な上昇あるいは下降を防ぐようにゲートを充電又は放電
することにより、ゲート抵抗を増加させてゲート電位の
上昇率を調整する場合のようなスイッチング遅れを伴う
ことなく、ＩＧＢＴのコレクタ・エミッタ電圧の変化率
を所望の値に設定することができ、負荷の誤動作を防止
することが可能である。
動回路によれば、ＩＧＢＴのターンオン、又はターンオ
フを検知し、それぞれの場合におけるゲート電位の過大
な上昇あるいは下降を防ぐようにゲートを充電又は放電
することにより、ゲート抵抗を増加させてゲート電位の
上昇率を調整する場合のようなスイッチング遅れを伴う
ことなく、ＩＧＢＴのコレクタ・エミッタ電圧の変化率
を所望の値に設定することができ、負荷の誤動作を防止
することが可能である。
【図１】本発明の第１の実施の形態によるゲート駆動回
路の構成を示した回路図。
路の構成を示した回路図。
【図２】本発明の第２の実施の形態によるゲート駆動回
路の構成を示した回路図。
路の構成を示した回路図。
【図３】本発明の第３の実施の形態によるゲート駆動回
路の構成を示した回路図。
路の構成を示した回路図。
【図４】本発明の第４の実施の形態によるゲート駆動回
路の構成を示した回路図。
路の構成を示した回路図。
【図５】本発明の第５の実施の形態によるゲート駆動回
路の構成を示した回路図。
路の構成を示した回路図。
【図６】本発明の適用が可能なインバータ回路の構成を
示した回路図。
示した回路図。
【図７】同インバータ回路に含まれる従来のゲート駆動
回路の構成を示した回路図。
回路の構成を示した回路図。
ＳＷＣ スイッチング制御回路
Ｑ１〜Ｑ１２、Ｑ２１〜Ｑ２４ ＮＰＮ型バイポーラト
ランジスタ Ｑ１３ ＩＧＢＴ Ｒ１〜Ｒ４ 抵抗 Ｒ５ ゲート抵抗 ＮＤＣ コレクタノード ＮＤＥ エミッタノード ＧＰＣ１、ＧＰＣ２ ゲート電位制御回路 ＤＴＣ 検知回路 Ａｍｐ 増幅器 Ｅ 制御回路用電源電圧 Ｃ 容量
ランジスタ Ｑ１３ ＩＧＢＴ Ｒ１〜Ｒ４ 抵抗 Ｒ５ ゲート抵抗 ＮＤＣ コレクタノード ＮＤＥ エミッタノード ＧＰＣ１、ＧＰＣ２ ゲート電位制御回路 ＤＴＣ 検知回路 Ａｍｐ 増幅器 Ｅ 制御回路用電源電圧 Ｃ 容量
Claims (6)
- 【請求項１】絶縁ゲート素子のゲートに接続され、前記
絶縁ゲート素子のオン／オフを制御するため前記ゲート
にゲート駆動信号を出力するスイッチング制御回路と、 前記絶縁ゲート素子のゲートに接続され、前記ゲート駆
動信号を与えられ、前記絶縁ゲート素子がオンする過程
で前記ゲートを放電し、前記絶縁ゲート素子がオフする
過程で前記ゲートを充電するようにゲート電位を制御す
るゲート電位制御回路と、 を備えることを特徴とするゲート駆動回路。 - 【請求項２】絶縁ゲート素子のゲートに接続され、前記
絶縁ゲート素子のオン／オフを制御するため前記ゲート
にゲート駆動信号を出力するスイッチング制御回路と、 前記絶縁ゲート素子のゲートに出力端子が接続され、前
記絶縁ゲート素子のコレクタに制御端子が接続され、前
記絶縁ゲート素子のコレクタ電圧に基づいて前記絶縁ゲ
ート素子のオン又はオフする過程を検知し、前記絶縁ゲ
ート素子がオンする過程で前記ゲートを放電し、前記絶
縁ゲート素子がオフする過程で前記ゲートを充電するよ
うにゲート電位を制御するゲート電位制御回路と、 を備えることを特徴とするゲート駆動回路。 - 【請求項３】絶縁ゲート素子のゲートに接続され、前記
絶縁ゲート素子のオン／オフを制御するため前記ゲート
にゲート駆動信号を出力するスイッチング制御回路と、 前記絶縁ゲート素子のコレクタに接続され、前記絶縁ゲ
ート素子のコレクタ電圧の少なくとも増加又は減少を検
知し、検知信号を出力する検知回路と、 前記検知信号を与えられて増幅し、前記絶縁ゲート素子
がオンする過程で前記ゲートを放電し、前記絶縁ゲート
素子がオフする過程で前記ゲートを充電するようにゲー
ト電位を制御する増幅回路と、 を備えることを特徴とするゲート駆動回路。 - 【請求項４】絶縁ゲート素子のゲートに接続され、前記
絶縁ゲート素子のオン／オフを制御するため前記ゲート
にゲート駆動信号を出力するスイッチング制御回路と、 前記絶縁ゲート素子のコレクタに一方の端子を接続され
た容量と、前記容量の他方の素子に接続された検知部と
を含み、前記容量の充電又は放電に基づいて前記絶縁ゲ
ート素子のコレクタ電圧の少なくとも増加又は減少を検
知し、検知信号を出力する検知回路と、 前記検知信号を与えられ、前記絶縁ゲート素子がオンす
る過程で前記ゲートを放電し、前記絶縁ゲート素子がオ
フする過程で前記ゲートを充電するようにゲート電位を
制御する増幅回路と、 を備えることを特徴とするゲート駆動回路。 - 【請求項５】前記検知部は、 前記容量の他方の端子にエミッタが接続され、第１の電
源電位と第２の電源電位との間の略中間電位がゲートに
入力された第１のＮＰＮ型トランジスタと、 前記容量の他方の端子にエミッタが接続され、前記略中
間電位がゲートに入力された第１のＰＮＰ型トランジス
タと、 前記第１の電源電位端子にエミッタが接続され、前記第
１のＮＰＮ型トランジスタのコレクタにコレクタ及びベ
ースが接続された第２のＰＮＰ型トランジスタと、 前記第１の電源電位端子にエミッタが接続され、前記第
１のＮＰＮ型トランジスタのコレクタにベースが接続さ
れた第３のＰＮＰ型トランジスタと、 前記第３のＰＮＰ型トランジスタのコレクタにコレクタ
及びベースが接続され、エミッタが前記第２の電源電位
端子に接続された第２のＮＰＮ型トランジスタと、 前記第３のＰＮＰ型トランジスタのコレクタにベースが
接続され、前記第２の電源電位端子にエミッタが接続さ
れ、コレクタが前記絶縁ゲート素子のゲートに接続され
た第３のＮＰＮ型トランジスタと、 前記第１のＰＮＰ型トランジスタのコレクタにコレクタ
及びベースが接続され、前記第２の電源電位端子にエミ
ッタが接続された第４のＮＰＮ型トランジスタと、 前記第１のＰＮＰ型トランジスタのコレクタにベースが
接続され、前記第２の電源電位端子にエミッタが接続さ
れた第５のＮＰＮ型トランジスタと、 前記第１の電源電位端子にエミッタが接続され、前記第
５のＮＰＮ型トランジスタのコレクタにベース及びエミ
ッタが接続された第４のＰＮＰ型トランジスタと、 前記第１の電源電位端子にエミッタが接続され、前記第
５のＮＰＮ型トランジスタのコレクタにベースが接続さ
れ、前記絶縁ゲート素子のゲートにコレクタが接続され
た第５のＰＮＰ型トランジスタと、 を有することを特徴とする請求項４記載のゲート駆動回
路。 - 【請求項６】絶縁ゲート素子のゲートに接続され、前記
絶縁ゲート素子のオン／オフを制御するため前記ゲート
にゲート駆動信号を出力するスイッチング制御回路と、 前記絶縁ゲート素子のコレクタに一方の端子を接続され
た容量と、 前記容量の他方の素子に接続され、前記容量の充電又は
放電に基づいて前記絶縁ゲート素子のコレクタ電圧の少
なくとも増加又は減少を検知し、この検知に基づいて、
前記絶縁ゲート素子がオンする過程で前記ゲートを放電
し、前記絶縁ゲート素子がオフする過程で前記ゲートを
充電するようにゲート電位を制御する検知増幅回路とを
備え、 前記検知増幅部は、 前記容量の他方の端子にコレクタ及びベースが接続さ
れ、前記絶縁ゲート素子のゲートにエミッタが接続され
た第１のＮＰＮ型トランジスタと、 前記絶縁ゲート素子のゲートにエミッタが接続され、前
記容量の他方の端子にコレクタ及びベースが接続された
第１のＰＮＰ型トランジスタと、 第１の電源電位端子にコレクタが接続され、前記容量の
他方の端子にベースが接続され、前記絶縁ゲート素子の
ゲートにエミッタが接続された第２のＮＰＮ型トランジ
スタと、 前記絶縁ゲート素子のゲートにエミッタが接続され、前
記容量の他方の端子にベースが接続され、第２の電源電
位端子にコレクタが接続された第２のＰＮＰ型トランジ
スタと、 を有することを特徴とするゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255791A JP2003070233A (ja) | 2001-08-27 | 2001-08-27 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001255791A JP2003070233A (ja) | 2001-08-27 | 2001-08-27 | ゲート駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003070233A true JP2003070233A (ja) | 2003-03-07 |
Family
ID=19083702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001255791A Pending JP2003070233A (ja) | 2001-08-27 | 2001-08-27 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003070233A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1580888A1 (en) * | 2004-03-19 | 2005-09-28 | Nissan Motor Co., Ltd. | Drive circuit for voltage driven type semiconductor element |
| JP2009290749A (ja) * | 2008-05-30 | 2009-12-10 | Mitsubishi Electric Corp | 電力素子駆動回路 |
| US10187057B2 (en) | 2016-07-12 | 2019-01-22 | Kabushiki Kaisha Toshiba | Semiconductor module, vehicle and elevator |
| WO2019130577A1 (ja) * | 2017-12-28 | 2019-07-04 | 新電元工業株式会社 | 半導体スイッチ制御回路及びスイッチング電源装置 |
-
2001
- 2001-08-27 JP JP2001255791A patent/JP2003070233A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1580888A1 (en) * | 2004-03-19 | 2005-09-28 | Nissan Motor Co., Ltd. | Drive circuit for voltage driven type semiconductor element |
| JP2005269446A (ja) * | 2004-03-19 | 2005-09-29 | Nissan Motor Co Ltd | 電圧駆動型半導体素子用駆動回路 |
| KR100627126B1 (ko) | 2004-03-19 | 2006-09-25 | 닛산 지도우샤 가부시키가이샤 | 전압 구동형 반도체 소자용 구동 회로 |
| US7242238B2 (en) | 2004-03-19 | 2007-07-10 | Nissan Motor Co., Ltd. | Drive circuit for voltage driven type semiconductor element |
| CN1671049B (zh) * | 2004-03-19 | 2010-12-08 | 日产自动车株式会社 | 用于电压驱动型半导体元件的驱动电路 |
| JP2009290749A (ja) * | 2008-05-30 | 2009-12-10 | Mitsubishi Electric Corp | 電力素子駆動回路 |
| US10187057B2 (en) | 2016-07-12 | 2019-01-22 | Kabushiki Kaisha Toshiba | Semiconductor module, vehicle and elevator |
| WO2019130577A1 (ja) * | 2017-12-28 | 2019-07-04 | 新電元工業株式会社 | 半導体スイッチ制御回路及びスイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2015453B1 (en) | Drive circuit for voltage driven switching element | |
| JP4779549B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路。 | |
| US20090251198A1 (en) | Circuit Arrangement and Method for Driving an Electronic Component With an Output Signal From a Microprocessor | |
| JPH03185916A (ja) | パワーｆｅｔ用適応ゲート充電回路 | |
| JP3409994B2 (ja) | 自己消弧形素子駆動回路 | |
| JP2003070233A (ja) | ゲート駆動回路 | |
| JP5250753B2 (ja) | 負荷駆動回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| JP3778351B2 (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| CN115528892B (zh) | 一种nmos功率管驱动电路、芯片以及系统 | |
| JP2003348824A (ja) | スイッチング電源用のドライブ回路 | |
| JP3724690B2 (ja) | スイッチング回路 | |
| JP2000323977A (ja) | 出力回路 | |
| JP2004104642A (ja) | トランジスタ出力回路、トランジスタ出力回路を含む半導体装置及び、そのトランジスタ出力回路を備えたスイッチング電源装置 | |
| JP4622085B2 (ja) | 台形波出力回路 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP2899164B2 (ja) | エミッタホロワ回路 | |
| JP3239088B2 (ja) | 増幅回路 | |
| JP3501847B2 (ja) | 半導体試験装置用のドライバ回路 | |
| JP3593737B2 (ja) | 半導体集積回路 | |
| JP2776621B2 (ja) | 出力回路 | |
| JP2000092823A (ja) | カレントリミッタ回路 | |
| JP2001094203A (ja) | レーザ駆動装置 |