CN115528892B - 一种nmos功率管驱动电路、芯片以及系统 - Google Patents

一种nmos功率管驱动电路、芯片以及系统 Download PDF

Info

Publication number
CN115528892B
CN115528892B CN202211495760.5A CN202211495760A CN115528892B CN 115528892 B CN115528892 B CN 115528892B CN 202211495760 A CN202211495760 A CN 202211495760A CN 115528892 B CN115528892 B CN 115528892B
Authority
CN
China
Prior art keywords
triode
nmos
power tube
twenty
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211495760.5A
Other languages
English (en)
Other versions
CN115528892A (zh
Inventor
李瑞平
贾生龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinlong Semiconductor Technology Co ltd
Original Assignee
Shanghai Xinlong Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinlong Semiconductor Technology Co ltd filed Critical Shanghai Xinlong Semiconductor Technology Co ltd
Priority to CN202211495760.5A priority Critical patent/CN115528892B/zh
Publication of CN115528892A publication Critical patent/CN115528892A/zh
Application granted granted Critical
Publication of CN115528892B publication Critical patent/CN115528892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及功率管技术领域，公开了一种NMOS功率管驱动电路、芯片以及系统；当需要导通外部的NMOS功率管时，NMOS驱动单元对NMOS功率管进行充电，同时辅助充电单元辅助NMOS驱动单元对NMOS功率管进行充电从而开启NMOS功率管；并在开启NMOS功率管后，仅通过NMOS驱动单元驱动NMOS功率管保持在导通状态；本发明在开启阶段通过辅助充电单元提高了NMOS驱动单元开启MOS功率管的开启速度、减少开启损耗，并在开启之后仅通过NMOS驱动单元驱动MOS功率管，降低了驱动功耗，提高了效率。

Description

一种NMOS功率管驱动电路、芯片以及系统
技术领域
本发明涉及功率管技术领域，具体为一种NMOS功率管驱动电路、芯片以及系统。
背景技术
开关电源芯片内部的功率管有功率三极管和功率MOS管两种，功率MOS管又分为PMOS功率管和NMOS功率管，由于工作原理不同，PMOS驱动电路与NMOS驱动电路完全不同。由于其内部工作时多数载流子不同，NMOS功率管相较于PMOS功率管在同等单位面积下导通电阻更小，即NMOS功率管的性能相对更优，所以NMOS功率管应用前景更为广阔，其中，在物理学中，载流子指可以自由移动的带有电荷的物质微粒。
常规开关电源芯片中MOS功率管有NMOS功率管和POMS功率管，当NMOS功率管与PMOS功率管在开关电源芯片中用作功率开关管时，由于两种MOS管的工作原理不同，NMOS驱动电路相较于PMOS驱动电路往往要增加外接的BOOST电容来维持NMOS管的栅极与源极存在可以正常工作的电压差，驱动电路结构相较于PMOS驱动电路也较为复杂。由于相同工艺水平下，单位面积的PMOS导通电阻一般为NMOS导通电阻2.5倍，NMOS功率管更容易把导通电阻做低，具有成本优势，所以市面上多数电源芯片采用的功率管为NMOS功率管。
NMOS功率管的栅极与源极之间存在寄生电容，当要开启NMOS功率管时，需给NMOS功率管的栅极与源极的寄生电容充电，充电时间越短，NMOS功率管开启速度越快；当要关闭NMOS功率管时，需给NMOS功率管的栅极与源极的寄生电容放电，放电时间越短，NMOS功率管关闭速度越快；因此，由于栅极与源极的寄生电容的存在，NMOS功率管开启关断瞬间会产生MOS功率管开关损耗，其中，功率管在导通与关断瞬间的损耗，称之为开关损耗；NMOS功率管的开关损耗和功率管开启、关断速度快慢有关；此时的充电电流也称为驱动电流的大小影响充电时间长短，充电电流越大则充电时间越短。为兼顾效率和性能功率NMOS的驱动电流基本在几十毫安。
常见的开关电源中:为了驱动功率NMOS功率管，减小NMOS功率管的开关损耗，会提供较大的驱动电流即过驱动，这些电流除了一部分对NMOS功率管寄生电容充电驱动NMOS功率管外大部分电流直接流到接地端gnd，产生功耗、存在严重的浪费；而为了提供较大的驱动电流，作为提供电流的驱动管都是比较大的，这样在芯片制作时就需要占用较大的芯片面积，且驱动管提供的大电流需由芯片的供电电压vcc提供，供电电压远高于芯片内部工作电压vdd，驱动管为了耐高压更进一步的增加了自身的尺寸增加了芯片的面积，使制造成本增加。
而且，对于电源芯片内部的NMOS功率管来说，由于NMOS功率管的寄生电容和米勒效应，在开启瞬间需要大电流将栅极电源快速提高至预设值，减少开启损耗，但是NMOS功率管的栅极电压提高至预设值后，只需很小的电流便可以将该电压维持住；而原有的方案，提供开启电流需要多个器件一级一级放大才可以，而在NMOS功率管的栅极电压提高至预设值后，还是使用前级的驱动电路提供的开启电流维持开启状态，因此造成了驱动损耗。
发明内容
本发明的目的在于克服现有驱动电路损耗大的问题，提供了一种NMOS功率管驱动电路、芯片以及系统。
为了实现上述目的，本发明提供一种NMOS功率管驱动电路，包括辅助充电单元和NMOS驱动单元，所述NMOS驱动单元用于与外部的NMOS功率管相连；
当需要导通外部的NMOS功率管时，所述NMOS驱动单元用于对所述NMOS功率管进行充电，同时所述辅助充电单元用于辅助所述NMOS驱动单元对所述NMOS功率管进行充电从而开启所述NMOS功率管；并在开启所述NMOS功率管后，仅通过所述NMOS驱动单元驱动所述NMOS功率管保持在导通状态；
当需要关断外部的NMOS功率管时，所述NMOS驱动单元和所述辅助充电单元都停止向所述NMOS功率管输入电流信号并通过所述NMOS驱动单元对所述NMOS功率管进行放电，从而关断NMOS功率管。
作为一种可实施方式，还包括：基准电路单元；所述基准电路单元用于分别为所述NMOS驱动单元和所述辅助充电单元提供第一偏置电流和第二偏置电流；
当需要导通外部的NMOS功率管时，所述NMOS驱动单元用于根据所述第一偏置电流得到第一电流信号，对所述NMOS功率管进行充电，同时所述辅助充电单元用于在基于所述第二偏置电流设定的辅助所述NMOS驱动单元进行充电的充电时间内，向所述NMOS驱动单元发送第二电流信号，所述NMOS驱动单元根据第一电流信号和第二电流信号对所述NMOS功率管进行充电，从而开启所述NMOS功率管；
并在开启所述NMOS功率管后，仅通过所述NMOS驱动单元根据所述第一偏置电流得到的第一电流信号，驱动所述NMOS功率管保持在导通状态。
作为一种可实施方式，所述NMOS驱动单元连接控制信号输入端PWM，所述控制信号输入端PWM用于向所述NMOS驱动单元发送PWM控制信号；
当需要导通外部的NMOS功率管时，所述PWM控制信号为高电平，所述NMOS驱动单元根据所述第一电流信号和所述第二电流信号得到充电电流信号，对所述NMOS功率管进行充电从而开启NMOS功率管；并在开启所述NMOS功率管后且所述PWM控制信号还是为高电平的期间内，所述辅助充电单元停止向所述NMOS功率管发送第二电流信号，所述NMOS驱动单元仅根据所述第一电流信号得到充电电流信号，驱动所述NMOS功率管保持在导通状态；
当需要关断外部的NMOS功率管时，所述PWM控制信号为低电平，所述充电电流信号消失，且所述NMOS功率管通过所述NMOS驱动单元进行放电，从而关断NMOS功率管。
作为一种可实施方式，所述基准电路单元的第一端连接基准电压输入端VREF，所述基准电路单元的第二端连接NMOS驱动单元的第一端，所述基准电路单元的第三端连接辅助充电单元的第一端；
所述NMOS驱动单元的第二端连接供电电压输入端vcc，所述NMOS驱动单元的第三端连接控制信号输入端PWM，所述NMOS驱动单元的第四端连接控制信号输出端GATE，所述NMOS驱动单元的第五端连接所述辅助充电单元的第三端，所述NMOS驱动单元的第六端连接所述辅助充电单元的第四端。
作为一种可实施方式，所述辅助充电单元的第一端连接所述基准电路单元的第三端，所述辅助充电单元的第二端连接供电电压输入端vcc，所述辅助充电单元的第三端连接所述NMOS驱动单元的第五端，所述辅助充电单元的第四端连接所述NMOS驱动单元的第六端；所述辅助充电单元包括第十九三极管Q11、第二十三极管Q12、第二十一三极管Q15、第二十二三极管Q18、第二十三三极管Q19、第二十四三极管Q22、第二十五三极管Q25、基极发射极短接的第一NPN型三极管D1、基极发射极短接的第二NPN型三极管D2、第一电容C1、第五电阻R4、第六电阻R5、第七电阻R6；
所述辅助充电单元的第一端连接所述第十九三极管Q11的基极、所述第二十一三极管Q15的基极、所述第二十二三极管Q18的基极，所述第十九三极管Q11的发射极、所述第二十一三极管Q15的发射极、所述第二十二三极管Q18的发射极都连接内部电压vdd，所述第十九三极管Q11的集电极连接所述第二十三极管Q12的发射极、所述第一电容C1的一端，所述第二十三极管Q12的基极连接所述辅助充电单元的第三端，所述第二十三极管Q12的集电极连接接地端gnd，所述第二十一三极管Q15的集电极连接所述第一电容C1的另一端、所述第五电阻R4的一端，所述第五电阻R4的另一端连接所述第二十三三极管Q19的基极，所述第二十二三极管Q18的集电极连接所述第二十三三极管Q19的集电极、所述第一NPN型三极管D1的基极、所述第一NPN型三极管D1的集电极和所述第二十四三极管Q22的基极，所述第一NPN型三极管D1的发射极连接所述第二NPN型三极管D2的集电极、所述第二NPN型三极管D2的基极，所述第二十四三极管Q22的发射极连接所述第七电阻R6的一端，所述第七电阻R6的另一端、所述第二NPN型三极管D2的发射极、所述第二十三三极管Q19的发射极都连接接地端gnd，所述第二十四三极管Q22的集电极连接所述第六电阻R5的一端、第二十五三极管Q25的基极，所述第六电阻R5的另一端、所述第二十五三极管Q25的发射极都连接所述辅助充电单元的第二端，所述第二十五三极管Q25的集电极连接所述辅助充电单元的第四端。
作为一种可实施方式，所述基准电路单元的第三端向所述辅助充电单元的第一端发送第二偏置电流，所述第十九三极管Q11导通、第二十一三极管Q15导通、第二十二三极管Q18导通；
当所述辅助充电单元的第三端接收到的电压信号为低电平时，第二十三极管Q12关断，当所述辅助充电单元的第三端接收到的电压信号为高电平时，第二十三极管Q12导通，同时第二十三三极管Q19关断、第二十四三极管Q22导通、第二十五三极管Q25导通，所述第二十五三极管Q25的基极电流经第二十五三极管Q25放大后得到第二电流信号I5并发送至所述NMOS驱动单元；而在输出第二电流信号I5的同时，所述第二偏置电流经所述第二十一三极管Q15放大后得到第五电流信号I4，通过所述第二十一三极管Q15的集电极输出的第五电流信号I4开始对第一电容C1进行充电直至第二十三三极管Q19打开、第二十四三极管Q22关断、第二十五三极管Q25关断，使得第二电流信号I5消失，所述辅助充电单元停止向所述NMOS驱动单元发送第二电流信号I5。
作为一种可实施方式，所述辅助充电单元辅助所述NMOS驱动单元进行充电的充电时间为所述第二电流信号I5持续输出的时间，所述第二电流信号I5持续输出的时间即为所述第五电流信号I4对所述第一电容C1的右极板的充电时间T1，在T1时间内，所述第一电容C1两端的电压变化量为VbeQ19-（VbeQ12+VbeQ19-vdd），计算得到T1=(VbeQ19-（VbeQ12+VbeQ19-vdd）)*C1/I4=(vdd-VbeQ12)*C1/I4，式中，C1表示第一电容C1的电容值，I4表示所述第五电流信号I4的电流值，vdd表示内部电压vdd输出的电压；其中，通过设置电容值C1、电流值I4使得T1的值大于NMOS功率管的充电时间且小于所述辅助充电单元的第三端输入的电压信号的高电平时间，从而使得仅在所述NMOS驱动单元对所述NMOS功率管进行充电的充电时间内输出所述第二电流信号I5。
相应的，本发明还提供一种芯片，包括所述的NMOS功率管驱动电路。
相应的，本发明还提供一种NMOS功率管驱动电路系统，包括NMOS功率管和所述的NMOS功率管驱动电路。
相应的，本发明还提供一种NMOS功率管驱动电路系统，包括所述的NMOS功率管驱动电路、NMOS功率管M1、供电电压VC、其他电路、第一电感L1、第八电阻R1、第二电容C2、PMOS功率管M2，所述供电电压VC的正极连接所述NMOS功率管驱动电路的供电电压输入端vcc、所述其他电路的第一端和所述PMOS功率管M2的源极，所述供电电压VC的负极连接接地端gnd，所述NMOS功率管驱动电路的一端连接所述其他电路的第二端，所述其他电路的第三端连接所述PMOS功率管M2的栅极，所述PMOS功率管M2的漏极连接所述其他电路的第四端、所述第一电感L1的一端、所述NMOS功率管M1的漏极，所述其他电路的第五端连接接地端gnd，所述NMOS功率管驱动电路的控制信号输出端GATE连接所述NMOS功率管M1的栅极，所述NMOS功率管M1的源极连接接地端gnd，所述第一电感L1的另一端连接所述第二电容C2的正极和所述第八电阻R1的一端，所述第二电容C2的负极和所述第八电阻R1的另一端都连接接地端gnd。
本发明的有益效果：本发明公开了一种NMOS功率管驱动电路、芯片以及系统；NMOS驱动单元根据第一偏置电流得到的第一电流信号，对NMOS功率管进行充电，同时辅助充电单元生成第二电流信号I5，辅助NMOS驱动单元对NMOS功率管进行充电从而开启NMOS功率管；并在开启NMOS功率管后，仅通过NMOS驱动单元根据第一偏置电流得到的第一电流信号，驱动NMOS功率管保持在导通状态；本发明仅在开启阶段通过辅助充电单元提高了NMOS驱动单元开启MOS功率管的开启速度、减少开启损耗，并在开启之后仅通过NMOS驱动单元驱动MOS功率管，降低了驱动功耗，提高了效率。
附图说明
图1为本发明实施例NMOS功率管驱动电路示意图；
图2为本发明实施例NMOS功率管驱动电路系统示意图；
图3为本发明实施例NMOS功率管驱动电路系统中PWM控制信号的电压值、第二电流信号I5的电流值和控制信号输出端GATE的电压值的变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，本实施例提供一种技术方案：一种NMOS功率管驱动电路，包括辅助充电单元STAGE2和NMOS驱动单元STAGE3，所述NMOS驱动单元用于与外部的NMOS功率管相连；
当需要导通外部的NMOS功率管时，所述NMOS驱动单元用于对所述NMOS功率管进行充电，同时所述辅助充电单元用于辅助所述NMOS驱动单元对所述NMOS功率管进行充电从而开启所述NMOS功率管；并在开启所述NMOS功率管后，仅通过所述NMOS驱动单元驱动所述NMOS功率管保持在导通状态；
当需要关断外部的NMOS功率管时，所述NMOS驱动单元和所述辅助充电单元都停止向所述NMOS功率管输入电流信号并通过所述NMOS驱动单元对所述NMOS功率管进行放电，从而关断NMOS功率管。
进一步的，还包括基准电路单元STAGE1；所述基准电路单元用于分别为所述NMOS驱动单元和所述辅助充电单元提供第一偏置电流和第二偏置电流；
当需要导通外部的NMOS功率管时，所述NMOS驱动单元用于根据所述第一偏置电流得到第一电流信号，对所述NMOS功率管进行充电，同时所述辅助充电单元用于在基于所述第二偏置电流设定的辅助所述NMOS驱动单元进行充电的充电时间内，向所述NMOS驱动单元发送第二电流信号，所述NMOS驱动单元根据第一电流信号和第二电流信号对所述NMOS功率管进行充电，从而开启所述NMOS功率管；
并在开启所述NMOS功率管后，仅通过所述NMOS驱动单元根据所述第一偏置电流得到的第一电流信号，驱动所述NMOS功率管保持在导通状态。
在本实施例中，所述NMOS驱动单元连接控制信号输入端PWM，所述控制信号输入端PWM用于向所述NMOS驱动单元发送PWM控制信号；
当需要导通外部的NMOS功率管时，所述PWM控制信号为高电平，所述NMOS驱动单元根据所述第一电流信号和所述第二电流信号得到充电电流信号，对所述NMOS功率管进行充电从而开启NMOS功率管；并在开启所述NMOS功率管后且所述PWM控制信号还是为高电平的期间内，所述辅助充电单元停止向所述NMOS功率管发送第二电流信号，所述NMOS驱动单元仅根据所述第一电流信号得到充电电流信号，驱动所述NMOS功率管保持在导通状态；
当需要关断外部的NMOS功率管时，所述PWM控制信号为低电平，所述充电电流信号消失，且所述NMOS功率管通过所述NMOS驱动单元进行放电，从而关断NMOS功率管。
具体的，当需要导通外部的NMOS功率管时，所述NMOS驱动单元根据第一偏置电流I3得到第一电流信号I8，同时所述辅助充电单元生成第二电流信号I5并发送至所述NMOS驱动单元，所述NMOS驱动单元对所述第一电流信号I8和所述第二电流信号I5的电流值之和进行放大得到充电电流信号IE，通过所述充电电流信号IE对所述NMOS功率管进行充电，从而开启NMOS功率管，开启之后，所述辅助充电单元停止向所述NMOS驱动单元发送第二电流信号I5，所述NMOS驱动单元仅对所述第一电流信号I8进行放大，得到电流值降低的充电电流信号IE，通过所述充电电流信号IE驱动所述NMOS功率管保持在导通状态，从而在加快开启速度的同时降低驱动阶段的功率损耗；
当需要关断外部的NMOS功率管时，所述NMOS驱动单元停止向所述NMOS功率管输入第二电流信号I8，同时所述辅助充电单元停止向所述NMOS功率管输入第二电流信号I5，且所述NMOS功率管通过所述NMOS驱动单元进行放电从而关断NMOS功率管。
在本实施例中，如图1所示，所述基准电路单元的第一端连接基准电压输入端VREF，所述基准电路单元的第二端连接NMOS驱动单元的第一端，所述基准电路单元的第三端连接辅助充电单元的第一端；
所述NMOS驱动单元的第二端连接供电电压输入端vcc，所述NMOS驱动单元的第三端连接控制信号输入端PWM，所述NMOS驱动单元的第四端连接控制信号输出端GATE；
所述辅助充电单元的第二端连接供电电压输入端vcc，所述辅助充电单元的第三端连接所述NMOS驱动单元的第五端，所述辅助充电单元的第四端连接所述NMOS驱动单元的第六端。
其中，所述控制信号输入端PWM向所述NMOS驱动单元的第三端输入的为PWM控制信号，如图3所示，所述PWM控制信号为周期性的矩形波信号，PWM控制信号的一个开关周期对应一个PWM周期，当PWM控制信号为高电平时，即需要导通外部的NMOS功率管，当PWM控制信号为低电平时，即需要关断外部的NMOS功率管。
在本实施例中，所述基准电路单元的第一端连接基准电压输入端VREF，所述基准电路单元的第二端连接NMOS驱动单元的第一端，所述基准电路单元的第三端连接辅助充电单元的第一端；所述基准电路单元包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第四三极管Q4、第五三极管Q6和第一电阻R1，所述第二三极管Q2的基极连接所述基准电路单元的第一端，所述第二三极管Q2的发射极连接第一电阻R1的一端，所述第一电阻R1的另一端连接接地端gnd，所述第二三极管Q2的集电极连接所述第一三极管Q1的集电极、所述第一三极管Q1的基极、所述第三三极管Q3的基极和所述基准电路单元的第三端，所述第一三极管Q1的发射极、所述第三三极管Q3的发射极都连接内部电压vdd，所述第三三极管Q3的集电极连接所述第四三极管Q4的集电极、所述第四三极管Q4的基极和所述第五三极管Q6的基极，所述第四三极管Q4的发射极连接接地端gnd，所述第五三极管Q6的发射极连接接地端gnd，所述第五三极管Q6的集电极连接所述基准电路单元的第二端。
具体的，在本实施例中，所述基准电路单元分别为所述NMOS驱动单元和所述辅助充电单元提供第一偏置电流和第二偏置电流，其中，如图1所示，所述基准电压输入端VREF输入的基准电压信号为芯片内部电路产生的固定值，设基准电压信号的电压值为VREF，第二三极管Q2的基极发射极电压的电压值为VbeQ2，则流过第一电阻R1的电流信号I1的电流值I1=(VREF-VbeQ2)/R1，其中，R1表示第一电阻R1的电阻值；第一三极管Q1、第三三极管Q3组成第一电流镜，第四三极管Q4、第五三极管Q6组成第二电流镜，由于组成电流镜的三极管的集电极电流与三极管的发射区面积成正比，因此可以设第一三极管Q1、第三三极管Q3的发射区面积之比为1：M，第四三极管Q4、第五三极管Q6的发射区面积之比为1：N，则图1中电流信号I2的电流值I2= M*I1，电流信号I3的电流值I3=N*I2，得到I3=M*N*I1，其中，电流信号I3即为向所述NMOS驱动单元提供的第一偏置电流。
在本实施例中，所述NMOS驱动单元的第一端连接所述基准电路单元的第二端，所述NMOS驱动单元的第二端连接供电电压输入端vcc，所述NMOS驱动单元的第三端连接控制信号输入端PWM，所述NMOS驱动单元的第四端连接控制信号输出端GATE，所述NMOS驱动单元的第五端连接所述辅助充电单元的第三端，所述NMOS驱动单元的第六端连接所述辅助充电单元的第四端；所述NMOS驱动单元包括第六三极管Q5、第七三极管Q7、第八三极管Q8、第九三极管Q9、第十三极管Q10、第十一三极管Q13、第十二三极管Q14、第十三三极管Q16、第十四三极管Q17、第十五三极管Q20、第十六三极管Q21、第十七三极管Q23、第十八三极管Q24、第二电阻R2、第三电阻R3、第四电阻R7和第一稳压二极管DZ1；
所述第六三极管Q5的发射极、所述第七三极管Q7的发射极、所述第九三极管Q9的发射极、所述第十一三极管Q13的发射极、所述第十三三极管Q16的发射极、所述第十五三极管Q20的发射极都连接所述NMOS驱动单元的第二端，所述第六三极管Q5的集电极连接所述第六三极管Q5的基极、所述第七三极管Q7的基极和所述NMOS驱动单元的第一端，所述第七三极管Q7的基极连接所述第九三极管Q9的基极、所述第十一三极管Q13的基极、所述第十三三极管Q16的基极和所述第十五三极管Q20的基极，所述第七三极管Q7的集电极连接所述第八三极管Q8的集电极、所述NMOS驱动单元的第五端和所述第十三极管Q10的基极，所述第八三极管Q8的基极连接所述NMOS驱动单元的第三端，所述第八三极管Q8的发射极连接接地端gnd，所述第十三极管Q10的发射极连接接地端gnd，所述第十三极管Q10的集电极连接第三电阻R3的一端、第二电阻R2的一端和所述第九三极管Q9的集电极，所述第十一三极管Q13的集电极连接所述第十二三极管Q14的集电极、所述第十六三极管Q21的基极，所述第十二三极管Q14的基极连接第二电阻R2的另一端，所述第十二三极管Q14的发射极连接接地端gnd，所述第十三三极管Q16的集电极连接所述第十四三极管Q17的集电极、所述第十八三极管Q24的基极，所述第十四三极管Q17的基极连接所述第三电阻R3的另一端，所述第十四三极管Q17的发射极连接接地端gnd，所述第十五三极管Q20的集电极连接所述第十六三极管Q21的集电极、所述第一稳压二极管DZ1的阴极、所述第十七三极管Q23的基极和所述NMOS驱动单元的第六端，所述第十六三极管Q21的发射极、所述第一稳压二极管DZ1的阳极都连接接地端gnd，所述第十七三极管Q23的集电极连接所述NMOS驱动单元的第二端，所述第十七三极管Q23的发射极连接所述第十八三极管Q24的集电极、所述第四电阻R7的一端和所述NMOS驱动单元的第四端，所述第十八三极管Q24的发射极和所述第四电阻R7的另一端都连接接地端gnd。
在本实施例中，所述基准电路单元的第二端向所述NMOS驱动单元的第一端发送第一偏置电流，所述第六三极管Q5导通、第七三极管Q7导通、第九三极管Q9导通、第十一三极管Q13导通、第十三三极管Q16导通、第十五三极管Q20导通；
当需要关断外部的NMOS功率管时，所述控制信号输入端PWM向所述NMOS驱动单元的第三端输入PWM控制信号且为低电平，所述第八三极管Q8关断、第十三极管Q10导通、第十二三极管Q14关断、第十六三极管Q21导通，从所述第十五三极管Q20的集电极输出的第一电流信号I8通过第十六三极管Q21全部流到地，同时第十七三极管Q23关断、第十四三极管Q17关断、第十八三极管Q24导通，所述第十七三极管Q23停止向外部的NMOS功率管输入充电电流信号IE，且所述NMOS功率管通过第十八三极管Q24、第四电阻R7对地进行放电，从而关断NMOS功率管；
当需要导通外部的NMOS功率管时，所述控制信号输入端PWM向所述NMOS驱动单元的第三端输入PWM控制信号且为高电平，第八三极管Q8导通、第十三极管Q10关断、第十二三极管Q14导通、第十五三极管Q21关断，从所述第十一三极管Q13的集电极输出的第三电流信号I6通过第十二三极管Q14全部流到地，同时第十七三极管Q23导通、第十四三极管Q17导通、第十八三极管Q24关断，所述第十五三极管Q20的集电极输出的第一电流信号I8发送至所述第十七三极管Q23的基极；同时所述第十七三极管Q23的基极接收到所述辅助充电单元发送的第二电流信号I5，所述第一电流信号I8和所述第二电流信号I5经所述第十七三极管Q23放大后得到充电电流信号IE并发送至所述NMOS驱动单元的第四端，从而对NMOS功率管进行充电，开启所述NMOS功率管；当所述NMOS功率管开启后且所述PWM控制信号还是为高电平的期间内，所述第二电流信号I5消失，所述第一电流信号I8经所述第十七三极管Q23放大后得到的充电电流信号IE发送至所述NMOS驱动单元的第四端，从而驱动所述NMOS功率管保持导通状态。
具体的，当所述控制信号输入端PWM输入至所述NMOS驱动单元的第三端的PWM控制信号为高电平时，所述NMOS驱动单元的第五端向所述辅助充电单元的第三端发送的电压信号为高电平；所述NMOS驱动单元根据所述第一偏置电流I3得到第一电流信号I8，同时所述辅助充电单元的第四端向所述NMOS驱动单元的第六端输入第二电流信号I5，此时所述第十七三极管Q23的基极电压信号IB=I8+I5，第一电流信号I8和第二电流信号I5经第十七三极管Q23放大后得到充电电流信号IE，用于对NMOS功率管进行充电，从而开启外部的NMOS功率管，加快NMOS功率管的开启速度，减小NMOS功率管的开关损耗；而在NMOS功率管开启后且所述PWM控制信号还是为高电平的期间内，所述辅助充电单元停止向外部的NMOS功率管输入第二电流信号I5，即第二电流信号I5消失，此时所述第十七三极管Q23的基极电压信号IB=I8，即只有第一电流信号I8经第十七三极管Q23进行放大得到充电电流信号IE，使得通过更小的电流驱动NMOS功率管保持在导通状态，从而减小NMOS功率管在驱动过程中的驱动损耗；
而当所述NMOS驱动单元的第三端输入的PWM控制信号为低电平时，所述NMOS驱动单元的第五端向所述辅助充电单元的第三端发送的电压信号也为低电平，所述NMOS驱动单元和所述辅助充电单元都分别停止向外部的NMOS功率管输入任何电流信号，并使得所述NMOS功率管通过所述NMOS驱动单元的第十八三极管Q24和第四电阻R7对地进行放电，所述控制信号输出端GATE的电压信号迅速为低电平，促使NMOS功率管关断。
在本实施例中，所述辅助充电单元的第一端连接所述基准电路单元的第三端，所述辅助充电单元的第二端连接供电电压输入端vcc，所述辅助充电单元的第三端连接所述NMOS驱动单元的第五端，所述辅助充电单元的第四端连接所述NMOS驱动单元的第六端；所述辅助充电单元包括第十九三极管Q11、第二十三极管Q12、第二十一三极管Q15、第二十二三极管Q18、第二十三三极管Q19、第二十四三极管Q22、第二十五三极管Q25、基极发射极短接的第一NPN型三极管D1、基极发射极短接的第二NPN型三极管D2、第一电容C1、第五电阻R4、第六电阻R5、第七电阻R6；
所述辅助充电单元的第一端连接所述第十九三极管Q11的基极、所述第二十一三极管Q15的基极、所述第二十二三极管Q18的基极，所述第十九三极管Q11的发射极、所述第二十一三极管Q15的发射极、所述第二十二三极管Q18的发射极都连接内部电压vdd，所述第十九三极管Q11的集电极连接所述第二十三极管Q12的发射极、所述第一电容C1的一端，所述第二十三极管Q12的基极连接所述辅助充电单元的第三端，所述第二十三极管Q12的集电极连接接地端gnd，所述第二十一三极管Q15的集电极连接所述第一电容C1的另一端、所述第五电阻R4的一端，所述第五电阻R4的另一端连接所述第二十三三极管Q19的基极，所述第二十二三极管Q18的集电极连接所述第二十三三极管Q19的集电极、所述第一NPN型三极管D1的基极、所述第一NPN型三极管D1的集电极和所述第二十四三极管Q22的基极，所述第一NPN型三极管D1的发射极连接所述第二NPN型三极管D2的集电极、所述第二NPN型三极管D2的基极，所述第二十四三极管Q22的发射极连接所述第七电阻R6的一端，所述第七电阻R6的另一端、所述第二NPN型三极管D2的发射极、所述第二十三三极管Q19的发射极都连接接地端gnd，所述第二十四三极管Q22的集电极连接所述第六电阻R5的一端、第二十五三极管Q25的基极，所述第六电阻R5的另一端、所述第二十五三极管Q25的发射极都连接所述辅助充电单元的第二端，所述第二十五三极管Q25的集电极连接所述辅助充电单元的第四端。
所述基准电路单元的第三端向所述辅助充电单元的第一端发送第二偏置电流，所述第十九三极管Q11导通、第二十一三极管Q15导通、第二十二三极管Q18导通；
当所述辅助充电单元的第三端接收到的电压信号为低电平时，所述第二十三极管Q12关断，与所述第二十三极管Q12的发射极连接的所述第一电容C1的左极板电压为内部电压vdd输出的电压vdd，所述第一电容C1的右极板电压为第二十三三极管Q19的基极发射极电压VbeQ19，得到第一电容C1两端压差为vdd-Vbe Q19；当所述辅助充电单元的第三端接收到的电压信号为高电平时，第二十三极管Q12导通，第一电容C1的左极板电压由vdd变为VbeQ12，第一电容C1的右极板电压变为VbeQ12+VbeQ19-vdd且为负值，同时第二十三三极管Q19关断、第二十四三极管Q22导通、第二十五三极管Q25导通，所述第二十五三极管Q25的基极电流经第二十五三极管Q25放大后得到第二电流信号I5并发送至所述NMOS驱动单元；而在输出第二电流信号I5的同时，所述第二偏置电流经所述第二十一三极管Q15放大后得到第五电流信号I4，通过所述第二十一三极管Q15的集电极输出的第五电流信号I4开始对第一电容C1进行充电直至第一电容C1的右极板电压为VbeQ19时，第二十三三极管Q19打开、第二十四三极管Q22关断、第二十五三极管Q25关断，使得第二电流信号I5消失，所述辅助充电单元停止向所述NMOS驱动单元发送第二电流信号I5；其中，所述辅助充电单元辅助所述NMOS驱动单元进行充电的充电时间为所述第二电流信号I5持续输出的时间，所述第二电流信号I5持续输出的时间即为所述第五电流信号I4对所述第一电容C1的右极板的充电时间T1，在T1时间内，所述第一电容C1两端的电压变化量为VbeQ19-（VbeQ12+VbeQ19-vdd），计算得到T1=(VbeQ19-（VbeQ12+VbeQ19-vdd）)*C1/I4=(vdd-VbeQ12)*C1/I4，式中，C1表示第一电容C1的电容值，I4表示所述第五电流信号I4的电流值，vdd表示内部电压vdd输出的电压，VbeQ19表示第二十三三极管Q19的基极发射极电压；通过设置电容值C1、电流值I4使得T1的值大于NMOS功率管的充电时间且小于所述辅助充电单元的第三端输入的电压信号的高电平时间，从而使得仅在所述NMOS驱动单元对所述NMOS功率管进行充电的充电时间内输出所述第二电流信号I5，辅助所述NMOS功率管驱动单元开启NMOS功率管，提高开启速度，减小开关功耗；并在开启之后仅通过所述NMOS驱动单元驱动所述NMOS功率管保持导通状态，减小驱动功耗。
具体的，所述辅助充电单元的第三端输入电压信号的高电平时间即为PWM控制信号的高电平时间；设置电容值C1、电流值I4使得T1的值大于NMOS功率管的充电时间且小于所述辅助充电单元的第三端输入的电压信号的高电平时间具体为：设置合适的电容值C1、电流值I4的值使T1的值略大于功率NMOS管的充电时间且远小于PWM控制信号的高电平时间，使得在短时间内开启NMOS功率管，减小功率NMOS管的开关损耗，并在开启NMOS功率管后在PWM控制信号的高电平时间仅使用所述NMOS驱动单元向NMOS功率管提供电流，使得所述NMOS功率管维持在开启后的驱动状态，从而降低驱动损耗，其中，NMOS功率管的充电时间可以通过查表计算得出；如图3中的（1）所示，当所述第十七三极管Q23的基极电压IB=I8+I5时，比当基极电压IB=I8时，所述控制信号输出端GATE电压即NMOS功率管栅极电压的增长速度更快即更快达到外部NMOS功率管的开启电压，从而加快NMOS功率管的开启速度，而且，如图3中的（2）所示，所述辅助充电单元向所述NMOS驱动单元发送的第二电流信号I5仅存在于所述NMOS功率管的开启阶段，且远小于所述PWM控制信号的高电平时间，从而降低驱动阶段的功率损耗。
进一步的，在T1时间内，所述第二十四三极管Q22的基极电压为VbeD1+VbeD2，所述第二十五三极管Q25的基极电流IbQ25=(VbeD1+VbeD2-VbeQ22)/R6-VbeQ25/R5，假设所述第二十五三极管Q25的放大倍数为β，得到所述二电流信号I5的电流值I5=β*IbQ25；式中，VbeD1表示第一NPN型三极管D1的基极发射极电压，VbeD2表示第二NPN型三极管D2的基极发射极电压，R5表示第六电阻R5的电阻值，R6表示第七电阻R6的电阻值。
具体的，在本实施例中，基极发射极机短接的所述第一NPN型三极管D1、第二NPN型三极管D2作为二极管使用，所述第二十四三极管Q22的发射极电流IEQ22=VbeQ22/R6，其中，第二电流信号I5的电流值I5为毫安级别，可以设置为2倍的I8，另外，需要注意的是，在本实施例中，各个三极管的基极发射极电压Vbe默认相同，例如，VbeD1=VbeD2=VbeQ22。
在本实施例中，假设当本实施例设计的所述NMOS驱动单元单独工作时，由于开启NMOS功率管的充电电流信号IE的电流值基本为几十毫安，第十七三极管Q23的放大倍数β约等于100，那么充电电流信号IE的电流值IE=β*IB，得到IB在几百微安左右，而I1的值基本在十几微安左右，因此，由于第三电流信号I6、第四电流信号I7、第一电流信号I8为同一量级且都由第一偏置电流I3按第六三极管Q5、第十一三极管Q13、第十三三极管Q16、第十五三极管Q20的发射区面积即三极管的个数的比例得到，且单个三极管的电流能力只有几十微安，这样只有十倍于第六三极管Q5数量左右的增加第十一三极管Q13、第十三三极管Q16、第十五三极管Q20的个数才能够输出几百微安的电流，这样芯片中第十一三极管Q13、第十三三极管Q16、第十五三极管Q20的面积占比就会很大；而且，由于第三电流信号I6、第四电流信号I7、第一电流信号I8的电流大且电路中的器件工作在开关状态，开关大电流状态会对芯片内部内部电压vdd产生影响，另外，由于第十一三极管Q13、第十三三极管Q16、第十五三极管Q20都是vcc高压供电耐高压设计，这样更增加了第十一三极管Q13、第十三三极管Q16、第十五三极管Q20的面积；
而且，由于当本实施例设计的所述NMOS驱动单元单独工作时，第三电流信号I6、第四电流信号I7、第一电流信号I8都在几百微安左右；当PWM控制信号为低电平时，第一电流信号I8全部经第十六三极管Q21流到地；当PWM控制信号为高电平时，第三电流信号I6全部经第十二三极管Q14流到地，这样更加增加了芯片的功耗，造成浪费。
因此，本实施例进一步的设计了所述辅助充电单元STAGE2，当NMOS功率管要开启时，所述辅助充电单元STAGE2和所述NMOS驱动单元STAGE3共同工作，第二电流信号I5以毫安级别的电流加到第十七三极管Q23基极和第一电流信号I8一起作为基极电流信号IB通过第十七三极管Q23放大产生开启NMOS功率管的充电电流信号IE，其中，第一电流信号I8的电流值为几百微安且小于I5；相对于STAGE3单独工作时能够对NMOS功率管进行瞬间充电，加快了NMOS功率管的导通速度；另外，由于第二电流信号I5都数倍大于第三电流信号I6、第一电流信号I8，所以第三电流信号I6、第一电流信号I8的电流值可以减小数倍，这样相对于所述NMOS驱动单元STAGE3单独工作时白白流到地的电流就会数倍减小、芯片功耗减小。
同时由于相对于STAGE3单独工作时，所述辅助充电单元STAGE2和所述NMOS驱动单元STAGE3共同工作时的第三电流信号I6、第一电流信号I8减小，使得在制造芯片时对应的第十一三极管Q13、第十五三极管Q20的PNP三极管的个数减小数倍，减小了芯片面积降低了芯片制造成本。
而且，当所述NMOS驱动单元STAGE3单独工作时，在PWM控制信号一个开关周期T内由第三电流信号I6、第一电流信号I8产生的功耗P1=U*I*t=vcc*I6*T*D+ vcc*I8*T*（1-D），式中，T为PWM控制信号的一个开关周期，D为PWM控制信号的占空比即PWM控制信号的高电平时间与T的比值，I6表示当所述NMOS驱动单元STAGE3单独工作时第三电流信号I6的电流值，I8表示当所述NMOS驱动单元STAGE3单独工作时第一电流信号I8的电流值，vcc表示供电电压输入端vcc输入的电压值；而当所述辅助充电单元STAGE2、所述NMOS驱动单元STAGE3共同工作时在一个开关周期T内时，由第三电流信号I6、第一电流信号I8产生的功耗P2=U*I*t=vcc*I6’*T*D+vcc*I8’*T*（1-D），式中，T为PWM控制信号的一个开关周期，D为PWM控制信号的占空比即PWM控制信号的高电平时间与T的比值，I6’表示所述辅助充电单元STAGE2、所述NMOS驱动单元STAGE3共同工作时第三电流信号I6的电压值，I8’表示所述辅助充电单元STAGE2、所述NMOS驱动单元STAGE3共同工作时第一电流信号I8的电压值；同时相同的开关周期内相对于所述辅助充电单元STAGE2单独工作时增加了第二电流信号I5的额外功耗P3=（vcc-VDZ）*I5*T1，其中，VDZ表示第一稳压二极管DZ1的两端电压，大约在8V左右，I5表示第二电流信号I5的电流值，T1表示第二电流信号I5持续输出的时间，vcc表示供电电压输入端vcc输入的电压值；可以看到，对比P1、P2、P3，所述辅助充电单元STAGE2、所述NMOS驱动单元STAGE3共同工作相对于STAGE2单独工作时相同的开关周期内减小的功耗P4=P1-P2-P3=vcc*I6*T*D+ vcc*I8*T*（1-D）-vcc*I6’*T*D- vcc*I8’*T*（1-D）-（vcc-VDZ）*I5*T1；由于T1远远小于T，设T为T1的十倍，且第二电流信号I5绝大部分用来对功率NMOS的寄生电容充电，则P3可以忽略；I6’、I8’又数倍小于I6、I8，设I6、I8为I6’、I8’的五倍，则P4=P1-P2=0.8P1，可以看到所述辅助充电单元STAGE2、所述NMOS驱动单元STAGE3共同工作时损耗大大减小。
本实施例只在NMOS功率管要开启时增大第十七三极管Q23的基极电流使充电电流信号IE增大加快了NMOS功率管的开启速度，减小了NMOS功率管的开关损耗和驱动损耗。
本实施例提供了一种晶体管工艺实现的用于开关电源应用的NMOS功率管驱动电路，能够加快功率MOS管的导通速度减小开关损耗、降低芯片功耗、减小芯片面积降低制造成本的优点。晶体管工艺中每个器件都是相互隔离的，所以该电路具有良好的抗闩锁能力和抗干扰能力。
本实施例是用高压晶体管模拟电路集成电路制造工艺实现的，用于开关电源应用的NMOS功率管驱动电路。对于电源芯片内部的NMOS功率管来说，由于NMOS功率管的寄生电容和米勒效应，在开启瞬间需要大电流将栅极电源快速提高至预设值，减少开启损耗，但是NMOS功率管的栅极电压提高至预设值后，只需很小的电流便可以将该电压维持住；对于集成电路来说，提供此开启电流需要多个器件一级一级放大才可以，原有的方案，是NMOS功率管的栅极电压提高至预设值后，虽然需要的维持电流不大，但是前级的电路功耗没有同步降低，其中，因为是通过多级电流镜，电流值是不会变化的；而本实施例提供的电路的优势是，降低SATGE3模块的功耗，通过STAGE2模块提供瞬态电流给第十七三极管Q23供电，实现充电电流信号IE大电流输出，快速开启NMOS功率管；STAGE2模块工作的时间比较短，后续就可以通过小电流I8来维持GATE的电流，确保MOS功率管的栅极电压维持住即可；而本发明通过两个模块来降低功耗，在提高MOS功率管的开启速度、减少开启损耗的同时降低驱动功耗，提高效率。
基于同一发明构思，本发明实施例还提供一种芯片，包括所述的NMOS功率管驱动电路。
基于同一发明构思，本发明实施例还提供一种NMOS功率管驱动电路系统，包括NMOS功率管和所述的NMOS功率管驱动电路。
基于同一发明构思，如图2所示，本发明实施例还提供一种NMOS功率管驱动电路系统，包括所述的NMOS功率管驱动电路、NMOS功率管M1、供电电压VC、其他电路、第一电感L1、第八电阻R1、第二电容C2、PMOS功率管M2，所述供电电压VC的正极连接所述NMOS功率管驱动电路的供电电压输入端vcc、所述其他电路的第一端和所述PMOS功率管M2的源极，所述供电电压VC的负极连接接地端gnd，所述NMOS功率管驱动电路的一端连接所述其他电路的第二端，所述其他电路的第三端连接所述PMOS功率管M2的栅极，所述PMOS功率管M2的漏极连接所述其他电路的第四端、所述第一电感L1的一端、所述NMOS功率管M1的漏极，所述其他电路的第五端连接接地端gnd，所述NMOS功率管驱动电路的控制信号输出端GATE连接所述NMOS功率管M1的栅极，所述NMOS功率管M1的源极连接接地端gnd，所述第一电感L1的另一端连接所述第二电容C2的正极和所述第八电阻R1的一端，所述第二电容C2的负极和所述第八电阻R1的另一端都连接接地端gnd。
本发明虽然己以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种NMOS功率管驱动电路，其特征在于，包括辅助充电单元、NMOS驱动单元和基准电路单元，所述NMOS驱动单元用于与外部的NMOS功率管相连；所述基准电路单元用于分别为所述NMOS驱动单元和所述辅助充电单元提供第一偏置电流和第二偏置电流；
当需要导通外部的NMOS功率管时，所述NMOS驱动单元用于根据所述第一偏置电流得到第一电流信号，对所述NMOS功率管进行充电，同时所述辅助充电单元用于在基于所述第二偏置电流设定的辅助所述NMOS驱动单元进行充电的充电时间内，向所述NMOS驱动单元发送第二电流信号，所述NMOS驱动单元根据第一电流信号和第二电流信号对所述NMOS功率管进行充电，从而开启所述NMOS功率管；
并在开启所述NMOS功率管后，仅通过所述NMOS驱动单元根据所述第一偏置电流得到的第一电流信号，驱动所述NMOS功率管保持在导通状态。
2.根据权利要求1所述的NMOS功率管驱动电路，其特征在于，所述NMOS驱动单元连接控制信号输入端PWM，所述控制信号输入端PWM用于向所述NMOS驱动单元发送PWM控制信号；
当需要导通外部的NMOS功率管时，所述PWM控制信号为高电平，所述NMOS驱动单元根据所述第一电流信号和所述第二电流信号得到充电电流信号，对所述NMOS功率管进行充电从而开启NMOS功率管；并在开启所述NMOS功率管后且所述PWM控制信号还是为高电平的期间内，所述辅助充电单元停止向所述NMOS功率管发送第二电流信号，所述NMOS驱动单元仅根据所述第一电流信号得到充电电流信号，驱动所述NMOS功率管保持在导通状态；
当需要关断外部的NMOS功率管时，所述PWM控制信号为低电平，所述充电电流信号消失，且所述NMOS功率管通过所述NMOS驱动单元进行放电，从而关断NMOS功率管。
3.根据权利要求1所述的NMOS功率管驱动电路，其特征在于，所述基准电路单元的第一端连接基准电压输入端VREF，所述基准电路单元的第二端连接NMOS驱动单元的第一端，所述基准电路单元的第三端连接辅助充电单元的第一端；
所述NMOS驱动单元的第二端连接供电电压输入端vcc，所述NMOS驱动单元的第三端连接控制信号输入端PWM，所述NMOS驱动单元的第四端连接控制信号输出端GATE，所述NMOS驱动单元的第五端连接所述辅助充电单元的第三端，所述NMOS驱动单元的第六端连接所述辅助充电单元的第四端。
4.根据权利要求1所述的NMOS功率管驱动电路，其特征在于，所述辅助充电单元的第一端连接所述基准电路单元的第三端，所述辅助充电单元的第二端连接供电电压输入端vcc，所述辅助充电单元的第三端连接所述NMOS驱动单元的第五端，所述辅助充电单元的第四端连接所述NMOS驱动单元的第六端；所述辅助充电单元包括第十九三极管Q11、第二十三极管Q12、第二十一三极管Q15、第二十二三极管Q18、第二十三三极管Q19、第二十四三极管Q22、第二十五三极管Q25、基极发射极短接的第一NPN型三极管D1、基极发射极短接的第二NPN型三极管D2、第一电容C1、第五电阻R4、第六电阻R5、第七电阻R6；
所述辅助充电单元的第一端连接所述第十九三极管Q11的基极、所述第二十一三极管Q15的基极、所述第二十二三极管Q18的基极，所述第十九三极管Q11的发射极、所述第二十一三极管Q15的发射极、所述第二十二三极管Q18的发射极都连接内部电压vdd，所述第十九三极管Q11的集电极连接所述第二十三极管Q12的发射极、所述第一电容C1的一端，所述第二十三极管Q12的基极连接所述辅助充电单元的第三端，所述第二十三极管Q12的集电极连接接地端gnd，所述第二十一三极管Q15的集电极连接所述第一电容C1的另一端、所述第五电阻R4的一端，所述第五电阻R4的另一端连接所述第二十三三极管Q19的基极，所述第二十二三极管Q18的集电极连接所述第二十三三极管Q19的集电极、所述第一NPN型三极管D1的基极、所述第一NPN型三极管D1的集电极和所述第二十四三极管Q22的基极，所述第一NPN型三极管D1的发射极连接所述第二NPN型三极管D2的集电极、所述第二NPN型三极管D2的基极，所述第二十四三极管Q22的发射极连接所述第七电阻R6的一端，所述第七电阻R6的另一端、所述第二NPN型三极管D2的发射极、所述第二十三三极管Q19的发射极都连接接地端gnd，所述第二十四三极管Q22的集电极连接所述第六电阻R5的一端、第二十五三极管Q25的基极，所述第六电阻R5的另一端、所述第二十五三极管Q25的发射极都连接所述辅助充电单元的第二端，所述第二十五三极管Q25的集电极连接所述辅助充电单元的第四端。
5.根据权利要求4所述的NMOS功率管驱动电路，其特征在于，所述基准电路单元的第三端向所述辅助充电单元的第一端发送第二偏置电流，所述第十九三极管Q11导通、第二十一三极管Q15导通、第二十二三极管Q18导通；
当所述辅助充电单元的第三端接收到的电压信号为低电平时，第二十三极管Q12关断，当所述辅助充电单元的第三端接收到的电压信号为高电平时，第二十三极管Q12导通，同时第二十三三极管Q19关断、第二十四三极管Q22导通、第二十五三极管Q25导通，所述第二十五三极管Q25的基极电流经第二十五三极管Q25放大后得到第二电流信号I5并发送至所述NMOS驱动单元；而在输出第二电流信号I5的同时，所述第二偏置电流经所述第二十一三极管Q15放大后得到第五电流信号I4，通过所述第二十一三极管Q15的集电极输出的第五电流信号I4开始对第一电容C1进行充电直至第二十三三极管Q19打开、第二十四三极管Q22关断、第二十五三极管Q25关断，使得第二电流信号I5消失，所述辅助充电单元停止向所述NMOS驱动单元发送第二电流信号I5。
6.根据权利要求5所述的NMOS功率管驱动电路，其特征在于，所述辅助充电单元辅助所述NMOS驱动单元进行充电的充电时间为所述第二电流信号I5持续输出的时间，所述第二电流信号I5持续输出的时间即为所述第五电流信号I4对所述第一电容C1的右极板的充电时间T1，在T1时间内，所述第一电容C1两端的电压变化量为VbeQ19-（VbeQ12+VbeQ19-vdd），计算得到T1=(VbeQ19-（VbeQ12+VbeQ19-vdd）)*C1/I4=(vdd-VbeQ12)*C1/I4，式中，C1表示第一电容C1的电容值，I4表示所述第五电流信号I4的电流值，vdd表示内部电压vdd输出的电压；其中，通过设置电容值C1、电流值I4使得T1的值大于NMOS功率管的充电时间且小于所述辅助充电单元的第三端输入的电压信号的高电平时间，从而使得仅在所述NMOS驱动单元对所述NMOS功率管进行充电的充电时间内输出所述第二电流信号I5。
7.一种芯片，其特征在于，包括如权利要求1-6任一项所述的NMOS功率管驱动电路。
8.一种NMOS功率管驱动电路系统，其特征在于，包括NMOS功率管和如权利要求1-6任一项所述的NMOS功率管驱动电路。
CN202211495760.5A 2022-11-28 2022-11-28 一种nmos功率管驱动电路、芯片以及系统 Active CN115528892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211495760.5A CN115528892B (zh) 2022-11-28 2022-11-28 一种nmos功率管驱动电路、芯片以及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211495760.5A CN115528892B (zh) 2022-11-28 2022-11-28 一种nmos功率管驱动电路、芯片以及系统

Publications (2)

Publication Number Publication Date
CN115528892A CN115528892A (zh) 2022-12-27
CN115528892B true CN115528892B (zh) 2023-04-14

Family

ID=84704946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211495760.5A Active CN115528892B (zh) 2022-11-28 2022-11-28 一种nmos功率管驱动电路、芯片以及系统

Country Status (1)

Country Link
CN (1) CN115528892B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735663B2 (en) * 2013-02-20 2017-08-15 Power Integrations, Inc. BJT drive scheme
CN108322200B (zh) * 2018-02-26 2021-09-14 武汉英弗耐斯电子科技有限公司 一种用于驱动功率开关器件的驱动电路
CN112072898B (zh) * 2020-11-11 2021-02-02 上海芯龙半导体技术股份有限公司南京分公司 一种nmos功率管栅极箝位驱动模块、驱动电路和开关电源
CN113050740B (zh) * 2021-03-09 2022-06-17 上海物骐微电子有限公司 一种低功耗启动电路
CN113067464B (zh) * 2021-06-02 2021-08-24 上海芯龙半导体技术股份有限公司 Nmos功率管栅极驱动模块、驱动电路及开关电源
CN114826225A (zh) * 2022-05-07 2022-07-29 南通峰脉电源科技有限公司 一种调节半导体开关导通速度的驱动电路系统

Also Published As

Publication number Publication date
CN115528892A (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
EP2782233B1 (en) High-voltage heavy-current drive circuit applied in power factor corrector
US5939909A (en) Driver circuit having preslewing circuitry for improved slew rate control
CN112072898B (zh) 一种nmos功率管栅极箝位驱动模块、驱动电路和开关电源
US7705638B2 (en) Switching control circuit with reduced dead time
JPH03185916A (ja) パワーｆｅｔ用適応ゲート充電回路
US5140190A (en) Output circuit for a bipolar complementary metal oxide semiconductor
US4688001A (en) High Efficiency, low distortion amplifier
WO2024078180A1 (zh) 一种电荷泵电路
KR960016010B1 (ko) 지연-펄스 발생기
CN115528892B (zh) 一种nmos功率管驱动电路、芯片以及系统
EP1113578B1 (en) Semiconductor protective control unit for controlling output transistors connected to inductive load
EP0196131A1 (en) Amplifier arrangement
KR100646026B1 (ko) 넓은 주파수범위를 가지는 ｓｒｐｐ회로
US5166544A (en) Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on
EP0657995A1 (en) Mixed typology output stage
CN111614073A (zh) 一种低成本的电源反接保护电路
JP2000262042A (ja) 駆動回路およびそれを用いたチャージポンプ昇圧回路
US4975603A (en) Method and circuitry for compensating for negative internal ground voltage glitches
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
CN115333338B (zh) 一种电机控制器负偏压半桥预驱电路
JP3470517B2 (ja) 半導体回路
US5616971A (en) Power switching circuit
JP2004072424A (ja) Ｍｏｓゲートトランジスタのゲート駆動回路
JPH021614A (ja) 負の内部接地電圧グリッチを補償する方法と回路
JP2001298943A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant