JP2024505028A - 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス - Google Patents

熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス Download PDF

Info

Publication number
JP2024505028A
JP2024505028A JP2023545220A JP2023545220A JP2024505028A JP 2024505028 A JP2024505028 A JP 2024505028A JP 2023545220 A JP2023545220 A JP 2023545220A JP 2023545220 A JP2023545220 A JP 2023545220A JP 2024505028 A JP2024505028 A JP 2024505028A
Authority
JP
Japan
Prior art keywords
electronic device
packaged electronic
metal
power semiconductor
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023545220A
Other languages
English (en)
Inventor
シール、サヤン
サクセナ、クルディープ
バララーマン、デーヴァラージャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2024505028A publication Critical patent/JP2024505028A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

パッケージ化された電子デバイスは、第１の端子及び第２の端子を備えるパワー半導体ダイと、下面、及びダイパッド領域を含む上面を含むリードフレームと、第１のリード及び第２のリードであって、第１のリードは、リードフレームと一体であり、リードフレームを介してパワー半導体ダイの第１の端子に電気的に接続されている、第１のリード及び第２のリードと、誘電体基板と、誘電体基板の上面にある熱伝導性接着層とを備える。パワー半導体ダイは、リードフレームのダイパッド領域にあり、リードフレームは、熱伝導性接着層の上面にある。

Description

関連出願への相互参照
本出願は、２０２１年１月２７日に出願された米国特許出願第１７／１５９，９２５号に対する優先権を主張し、その全内容全体が、参照により本明細書に組み込まれる。
本発明は、パッケージ化された電子デバイスに関し、より詳細には、このようなデバイスにおけるパワー半導体ダイをデバイスパッケージの一次熱インターフェースから絶縁するための技術に関する。
パワー半導体デバイスは、大電流（例えば、数十又は数百アンペア）を流すように設計され、且つ／或いは高電圧（例えば、数百、千、若しくは数万ボルト）を遮断することができる１つ以上の半導体ダイを含むデバイスを指す。パワー半導体ダイは、多くの場合、炭化ケイ素（「ＳｉＣ」）又は窒化ガリウム（「ＧａＮ」）ベースの半導体材料のようなワイドバンドギャップ半導体材料から製造される。パワー半導体ダイは、多くの場合、パッケージ化された電子デバイスを提供するためにパッケージ化される。金属酸化物半導体電界効果トランジスタ（「ＭＯＳＦＥＴ」）、金属絶縁体半導体電界効果トランジスタ（「ＭＩＳＦＥＴ」）、絶縁ゲート型バイポーラ接合トランジスタ（「ＩＧＢＴ」）、ショットキーダイオード、等を含む、多種多様なパッケージ化された電子デバイスが当技術分野で知られている。
パワーＭＯＳＦＥＴは、広く使用されているパッケージ化された電子デバイスの１つである。パワーＭＯＳＦＥＴは、ゲート、ドレイン、及びソース端子と、多くの場合、半導体本体と呼ばれる半導体層構造とを有する３端子デバイスである。チャネル領域によって分離されているソース領域及びドレイン領域が、半導体本体に形成され、ゲート電極（ゲート端子として機能し、或いはゲート端子に電気的に接続されてもよい）が、チャネル領域に隣接して配置される。ＭＯＳＦＥＴは、ゲート電極にバイアス電圧を印加することによって（ソース領域とドレイン領域との間のチャネル領域に電流を流すように）オンにされてもよく、ゲート電極を除去する（又はバイアス電圧を閾値レベルより下に低下させる）ことによって（電流がチャネル領域を流れるのを阻止するように）オフにされてもよい。
ディスクリート及びマルチチップのパワーパッケージ電子デバイスの両方が市販されている。ディスクリートのパワーパッケージ電子デバイスは、パッケージ化されたＭＯＳＦＥＴ、ショットキーダイオード、ＩＧＢＴ、等のような単一のパワー半導体ダイを含むパッケージ化されたパワー半導体モジュールを指す。マルチチップのパワーパッケージ電子デバイスは、共通のパッケージ内に提供されている（通常は相互接続されている）２つ以上のパワー半導体ダイを含むパワー半導体モジュールを指す。ディスクリートのパワーパッケージ電子デバイスは、非常に低コストで実現され、より複雑な回路を形成するために簡単に組み合わされることができるので、パワーエレクトロニクス業界の大部分を占めている。
パワーパッケージ電子デバイスは通常、これらのデバイスに印加される高電圧並びに／又は半導体ダイ、ボンドワイヤ、及びリードを流れる大電流に起因して、デバイスの動作中に大量の熱を発生する。この熱によってデバイスが損傷するのを防止するために、半導体ダイは通常、パッケージから熱を逃がすためのヒートシンクとして機能する金属サブマウントに取り付けられる。例えば、アルミニウムブロックが、サブマウントとして一般的に使用され、これらのブロックの上面が、ディスクリートの半導体デバイスがサブマウントに取り付けられることを許容する、ニッケル又は銀のような金属でめっきされることができる。
本発明の幾つかの実施形態によれば、第１の端子及び第２の端子を含むパワー半導体ダイと、下側、及びダイパッド領域を含む上側を含むリードフレームと、第１のリード及び第２のリードと、誘電体基板と、誘電体基板の上面にある熱伝導性接着層とを備えるパッケージ化された電子デバイスが提供される。パワー半導体ダイは、リードフレームのダイパッド領域にあり、リードフレームは、熱伝導性接着層の上面にある。
幾つかの実施形態において、第１のリードは、リードフレームと一体であり、リードフレームを介してパワー半導体ダイの第１の端子に電気的に接続されてもよい。幾つかの実施形態において、誘電体基板は、セラミック基板を備えてもよく、熱伝導性接着層は、金属ろう付け層を備える。金属ろう付け層は、例えば、セラミック基板に、及びリードフレームの下面に直接取り付けられてもよい。
幾つかの実施形態において、第２のリードは、ダイパッド領域に電気的に接続されなくてもよく、パワー半導体ダイの第２の端子に電気的に接続されてもよい。例えば、第２のリードは、ボンドワイヤを介してパワー半導体ダイの第２の端子に電気的に接続されてもよい。
幾つかの実施形態において、パッケージ化された電子デバイスは、パワー半導体ダイの上面及び側面を封止するオーバーモールドパッケージ、並びに／又は誘電体基板の下面にある下部金属クラッド層を更に備えてもよい。リードフレーム及び下部金属クラッド層は、幾つかの実施形態において、同じ金属で形成されてもよい。金属ろう付け層は、第１の金属ろう付け層であってもよく、第２の金属ろう付け層が、下部金属クラッド層の上面と誘電体基板の下面との間に設けられてもよい。
幾つかの実施形態において、第１のリード及びダイパッド領域は、モノリシックリードフレーム構造の一部であってもよい。
幾つかの実施形態において、パッケージ化された電子デバイスは、金属ろう付け層の上面にある上部金属クラッド層と、上部金属クラッド層とリードフレームとの間に介在する基板取り付け金属層とを更に備えてもよい。
本発明の更なる実施形態によれば、誘電体基板と、誘電体基板の下面にある第１の金属クラッド層と、ダイパッド領域を含む上面、及び誘電体基板の上面にある下面を有するリードフレームと、リードフレームのダイパッド領域にあるパワー半導体ダイとを備えるパッケージ化された電子デバイスが提供される。
本発明の更なる実施形態によれば、パッケージ化された電子デバイスは、パワー半導体ダイの上面及び側面と、誘電体基板の少なくとも上面とを封止するオーバーモールド封止体、第１の金属クラッド層とセラミック基板との間にある第１の金属ろう付け層、並びに／又はセラミック基板の上面にある第２の金属ろう付け層を更に備えてもよい。幾つかの実施形態において、第２の金属クラッド層が、第２の金属ろう付け層の上面に設けられてもよく、リードフレームは、基板取り付け金属層によって第２の金属クラッド層の上面に設置されている。幾つかの実施形態において、第２の金属ろう付け層は、セラミック基板の上面及びリードフレームの下面の両方に直接取り付けられてもよい。
幾つかの実施形態において、誘電体基板は、セラミック基板であってもよい。幾つかの実施形態において、リードフレームは、ダイパッド領域と一体であり、且つそれに電気的に接続されている第１のリードを更に備えてもよい。幾つかの実施形態において、パッケージ化された電子デバイスはまた、ボンドワイヤを介してパワー半導体ダイの端子に電気的に接続されている第２のリードを備えてもよい。
本発明の更に別の実施形態によれば、誘電体基板と、誘電体基板の下面にある第１の金属クラッド層と、誘電体基板の上面に設置されているパワー半導体ダイと、第１の金属クラッド層の少なくとも一部を露出させながら、パワー半導体ダイの上面及び側面を取り囲み、誘電体基板の側壁を少なくとも部分的に取り囲むオーバーモールド封止体と、各々がオーバーモールド封止体を通って延伸し、パワー半導体ダイに電気的に接続されている、第１のリード及び第２のリードとを備えるパッケージ化された電子デバイスが提供される。パワー半導体ダイは、第１の金属クラッド層から電気的に絶縁されている。
幾つかの実施形態において、パワー基板は、セラミック基板であってもよく、第１の金属ろう付け層は、セラミック基板の上面にあってもよい。
幾つかの実施形態において、パッケージ化された電子デバイスは、ダイパッド領域を含む上面を含むリードフレームを更に備える。リードフレームの下面は、第１の金属ろう付け層の上面に設置されてもよく、パワー半導体ダイは、ダイパッド領域に設置されてもよい。幾つかの実施形態において、第１の金属ろう付け層は、セラミック基板に、及びリードフレームの下面に直接取り付けられてもよい。
幾つかの実施形態において、第１のリードは、リードフレームと一体であってもよく、パワー半導体ダイの第１の端子に電気的に接続されてもよい。
幾つかの実施形態において、第２のリードは、ダイパッド領域に電気的に接続されなくてもよく、ボンドワイヤを介してパワー半導体ダイの第２の端子に電気的に接続されてもよい。
幾つかの実施形態において、第１の金属クラッド層は、第２の金属ろう付け層を介してセラミック基板の下面に設置されている。
幾つかの実施形態において、デバイスは、第１の金属ろう付け層の上面にある上部金属クラッド層と、上部金属クラッド層とリードフレームとの間に介在する基板取り付け金属層とを更に備えてもよい。
従来のパッケージ化されたディスクリートの電子デバイスの概略断面図である。 別の従来のパッケージ化された電子デバイスの概略断面図である。 本発明の実施形態によるパッケージ化された電子デバイスの概略断面図である。 オーバーモールド封止体が適用される前の図３のパッケージ化された電子デバイスの概略斜視図である。 本発明の更なる実施形態によるパッケージ化された電子デバイスの概略断面図である。 オーバーモールド封止体が適用される前の図５のパッケージ化された電子デバイスの概略斜視図である。 図３及び図４のパッケージ化された電子デバイスの変形例の概略断面図である。 図５及び図６のパッケージ化された電子デバイスの変形例の概略断面図である。 図３及び図４のパッケージ化された半導体デバイスの別の変形例の概略断面図である。 図５及び図６のパッケージ化された電子デバイスの別の変形例の概略断面図である。 直接接合によって形成されている図３及び図４のパッケージ化された電子デバイスの別の変形例の概略断面図である。 直接接合によって形成されている図５及び図６のパッケージ化された電子デバイスの別の変形例の概略断面図である。
複数の同様の要素が図面に示されている場合に、それらは２つの部分からなる参照番号を使用して識別される場合があることに留意すべきである。このような要素は、本明細書において、それらの完全な参照番号（例えば、端子１２－１）によって個別に参照される場合があり、それらの参照番号の最初の部分（例えば、端子１２）によって集合的に参照される場合がある。
パッケージ化されたディスクリートの電子デバイスは通常、より大きい電子システムのプリント回路基板に設置される。本明細書において、これらのプリント回路基板を顧客マザーボードと呼ぶ場合がある。パッケージ化されたディスクリートの電子デバイスは通常、パッケージ化されたディスクリートの電子デバイスの一次熱インターフェースを介して排出される熱がまた顧客マザーボードから排出されるように、顧客マザーボードにあるヒートシンクに設置される。パッケージ化された電子デバイスの一次熱インターフェースは、パッケージ化された電子デバイス内から熱を放散するための一次経路を指す。通常、顧客マザーボードにあるヒートシンクは、金属（例えば、銅又はアルミニウム）パッド又はブロックとして実装される。顧客マザーボードにあるヒートシンクは、多くの場合、電気的にアクティブである（すなわち、電圧がゼロではない)。
従来のパッケージ化されたディスクリートの電子デバイスの多くは、パワー半導体ダイをパッケージの一次熱インターフェースから電気的に絶縁していない。代わりに、例えば、薄い誘電体層（例えば、シリコーン層）のような熱伝導性だが電気的絶縁性の材料が、パッケージ化されたディスクリートの電子デバイスと顧客マザーボードにあるヒートシンクとの間に介在する。この薄い誘電体層は、本明細書では「熱パッド」と呼ばれる場合がある。熱パッドは、パッケージ（それ故にパワー半導体ダイ）と顧客マザーボードとの間の一次熱インターフェースを顧客マザーボードにある電子回路から電気的に絶縁する。このような熱パッドを使用してパッケージ化された半導体デバイスを顧客マザーボードから電気的に絶縁することは、より低い電圧（例えば、数十ボルト）及び電流レベルで動作するパッケージ化された電子デバイスにとって許容可能であり、便利である。しかし、数千ボルト又は数万ボルトを遮断するように設計されている電子デバイスが導入されると、熱パッド全体の容量結合が、パッケージ化されたディスクリートの電子デバイスの性能に悪影響を及ぼすのに十分なほど強い場合があり、且つ／或いは熱パッドの材料を劣化させる場合があり、それは、一次熱インターフェースと顧客マザーボードにある金属パッドとの間の短絡をもたらす場合がある。このような短絡は通常、パッケージ化されたディスクリートの電子デバイスを動作不能にし、また、デバイスを損傷させ、更には破壊する場合もある。
本発明の実施形態によれば、各々がその一次熱インターフェースから電気的に絶縁されているパワー半導体ダイを含むパッケージ化された電子デバイスが提供される。本明細書に開示されたパッケージ化された電子デバイスは、従来の解決策と比較して改善された信頼性及び／又は電流搬送容量（定格）を示してもよく、追加コストをほとんど又は全く費やすことなく、大量生産の製造環境で使用される場合におそらくより低いコストでそれを示してもよい。
本発明の幾つかの実施形態によれば、その上面に金属ろう付け層を有する誘電体（例えば、セラミック）基板を含むパッケージ化された電子デバイスが提供される。この金属ろう付け層は、一体リードを含むリードフレームの本体に直接取り付けられてもよい。誘電体基板は、熱をよく伝導し、優れた電圧絶縁を提供する（数万ボルトを絶縁することができる)。更に、その金属ろう付け層を備えた誘電体基板は、優れた熱機械的信頼性を示してもよい。
幾つかの実施形態において、その上面にダイパッド領域を有するリードフレームと、リードフレームのダイパッド領域に設置された少なくとも第１の端子及び第２の端子を有するパワー半導体ダイとを含む、パッケージ化された電子デバイスが提供される。本明細書において、パワー半導体ダイの「端子」は、電気信号がダイに入力され、且つ／或いはダイから出力されてもよい、ダイにある導電性（例えば、金属）構造を指す。端子は、例えば、導電性パッド、ブロック、コンタクト、等を備えてもよい。デバイスはまた、複数のリードを含み、これらのリードのうちの第１のリードは、リードフレームと一体であり、リードフレームを介してパワー半導体ダイの第１の端子に電気的に接続される。デバイスは更に、誘電体基板の上面にある金属ろう付け層のような熱伝導性接着層を有する誘電体基板を含む。リードフレームは、金属ろう付け層の上面に設置される。
他の実施形態において、誘電体基板と、誘電体基板の下面にある第１の金属クラッド層と、ダイパッド領域を含む上面、及び誘電体基板の上面に設置されている下面を有するリードフレームと、リードフレームのダイパッド領域に設置されているパワー半導体ダイとを含む、パッケージ化された電子デバイスが提供される。
更に他の実施形態において、その下面に第１の金属クラッド層を有する誘電体基板と、パワー基板に設置されているパワー半導体ダイと、オーバーモールド封止体であって、第１の金属クラッド層の少なくとも一部と、オーバーモールド封止体を通って延伸し、パワー半導体ダイに電気的に接続されている複数のリードとを露出させながら、パワー半導体ダイの上面及び側面を取り囲み、且つ誘電体基板の側壁を少なくとも部分的に取り囲むオーバーモールド封止体とを含む、パッケージ化された電子デバイスが提供される。これらのデバイスにおいて、パワー半導体ダイは、第１の金属クラッド層から電気的に絶縁される。
上述の全ての実施形態において、誘電体基板は、セラミック基板であってもよい。幾つかの実施形態において、金属ろう付け層は、セラミック基板の上面及びリードフレームの下面の両方に直接取り付けられてもよい。デバイスは、モノリシックのリードフレーム構造の一部である一体リードと、リードフレームに取り付けられていなく、或いはリードフレームのダイパッド領域に電気的に接続されていないフローティングリード（ただし、それらは、パワー半導体ダイを介してリードフレームに接続されてもよい）との両方を含んでもよい。これらのフローティングリードは、パワー半導体ダイの端子に直接接続されてもよく、或いはボンドワイヤを介してパワー半導体ダイの端子に接続されてもよい。オーバーモールドパッケージは、パワー半導体ダイの上面及び側面、並びに誘電体基板の上面及び側面の少なくとも一部を封止してもよい。
幾つかの実施形態において、誘電体基板は、金属ろう付け層の上面にある上部金属クラッド層と、上部金属クラッド層とリードフレームとの間に介在する基板取り付け金属層とを更に含んでもよい。
次に、本発明の実施形態が、添付の図面を参照して更に詳細に説明される。本明細書に開示された異なる実施形態の特徴が、多くの追加の実施形態を提供するために、任意の方法で組み合わされてもよいことが理解されるであろう。従って、本発明の様々な特徴が、特定の例に関して以下に説明されるが、これらの特徴が、他の実施形態に追加されてもよく、且つ／或いは多くの追加の実施形態を提供するために、他の実施形態の例示的な特徴の代わりに使用されてもよいことが理解されるであろう。従って、本発明は、これらの様々な組み合わせを包含するように理解されるべきである。加えて、例示的な実施形態は、ＭＯＳＦＥＴの実装に焦点を当てているが、同じ技術が、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ショットキーダイオード、ゲート制御サイリスタ、等のような他のパッケージ化された電子デバイスに使用されてもよいことが理解されるであろう。
図１は、従来の最先端のパッケージ化されたディスクリートの電子デバイス１の概略断面図である。図１に示されるように、パッケージされたデバイス１は、パワー半導体ダイ１０、１つ以上の一体リード３４を備えたリードフレーム３０の形態のサブマウント、１つ以上のフローティングリード３６、及びオーバーモールド封止体５０を含む。リードフレーム３０、リード３４、３６、及びオーバーモールド封止体５０は、一緒に、パワー半導体ダイ１０用のパッケージ２０を形成する。リードフレーム３０は、ダイ取り付け領域３２及び１つ以上の一体リード３４を含む。フローティングリード３６は、最初はリードフレーム３０と一体であってもよいが、製造プロセス中にリードフレーム３０から分離されてもよく、オーバーモールド封止体５０によって所定の位置に保持されてもよい。パワー半導体ダイ１０は、ダイ接着材料１４を使用して、リードフレーム３０の上面にあるダイ取り付け領域３２に接合（例えば、はんだ付け）される。パワー半導体ダイ１０は、複数の端子１２を含んでもよい。例えば、パワーＭＯＳＦＥＴは、ゲート端子、ソース端子、及びドレイン端子を含んでもよい。これらの端子１２は通常、パワー半導体ダイ１０の上面及び／又は下面に位置し、例えば、露出された金属パッドを備えてもよい。端子１２（例えば、パワーＭＯＳＦＥＴのソース端子）は、パワー半導体ダイ１０の下面に設けられ、ダイ取り付け材料１４及びリードフレーム３０を介して一体リード３４に電気的に接続される。１つ以上のボンドワイヤ１６は、パワー半導体ダイ１０の上面にある端子１２をフローティングリード３６に接続する。各端子１２は、単一のフローティングリード３６又は複数のフローティングリード３６に接続されてもよい。絶縁封止体５０は、パワー半導体ダイ１０の上面及び側面、並びにリードフレーム３０の少なくとも一部を覆うように形成されているオーバーモールド封止体を備えてもよい。
パッケージ化されたディスクリートの電子デバイス１は通常、顧客マザーボードに設置される。上述されたように、パッケージ化されたディスクリートの電子デバイス１は通常、顧客マザーボードの金属パッドに設置され、シリコーン層のような熱パッドが、パワー半導体ダイ１０を顧客マザーボードから電気的に絶縁するために、顧客マザーボードの金属パッドとリードフレーム３０の下面との間に介在する。リード３４、３６は、顧客マザーボードの他のパッド、ダイ、等に接続されてもよい。
図２は、従来のパッケージ化されたディスクリートの電子デバイス２の概略断面図である。従来のパッケージ化されたディスクリートの電子デバイス２は、パワー半導体ダイ１０、パワー基板４０の形態のサブマウント、及びオーバーモールド封止体５０を含む。本明細書で使用されるように、「パワー基板」という用語は、その両面に金属クラッド層を有する誘電体基板を指す。リード３６、パワー基板４０、及びオーバーモールド封止体５０は、一緒に、パワー半導体ダイ１０用のパッケージ２０を形成する。リード３６は、オーバーモールド封止体５０によって所定の位置に保持されてもよいフローティングリードを備える。
パワー基板４０は、セラミック基板４２を含む。下部金属クラッド層４６－１が、セラミック基板４２の下面に形成され、上部金属クラッド層４６－２が、セラミック基板４２の上面に形成される。主に２つのタイプのパワー基板がある。第１のタイプは、第１及び第２の金属クラッド層４６－１、４６－２をそれぞれセラミック基板４２に接合するために使用される第１及び第２の金属ろう付け層４４－１、４４－２を含む、アクティブ金属ろう付け（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｅｄ）（「ＡＭＢ」）パワー基板として知られている。はんだ付けは、金属を誘電体表面に接合するために使用されることができないが、ろう付けは、使用されることができる。金属ろう付け材料は、はんだと幾つかの類似点があるが、接合プロセスは、高温で、最も一般的には真空中で実行される。従来のはんだ付けと比較して非常に信頼性の高い接合がもたらされる。第２のタイプのパワー基板は、直接接合基板（又はより一般的には、金属クラッド層４６－１、４６－２が通常、銅層であるので、直接接合銅（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）又は「ＤＢＣ」パワー基板）と呼ばれる。ＤＢＣパワー基板は、制御された雰囲気中で熱処理されながら、金属クラッド層４６－１、４６－２を誘電体基板４２に対して直接押圧することによって形成される。ＤＢＣパワー基板は、ＡＭＢパワー基板ほど信頼性がない。
パワー半導体ダイ１０は、ダイ取り付け材料１４を使用して、第２の金属クラッド層４６－２の上面に接合（例えば、はんだ付け）される。パワー半導体ダイ１０の第１の端子１２は、その上面に位置し、第１のボンドワイヤ１６を介して第１のフローティングリード３６－１に電気的に接続される。パワー半導体ダイ１０の第２の端子１２は、その下面に設けられ、ダイ取り付け材料１４及び上部金属クラッド層４６－２を介して第２のフローティングリード３６－２に電気的に接続される。複数のボンドワイヤ３６が、端子１２及び／又は上部金属被覆層４６－２とそれぞれのフローティングリード３６－１、３６－２との間に取り付けられてもよいことに留意すべきである。同様に、各々がワイヤ１６を端子１２又は上部金属クラッド層４６－２にそれぞれ接合することによって接続されている、複数のフローティングリード３６－１及び／又は３６－２が設けられてもよい。オーバーモールド封止体５０は、パワー半導体ダイ１０の上面及び側面、並びにパワー基板４０の大部分を覆う。パワー基板４０は、パワー半導体ダイ１０において生成される熱をデバイスパッケージ２０から放散するための一次熱インターフェースとしての役割を果たす。この一次熱インターフェースの一部であるセラミック基板４２は、パッケージ化された電子デバイス２が設置されてもよい顧客マザーボード（図示せず）からパワー半導体ダイ１０を電気的に絶縁する。
図３は、本発明の実施形態によるパッケージ化された電子デバイス１００の概略断面図である。図４は、絶縁封止体が適用される前の図３のパッケージ化された電子デバイス１００の概略斜視図である。図３及び図４を参照すると、パッケージ化された電子デバイス１００は、パワー半導体ダイ１１０、一体リード１３４を備えたリードフレーム１３０の形態のサブマウント、フローティングリード１３６、パワー基板１４０、及び絶縁封止体１５０を含む。リードフレーム１３０、リード１３４、１３６、パワー基板１４０、及び絶縁封止体１５０は、一緒に、パワー半導体ダイ１１０用のパッケージ１２０を形成する。リードフレーム１３０は、ダイ取り付け領域１３２及び１つ以上の一体リード１３４を含む。フローティングリード１３６は、最初はリードフレーム１３０と一体であってもよいが、製造プロセス中にリードフレーム１３０から分離されてもよく、絶縁封止体１５０によって所定の位置に保持されてもよい。パワー半導体ダイ１１０は、ダイ取り付け材料１１４を使用して、リードフレーム１３０の上面にあるダイ取り付け領域１３２に接合（例えば、はんだ付け）される。
パワー半導体ダイ１１０は、高電圧レベル（例えば、数百ボルト以上）を遮断するように、且つ／或いは大電流を流すように設計されている半導体デバイスであってもよい。パワー半導体ダイ１１０は、炭化ケイ素、並び／又は窒化ガリウムベース及び／若しくは窒化アルミニウムベースの半導体系（例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、等）のようなワイドバンドギャップ半導体材料を使用して形成されてもよい。他のＩＩＩ－Ｖ族半導体系又はＩＩ－ＶＩ族半導体系で形成されたデバイスのような他のワイドバンドギャップ材料が使用されてもよい。パワー半導体ダイ１１０は、例えば、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＩＧＢＴ、ショットキーダイオード、ゲート制御サイリスタ、等を備えてもよい。パワー半導体ダイ１１０は、ダイの上面が少なくとも１つの端子を含み、ダイの下面がまた少なくとも１つの端子を含む垂直構造を有してもよい。例えば、デバイスは、オン状態動作中に電流が流れる、垂直方向に延伸するドリフト領域を有する垂直型ＭＯＳＦＥＴを備えてもよい。
パワー半導体ダイ１１０は、複数の端子１１２を含む。例えば、パワー半導体ダイ１１０がパワーＭＯＳＦＥＴであるならば、パワー半導体ダイは３つの端子１１２を含んでもよい。これらの端子１１２は通常、パワー半導体ダイ１１０の上面及び／又は下面に位置し、例えば、露出された金属パッドを備えてもよい。図３及び図４の実施形態において、デバイスは、３つの端子１１２、すなわち、パワー半導体ダイ１１０の上面に位置するゲート端子１１２－１及びドレイン端子１１２－２と、パワー半導体ダイ１１０の下面に位置するソース端子１１２－３とを含む（ドレイン端子１１２－２は図３では見えない）。１つ以上のボンドワイヤ１１６が、パワー半導体ダイ１１０の上面にある端子１１２－１、１１２－２をそれぞれのフローティングリード１３６－１、１３６－２に接続する。複数のフローティングリード１３６－１及び／又は１３６－２が設けられてもよく、ボンドワイヤ１１６が、複数のフローティングリード１３６－１又は１３６－２とそれぞれの端子１１２－１又は１１２－２との間でそれぞれ延伸してもよいことに留意すべきである。ソース端子１１２－３は、ダイ取り付け材料１１４及びリードフレーム１３０を介して一体リード１３４に電気的に接続される。絶縁封止体１５０は、パワー半導体ダイ１１０及びリードフレーム１３０の上面及び側面、並びにパワー基板１４０の少なくとも一部を覆うように形成されているオーバーモールド封止体を備えてもよい。しかし、本発明の実施形態は、これに限定されないことが理解されるであろう。例えば、他の実施形態において、絶縁封止体は、シリコーンゲル又は別の化合物を含んでもよい。絶縁封止体１５０は、フローティングリード１３６をそれらの適切な位置に保持してもよい。
パワー基板１４０は、誘電体基板１４２、第１及び第２の金属ろう付け層１４４－１、１４４－２、並びに下部及び上部金属クラッド層１４６－１、１４６－２を含む。誘電体基板１４２は、任意の絶縁基板を備えてもよい。幾つかの実施形態において、誘電体基板１４２は、セラミック基板を備えてもよい。例示的な実施形態において、誘電体基板１４２は、酸化アルミニウム（アルミナ）、窒化アルミニウム、又は窒化シリコンで形成されてもよい。誘電体基板１４２の厚さは、（十分な電気的絶縁を確保するための）パッケージ化された電子デバイス１００の電圧遮断能力及び材料コストの考慮に基づいて選択されてもよい。例えば、誘電体基板１４２がアルミナで形成されていると仮定すると、遮断電圧定格が８００ボルトのパッケージ化された電子デバイス１００については、その厚さは、０．２ｍｍの範囲にあってもよく、遮断電圧定格が１０，０００ボルトのパッケージ化された電子デバイス１００については、その厚さは、０．５～１．０ｍｍの範囲にあってもよい。
第１の金属ろう付け層１４４－１は、誘電体基板１４２の下面に形成され、下部金属クラッド層１４６－１を誘電体基板１４２に接合するために使用される。同様に、第２の金属ろう付け層１４４－２は、誘電体基板１４２の上面に形成され、上部金属クラッド層１４６－２を誘電体基板１４２に接合するために使用される。第１及び第２の金属ろう付け層１４４－１、１４４－２は、例えば、銅、銀、ニッケル、金、等のようなの２つ以上の金属を含む金属合金を含んでもよい。第１及び第２の金属ろう付け層１４４－１、１４４－２は、薄い層であってもよい（例えば、それらは、１～１０ミクロンの間の厚さを有してもよい）。第１及び第２の金属クラッド層１４６－１、１４６－２は、銅又はアルミニウムのような金属（又は他の適切な金属）を含むメッキ金属層を含んでもよい。誘電体基板１４２の厚さは通常、デバイスの電圧定格に基づいて変化するので（電圧定格が高いほど、所与のレベルの電気的絶縁を達成するために誘電体基板１４２を厚くする必要があるので）、第１及び第２の金属クラッド層１４６－１、１４６－２は、誘電体基板１４２より厚くても薄くてもよい。幾つかの実施形態において、リードフレーム１３０及び金属クラッド層１４６は、同じ金属又は金属合金で形成されてもよいが、本発明の実施形態はこれに限定されない。各金属クラッド層１４６は、それぞれの金属ろう付け層１４４をセラミック基板１４２に堆積し、次に金属クラッド層を金属ろう付け層１４４に堆積し、パワー基板１４０を、例えば、５００～１０００℃の高温で適切な時間硬化することによって、セラミック基板１４２に接合されてもよい。
リードフレーム１３０の下面は、基板取り付け材料１６０を介してパワー基板１４０の上面に接合（例えば、はんだ付け）される。基板取り付け材料１６０は、例えば、はんだ及び焼結材料を含んでもよい。上部金属クラッド層１４６－２は、基板取り付け材料１６０を介してパワー基板１４０をリードフレーム１３０に接合することを容易にする。上部金属クラッド層１４６－２の厚さは、デバイスの電流定格に基づいて変化してもよい。下部金属クラッド層１４６－１は、パワー基板１４０を顧客マザーボード（図示せず）の金属パッドに接合することを容易にする。
パワー基板１４０は、パッケージ化された電子デバイス１００からパワー半導体ダイ１１０において生成される熱を放散するための一次熱インターフェースとして機能する高熱伝導性経路としての役割を果たす。通常、セラミック基板である誘電体基板１４２は、パッケージ化された電子デバイス１００が設置されてもよい顧客マザーボード（図示せず）からパワー半導体ダイ１１０を電気的に絶縁する。従って、パッケージ化された電子デバイス１００は、図１の従来のパッケージ化された電子デバイス１によって提供されない電気的絶縁を提供し、シリコンパッドのような任意の熱パッドを必要とすることなく顧客マザーボードに接合されてもよい。リードフレーム１３０が顧客マザーボードから電気的に絶縁されているので、パッケージ化された電子デバイス１００は、一体リード１３４を含んでもよい。上述されたように、顧客マザーボードの熱パッドは通常、十分な電気的絶縁を提供しないので、図１の従来のパッケージ化された電子デバイス１が高パワーデバイスである場合に、一体リードは、使用されることができない。一体リード１３４の提供は、図２の従来のパッケージ化された電子デバイス２で要求されるように、パワー半導体ダイ１１０の下面にある端子をデバイスのリードに電気的に接続するためにボンドワイヤ接続１１６を使用する必要性を回避する。更に、一体リード１３４を排除することは通常、既存の生産ラインの設備変更を要求し、法外な費用がかかる場合がある。
図５は、本発明の更なる実施形態によるパッケージ化された電子デバイス２００の概略断面図である。図６は、オーバーモールド封止体が適用される前の図５のパッケージ化された電子デバイス２００の概略斜視図である。
図５及び図６を参照すると、パッケージ化された電子デバイス２００は、図３及び図４を参照して上述されたパッケージ化されたディスクリートの電子デバイス１００に類似していることが分かる。従って、パッケージ化された電子デバイス１００の対応する要素と同一又は実質的に同一であるパッケージ化された電子デバイス２００の要素には、図３及び図４において使用されたのと同じ参照番号を使用してラベルが付けられ、従って、これらの同様の要素の更なる説明は概して省略される。
図面から分かるように、パッケージ化された電子デバイス２００とパッケージ化された電子デバイス１００との間の主な相違は、（１）パッケージ化された電子デバイス２００のパワー基板２４０が、パッケージ化された電子デバイス２００において、上部金属クラッド層を含まない基板構造２４０（すなわち、パッケージ化された電子デバイス１００の上部金属クラッド層１４６－２が省略される）に置き換えられ、（２）パッケージ化された電子デバイス２００が、基板取り付け材料１６０を含まないことである。従って、パッケージ化された電子デバイス２００において、リードフレーム１３０は、第２の金属ろう層１４４－２を介して基板構造２４０に接合される。この配置は、上部金属クラッド層１４６－２及び基板取り付け材料１６０が省略されるので、一次熱経路における層の数を減少させる。この結果、パッケージ化された電子デバイス２００と顧客マザーボードのヒートシンクとの間の熱放散経路の熱抵抗が減少してもよく、これは、熱伝達の増大をもたらす。これは、デバイスがより高い電流レベルを処理することを可能にし、デバイスの信頼性を向上させてもよい。加えて、２つの層を省略することは、材料コストを減少させ、デバイスの製造を潜在的に簡素化させる。
パッケージ化された電子デバイス２００はまた、上述されたパッケージ化された電子デバイス１００に対して、幾つかの追加の利点を有してもよい。
第１に、基板取り付け材料を使用してサブマウントに接着される（パッケージ化された電子デバイス１００のような）パッケージ化された電子デバイスにおける潜在的な障害点の１つは、基板取り付け材料がサブマウントとリードフレームとの間に強い接合を形成しない場合があることである。パッケージ化された電子デバイス２００に設けられたセラミック基板１４２とリードフレーム１３０との間のろう付け接続は、より信頼性の高い接続となってもよく、従って、パッケージ化された電子デバイス２００は、より故障しにくくなってもよい。
第２に、リードフレーム１３０が、傾斜することなくサブマウント構造（ここでは基板構造２４０）に設置されることが重要である場合がある（すなわち、基板構造２４０及びリードフレーム１３０の取り付け表面によって画定される平面が互いに平行である必要がある）。実際には、基板取り付け材料１６０を使用してリードフレーム１３０がパワー基板１４０に設置される場合にこれが当てはまることを保証することは困難である場合があり、それ故に、基板取り付け材料１６０の厚さは、慎重に制御される必要があり、パワー基板１４０及びリードフレーム１３０の合わせ面間の距離が高度に均一に保持されることを保証するために、他のステップを講じる必要がある場合がある。基板構造２４０がリードフレーム１３０にろう付けされる場合に、基板構造２４０とリードフレーム１３０との間の距離が均一に保持されてもよく、パワー基板１４０及びリードフレーム１３０が基板取り付け材料１６０を使用して互いに接合される場合に要求される特別なプロセスステップの必要性を排除する。
第３に、図３及び図４のパッケージ化された電子デバイス１００を形成する際に使用される基板取り付けプロセスステップは、基板取り付け材料１６０を溶融して、リードフレーム１３０をパワー基板１４０に接合するためにデバイス１００が加熱されるリフローステップを含む。このステップは、パッケージ化された電子デバイス２００の製造の際に必要ではなく、それ故に、大量生産製造の際のサイクル時間の短縮を促進してもよい。更に、パッケージ化された電子デバイス１００の製造プロセスに含まれる基板取り付けステップが省略されるので、パワー半導体２００の製造の際のはんだ付けステップ、すなわち、パワー半導体ダイ１１０をリードフレーム１３０に設置するために使用されるダイ取り付けステップは１回だけでよい。パッケージ化された電子デバイス１００を製造する際に、ダイ取り付け材料１１４が後続の基板取り付けはんだ付けステップ中にリフローしないことを保証するために、高い融点を有するダイ取り付け材料１１４を使用する必要がある場合がある（基板取り付け材料は、より低い融点を有するように選択されてもよい）。パッケージ化された電子デバイス２００を製造する際に、基板取り付けはんだ付けステップが省略されてもよいので、ダイ取り付け材料１１４のより幅広い選択が使用されてもよく、これは、コストを減少させ、且つ／或いは信頼性を向上させる材料の使用を可能にしてもよい。
図７は、図３及び図４のパッケージ化された電子デバイス１００の変形例であるパッケージ化された電子デバイス１００Ａの概略断面図である。図３及び図７を比較することによって分かるように、パッケージ化された電子デバイス１００Ａは、フローティングリード１３６がパワー半導体ダイ１１０の上面にある端子１１２に直接接合されるので、パッケージ化された半導体デバイス１００Ａにおいてボンドワイヤ１１６が省略されていることを除いて、パッケージ化された半導体デバイス１００と同一である。パッケージ化された電子デバイス１００Ａにおいて、ゲート端子１１２－１及びドレイン端子１１２－２は、半導体ダイ１１０の上面の両側に位置し、フローティングリード１３６－１、１３６－２も同様にデバイス１００Ａの両側にある。他の実施形態において、３つのリード線１３４、１３６－１、１３６－２は全て、デバイスの同じ側から延伸してもよい。
図８は、図５及び図６のパッケージ化された電子デバイス２００の変形例であるパッケージ化された電子デバイス２００Ａの概略断面図である。パッケージ化された電子デバイス２００Ａは、パッケージ化された電子デバイス１００と比較すると、パッケージ化された電子デバイス１００Ａが含むのと同じ変更を含む、パッケージ化された電子デバイス２００の変形例である。特に、パッケージ化された電子デバイス２００Ａは、ボンドワイヤ１１６を省略し、その代わりに、パワー半導体ダイ１１０の上面にある端子１１２－１、１１２－２に直接接合されるフローティングリード１３６を有する。
図９は、図３及び図４のパッケージ化された電子デバイス１００の別の変形例であるパッケージ化された電子デバイス１００Ｂの概略断面図である。図３及び図９を比較することによって分かるように、パッケージ化された電子デバイス１００Ｂは、パッケージ化された電子デバイス１００Ｂが「ディスクリート」のデバイスではなく、その代わりに、２つのパワー半導体ダイ１１０－１、１１０－２を含むことを除いて、パッケージ化された電子デバイス１００と同一である。例示的な実施形態において、２つのパワー半導体ダイ１１０－１、１１０－２は、電気的に並列に接続されているパワーＭＯＳＦＥＴであってもよい。図示されるように、一対のフローティングゲートリード１３６－１、１３６－２は、ボンドワイヤ１１６によってパワー半導体ダイ１１０のゲート端子１１２－１に電気的に接続される（他の実施形態において、単一のフローティングゲートリード１３６が提供されることができる）。各ダイ１１０のドレイン端子（図９では見えない）は、１つ以上のフローティングドレインリード１３６（これも図９では見えない）に接続されてもよい。各パワー半導体ダイ１１０のソース端子１１２－３は、それぞれのパワー半導体ダイ１１０の底面にあってもよく、リードフレーム１３０を介して１つ以上の一体リード１３４に接続されてもよい。
図１０は、図５及び図６のパッケージ化された電子デバイス２００の別の変形例であるパッケージ化された電子デバイス２００Ｂの概略断面図である。パッケージ化された電子デバイス２００Ｂは、単一のパワー半導体ダイではなく２つのパワー半導体ダイ１１０を含むという点で、パッケージ化された電子デバイス１００Ｂに対応するものである。
本発明の実施形態によるパッケージ化された電子デバイスに複数のパワー半導体ダイ１１０が含まれる場合に、半導体ダイ１１０は、同じであっても異なっていてもよく、互いに電気的に接続されてもよく、パッケージのリード１３４、１３６に様々な方法で電気的に接続されてもよいことが理解されるであろう。従って、例示的な実施形態において、例えば、直列又は並列に接続されている複数のパワーＭＯＳＦＥＴが提供されてもよく、直列又は並列に接続されている複数のパワーショットキーダイオードが提供されてもよく、１つ以上のパワーＭＯＳＦＥＴ及び１つ以上のパワーショットキーダイオードが直列又は並列に接続されてもよい。
一次熱放散経路に誘電体基板１４２を設ける場合の潜在的な懸念の１つは、誘電体基板１４２が通常、一次熱放散経路の金属層と比較すると、異なる熱膨張係数を有することである。パッケージ化された電子デバイスは通常の動作中に加熱及び冷却（熱サイクル）するので、これは、材料の積層内に応力及び歪みを生じさせる場合があり、一次熱放散経路の異なる層間の接合を弱める場合がある。これは、デバイスの性能を低下させ、デバイスを損傷及び破損させる場合がある。従って、誘電体基板１４２の両側に形成される金属層の厚さは、誘電体基板１４２の上下にある金属層が同様の速度で膨張／収縮するように選択されてもよい。これは、デバイスの信頼性を向上させてもよい。別の用途において、誘電体基板１４２の何れかの表面に形成される金属層１４６の厚さは、パッケージの露出された背面に所望の平坦又は凸状の曲率を提供するように選択されてもよい。平坦又は凸状の設置面の存在が、ヒートシンクに設置される場合に、凹状の背面と比較して、より効率的且つ信頼性の高い熱排出を可能にする。
金属ろう付け層を有する誘電体基板を含む本発明の実施形態が上述されたが、本発明の実施形態はそれに限定されないことが理解されるであろう。例えば、他の実施形態において、１つ以上の金属ろう付け層が、熱伝導性接着剤で置き換えられてもよい。このような実施形態は、ろう付けインターフェースと比較すると、熱機械的信頼性を低下させる場合があるが、温度サイクルが低減された用途（例えば、低パワーデバイス、気候制御された環境で使用されるデバイス）及び低振動の用途（例えば、多くの非自動車用途）には十分である場合がある。
パワー半導体ダイは、パワー基板のようなサブマウントに取り付けられている。しかし、これらの既知のデバイスは、パワー半導体ダイの端子に接続されている一体リードを有するリードフレームを含まない。
本発明の更なる実施形態によれば、熱伝導性接着剤を使用して誘電体基板に取り付けられているリードフレームに設置された１つ以上のパワー半導体ダイを含むパッケージ化された電子デバイスが提供される。図１１及び図１２は、このような構成を有する、図３及び図４並びに図５及び図６のパッケージ化された電子デバイスの変形例をそれぞれ示す。図１１に示されるように、パッケージ化された電子デバイス１００Ｃは、リードフレーム１３０が直接接合工程によってパワー基板１４０に取り付けられるように、基板取り付け材料層１６０が熱伝導性接着剤ペースト１６２（例えば、セラミック充填又は金属充填接着剤ペースト）に置き換えられていることを除いて、パッケージ化された半導体デバイス１００と同一である。図１２は、図５及び図６のパッケージ化された電子デバイス２００の変形例であるパッケージ化された電子デバイス２００Ｃの概略断面図である。第２の金属ろう付け層１４４－２が熱伝導性接着剤ペースト１６２に置き換えられているので、パッケージ化された電子デバイス２００Ｃは、図１１のパッケージ化された電子デバイス１００Ｃに対応する。このような接着剤ペーストの一例は、誘電体基板１４２がリードフレーム１３０に取り付けられてもよいように、図１２の実施形態においてセラミック充填又は金属充填接着剤ペースト１６２であってもよい。
上述されたように、本発明の実施形態によれば、リードフレームは、（１）金属ろう付け層、又は（２）セラミック若しくは金属充填接着剤ペーストの何れかを使用して、下にある誘電体基板に接合されてもよい。ここで、熱伝導性接着層という用語は、リードフレームとその下にあるサブマウントとの間の熱伝導性接合層を指し、金属ろう付け層及びセラミック又は金属充填接着剤ペーストの両方を包含する。
本発明の実施形態は、パワー半導体ダイを含むパッケージ化された電子デバイスを参照して上述されたが、本発明の実施形態は、それに限定されないことが理解されるであろう。例えば、本明細書に開示される全ての実施形態は、パワー半導体ダイの代わりに１つ以上の高周波（「ＲＦ」）半導体ダイを含んでもよい。例えば、パッケージ化された電子デバイスに含まれる半導体ダイは、ＲＦ信号を増幅するように設計されている高電子移動度トランジスタ（「ＨＥＭＴ」）増幅器を備えてもよい。
本発明の実施形態が示される添付の図面を参照して、本発明の実施形態が上述された。しかし、本発明が多くの異なる形態で具体化される場合があり、上記の実施形態に限定されるものとして解釈されるべきではないことが理解されるであろう。寧ろ、これらの実施形態は、本開示が徹底的且つ完全であり、本発明の範囲が当業者に十分に伝わるように提供される。同様の番号は、全体を通じて同様の要素を指す。
第１、第２、等の用語は、本明細書全体を通じて様々な要素を説明するために使用される場合があるが、これらの要素は、これらの用語によって限定されるべきでないことが理解されるであろう。これらの用語は、ある要素を別の要素から区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。「及び／又は」という用語は、本明細書で使用されるとき、関連付けられた列挙された項目のうちの１つ以上の任意の組合せ及び全ての組合せを含む。
本明細書で使用される用語は、特定の実施形態を説明することのみを目的とし、本発明を限定することが意図されない。本明細書で使用されるように、単数形「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈がそうでないことを明確に示さない限り、複数形も同様に含むことが意図される。更に、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、及び／又は「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用される場合に、記載された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらのグループの存在又は追加を排除しないことが更に理解されるであろう。
層、領域、又は基板のような要素が、別の要素の「上に（ｏｎ）」あり、又は「上に（ｏｎｔｏ）」延伸するように言及される場合に、それは、他の要素の直接上にあり、若しくは直接上に延伸することができ、又は介在する要素が存在してもよいことが理解されるであろう。ある要素が別の要素に「取り付けられる」、「接続される」、又は「結合される」ように言及される場合に、それは、他の要素に直接取り付けられ、直接接続され、若しくは直接結合されることができ、又は介在する要素が存在してもよいことがまた理解されるであろう。対照的に、ある要素が別の要素に「直接取り付けられる」、「直接接続される」、又は「直接結合される」ように言及される場合に、介在する要素は存在しない。
「下方」又は「上方」又は「上部」又は「下部」又は「頂部」又は「底部」のような相対的な用語は、図面に示されるように、１つの要素、層、又は領域と、別の要素、層、又は領域との関係を説明するために本明細書で使用される場合がある。これらの用語は、図面に示される向きに加えて、デバイスの様々な向きを包含することが意図されることが理解されるであろう。
本発明の実施形態は、本発明の理想化された実施形態（及び中間構造）の概略図である断面図を参照して本明細書で説明される。図面における層及び領域の厚さは、わかりやすくするために誇張されている場合がある。加えて、例えば、製造技法及び／又は公差の結果として、図面の形状からの変形が予想されるべきである。
図面及び本明細書では、本発明の典型的な実施形態が開示され、特定の用語が使用されるが、それらは、一般的且つ説明的な意味でのみ使用され、限定を目的とするものではなく、本発明の範囲は、添付の特許請求の範囲に記載されている。

Claims (31)

  1. 第１の端子及び第２の端子を備えるパワー半導体ダイと、
    下面、及びダイパッド領域を含む上面を含むリードフレームと、
    第１のリード及び第２のリードと、
    誘電体基板と、
    前記誘電体基板の上面にある熱伝導性接着層と
    を備える、パッケージ化された電子デバイスであって、
    前記パワー半導体ダイは、前記リードフレームの前記ダイパッド領域にあり、前記リードフレームは、前記熱伝導性接着層の上面にある、パッケージ化された電子デバイス。
  2. 前記第１のリードは、前記リードフレームと一体であり、前記リードフレームを介して前記パワー半導体ダイの前記第１の端子に電気的に接続されている、請求項１に記載のパッケージ化された電子デバイス。
  3. 前記誘電体基板は、セラミック基板を備え、前記熱伝導性接着層は、金属ろう付け層を備える、請求項２に記載のパッケージ化された電子デバイス。
  4. 前記金属ろう付け層は、前記セラミック基板に、及び前記リードフレームの前記下面に直接取り付けられている、請求項３に記載のパッケージ化された電子デバイス。
  5. 前記第２のリードは、前記ダイパッド領域に電気的に接続されず、前記パワー半導体ダイの前記第２の端子に電気的に接続されている、請求項１～４の何れか一項に記載のパッケージ化された電子デバイス。
  6. 前記第２のリードは、ボンドワイヤを介して前記パワー半導体ダイの前記第２の端子に電気的に接続されている、請求項１～４の何れか一項に記載のパッケージ化された電子デバイス。
  7. 前記パワー半導体ダイの上面及び側面を封止するオーバーモールドパッケージを更に備える、請求項１～６の何れか一項に記載のパッケージ化された電子デバイス。
  8. 前記誘電体基板の下面にある下部金属クラッド層を更に備える、請求項１～４の何れか一項に記載のパッケージ化された電子デバイス。
  9. 前記リードフレーム及び前記下部金属クラッド層は、同じ金属で形成されている、請求項８に記載のパッケージ化された電子デバイス。
  10. 前記金属ろう付け層は、第１の金属ろう付け層であり、第２の金属ろう付け層が、前記下部金属クラッド層の上面と前記誘電体基板の前記下面との間にある、請求項９又は１０に記載のパッケージ化された電子デバイス。
  11. 前記第１のリード及び前記ダイパッド領域は、モノリシックリードフレーム構造の一部である、請求項１～１０の何れか一項に記載のパッケージ化された電子デバイス。
  12. 前記金属ろう付け層の上面にある上部金属クラッド層と、前記上部金属クラッド層と前記リードフレームとの間に介在する基板取り付け金属層とを更に備える、請求項１～１１の何れか一項に記載のパッケージ化された電子デバイス。
  13. 前記誘電体基板の下面にある下部金属クラッド層を更に備える、請求項１～１２の何れか一項に記載のパッケージ化された電子デバイス。
  14. 誘電体基板と、
    前記誘電体基板の下面にある第１の金属クラッド層と、
    ダイパッド領域を含む上面、及び前記誘電体基板の上面にある下面を有するリードフレームと、
    前記リードフレームの前記ダイパッド領域にあるパワー半導体ダイと
    を備える、パッケージ化された電子デバイス。
  15. 前記パワー半導体ダイの上面及び側面と、前記誘電体基板の少なくとも上面とを封止するオーバーモールド封止体を更に備える、請求項１４に記載のパッケージ化された電子デバイス。
  16. 前記誘電体基板は、セラミック基板を備える、請求項１４又は１５に記載のパッケージ化された電子デバイス。
  17. 前記第１の金属クラッド層と前記セラミック基板との間に第１の金属ろう付け層を更に備える、請求項１６に記載のパッケージ化された電子デバイス。
  18. 前記セラミック基板の上面にある熱伝導性接着層を更に備える、請求項１７に記載のパッケージ化された電子デバイス。
  19. 前記セラミック基板の上面にある第２の金属ろう付け層を更に備える、請求項１７に記載のパッケージ化された電子デバイス。
  20. 前記第２の金属ろう付け層は、前記セラミック基板の前記上面及び前記リードフレームの前記下面の両方に直接取り付けられている、請求項１９に記載のパッケージ化された電子デバイス。
  21. 前記第２の金属ろう付け層の上面にある第２の金属クラッド層を更に備え、前記リードフレームは、基板取り付け金属層によって前記第２の金属クラッド層の上面に設置されている、請求項１９に記載のパッケージ化された電子デバイス。
  22. 前記リードフレームは、前記ダイパッド領域と一体であり、且つそれに電気的に接続されている第１のリードを更に備える、請求項１４～２１の何れか一項に記載のパッケージ化された電子デバイス。
  23. ボンドワイヤを介して前記パワー半導体ダイの端子に電気的に接続されている第２のリードを更に備える、請求項１４～２２の何れか一項に記載のパッケージ化された電子デバイス。
  24. 誘電体基板と、
    前記誘電体基板の下面にある第１の金属クラッド層と、
    前記誘電体基板の上面に設置されているパワー半導体ダイと、
    前記第１の金属クラッド層の少なくとも一部を露出させながら、前記パワー半導体ダイの上面及び側面を取り囲み、前記誘電体基板の側壁を少なくとも部分的に取り囲むオーバーモールド封止体と、
    各々が前記オーバーモールド封止体を通って延伸し、前記パワー半導体ダイに電気的に接続されている、第１のリード及び第２のリードと
    を備える、パッケージ化された電子デバイスであって、
    前記パワー半導体ダイは、前記第１の金属クラッド層から電気的に絶縁されている、パッケージ化された電子デバイス。
  25. 前記誘電体基板は、セラミック基板を備え、第１の金属ろう付け層が、前記セラミック基板の上面にある、請求項２４に記載のパッケージ化された電子デバイス。
  26. ダイパッド領域を含む上面を含むリードフレームを更に備え、前記リードフレームの下面は、前記第１の金属ろう付け層の上面に設置され、前記パワー半導体ダイは、前記ダイパッド領域に設置されている、請求項２５に記載のパッケージ化された電子デバイス。
  27. 前記第１の金属ろう付け層は、前記セラミック基板に、及び前記リードフレームの前記下面に直接取り付けられている、請求項２５又は２６に記載のパッケージ化された電子デバイス。
  28. 前記第１のリードは、前記リードフレームと一体であり、前記パワー半導体ダイの第１の端子に電気的に接続されている、請求項２５～２７の何れか一項に記載のパッケージ化された電子デバイス。
  29. 前記第２のリードは、前記ダイパッド領域に電気的に接続されず、ボンドワイヤを介して前記パワー半導体ダイの第２の端子に電気的に接続されている、請求項２５～２８の何れかい一項に記載のパッケージ化された電子デバイス。
  30. 前記第１の金属クラッド層は、第２の金属ろう付け層を介して前記セラミック基板の下面に設置されている、請求項２６に記載のパッケージ化された電子デバイス。
  31. 前記第１の金属ろう付け層の上面にある上部金属クラッド層と、前記上部金属クラッド層と前記リードフレームとの間に介在する基板取り付け金属層とを更に備える、請求項２６に記載のパッケージ化された電子デバイス。
JP2023545220A 2021-01-27 2022-01-10 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス Pending JP2024505028A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/159,925 2021-01-27
US17/159,925 US20220238426A1 (en) 2021-01-27 2021-01-27 Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
PCT/US2022/011749 WO2022164620A1 (en) 2021-01-27 2022-01-10 Packaged electronic devices having substrates with thermally conductive adhesive layers

Publications (1)

Publication Number Publication Date
JP2024505028A true JP2024505028A (ja) 2024-02-02

Family

ID=80118818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023545220A Pending JP2024505028A (ja) 2021-01-27 2022-01-10 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス

Country Status (6)

Country Link
US (1) US20220238426A1 (ja)
EP (1) EP4285408A1 (ja)
JP (1) JP2024505028A (ja)
KR (1) KR20230130720A (ja)
CN (1) CN116802797A (ja)
WO (1) WO2022164620A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240243106A1 (en) * 2023-01-13 2024-07-18 Wolfspeed, Inc. Thermal Enhanced Power Semiconductor Package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648160A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Resin sealed semiconductor device
JPH0567697A (ja) * 1991-09-10 1993-03-19 Toshiba Corp 樹脂封止型半導体装置
JPH07312380A (ja) * 1993-10-25 1995-11-28 Texas Instr Inc <Ti> 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法
US6160710A (en) * 1998-04-03 2000-12-12 Ericsson Inc. Capacitive mounting arrangement for securing an integrated circuit package to a heat sink
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
US8980687B2 (en) * 2012-02-08 2015-03-17 Infineon Technologies Ag Semiconductor device and method of manufacturing thereof
US9257364B2 (en) * 2012-06-27 2016-02-09 Intel Corporation Integrated heat spreader that maximizes heat transfer from a multi-chip package
WO2015163453A1 (ja) * 2014-04-25 2015-10-29 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
EP3852138B1 (en) * 2020-01-20 2023-11-08 Infineon Technologies Austria AG An electronic module comprising a semiconductor package connected to a fluid heatsink

Also Published As

Publication number Publication date
US20220238426A1 (en) 2022-07-28
EP4285408A1 (en) 2023-12-06
CN116802797A (zh) 2023-09-22
KR20230130720A (ko) 2023-09-12
WO2022164620A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
US9177888B2 (en) Electrically isolated power semiconductor package with optimized layout
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
US9385107B2 (en) Multichip device including a substrate
US20230282622A1 (en) Semiconductor device
KR20210070928A (ko) 전력반도체 모듈
US20150237718A1 (en) Power semiconductor device
CN114899170A (zh) 一种用于功率氮化镓hemt器件的4引脚to-247封装结构
US11335660B2 (en) Semiconductor module
JP4096741B2 (ja) 半導体装置
JP2024505028A (ja) 熱伝導性接着層を備えた基板を有するパッケージ化された電子デバイス
US20230253393A1 (en) Dual cool power module with stress buffer layer
CN113496977A (zh) 共源共栅半导体装置和制造方法
TWI727861B (zh) 晶片封裝結構及其製造方法
CN114864528A (zh) 半导体器件和半导体器件的制造方法
JP3644161B2 (ja) パワー半導体モジュール
US20240243106A1 (en) Thermal Enhanced Power Semiconductor Package
US20240243031A1 (en) Thermal Enhanced Power Semiconductor Package
US20230028808A1 (en) Semiconductor device
US20230317670A1 (en) Packaged electronic devices having transient liquid phase solder joints and methods of forming same
WO2018029801A1 (ja) 半導体装置
CN117894836B (zh) 顶部具有热传递器件的高电子迁移率晶体管及其封装方法
CN217822782U (zh) 一种用于功率氮化镓hemt器件的4引脚to-247封装结构
US11798869B2 (en) Semiconductor package with plurality of grooves on lower surface
US20240243097A1 (en) Power module package structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240904