TWI697077B

TWI697077B - 功率電子封裝及其製造方法

Info

Publication number: TWI697077B
Application number: TW106102734A
Authority: TW
Inventors: 艾倫格達; 保羅麥可隆尼; 楠西史托菲; 瑞斯圖托米南
Original assignee: 美商通用電機股份有限公司
Priority date: 2017-01-24
Filing date: 2017-01-24
Publication date: 2020-06-21
Also published as: TW201838102A

Abstract

一種電子封裝在文中被揭示，其包括玻璃基板，具有圍繞其內部部分的外部部分，其中該內部部分具有第一厚度且該外部部分具有大於該第一厚度的第二厚度。黏著層被形成於該玻璃基板的該內部部分的下表面上。具有上表面的半導體裝置被耦合至該黏著層，該半導體裝置具有被設置於其上表面上的至少一個接觸墊。第一金屬化層被耦合至該玻璃基板的上表面且延伸通過穿過該玻璃基板的該第一厚度所形成的第一導孔，以耦合該半導體裝置的該至少一個接觸墊。

Description

功率電子封裝及其製造方法

本發明的實施例一般關於半導體裝置封裝或電子封裝，且較具體而言關於一種包括玻璃介電材料所形成的互連結構的功率電子封裝。

功率半導體裝置為使用作為功率電子電路中的切換器或整流器的半導體裝置，諸如切換模式電源供應，舉例而言。許多功率半導體裝置被使用於高壓功率應用中且被設計成載送大量的電流及支持大電壓。

在使用中，功率半導體裝置通常藉由封裝結構安裝至外部電路，而該封裝結構提供對該外部電路的電連接並且也提供一種方式來移除由該裝置所產生的熱及保護該裝置不受外部環境影響。功率半導體裝置被提供有一些輸入/輸出(I/O)互連以電連接各別半導體裝置的兩側至外部電路。這些I/O連接可能以焊球、電鍍凸塊、或引線(wirebond)連接的形式加以提供。在引線封裝的情況中，引線被提供，其將該功率半導體裝置上所設置的接合墊或接觸墊連接至次一層的封裝的對應墊或導電元件，其可為電路板或引線框。大部分現有的功率裝置封裝結構使用引線與基板(例如，直接接合銅(DBC)基板)的結合來提供對各別半導體裝置的兩側的I/O互連。

隨著半導體裝置封裝已經變得愈來愈小且產生較好的操作性能，封裝技術已經相應地從引線封裝演變成併入埋入式或嵌入式半導體裝置的平面堆積封裝。併入嵌入式功率裝置的先前技術平面封裝結構10的一般結構被顯示於第1圖中。該POL結構10的標準製造程序通常開始於藉由黏著層16將一或更多功率半導體裝置12放置至介電層14上，該黏著層使用旋塗技術而被塗佈至介電層。POL結構10也可包括一或更多額外晶粒封裝、封裝控制器、或其他電組件，諸如電感器或被動組件18。介電層14為聚醯亞胺或其他有機材料，諸如例如Kapton，其具有大約20ppm/℃的熱膨脹係數。介電層14被提供作為平面預製膜或積層或者被形成作為框結構(未顯示)頂上的平面層。

金屬互連20(例如，銅互連)接著被電鍍至介電層14上以形成對該功率半導體裝置12的直接金屬連接。該金屬互連20可呈現低輪廓(例如，小於200微米厚)、平面互連結構的形式，其提供形成進出該功率半導體裝置12的輸入/輸出(I/O)系統22。

POL結構10也包括直接接合銅(DBC)基板24，其通常從非有機陶瓷基板26所形成，諸如氧化鋁，而上及下銅板28、30經由直接接合銅介面或焊接層32接合至其兩側。DBC基板24的上銅板28被圖案化以在DBC基板24被附接至半導體裝置12以前形成許多導電接觸區域。導電分隔片34被提供以電耦合金屬互連20的一部分至DBC基板24。

在POL結構10的製造程序期間，焊料36被塗佈至半導體裝置12的表面以及分隔片34。DBC基板24接著被下降至焊料36上以將下銅板30的已圖案化部分與焊料36對齊。在DBC基板24被耦合至半導體裝置12及分隔片34以後，底部充填技術被用來塗佈聚合物介電材料38於黏著層16與DBC基板24間的空間中。儘管聚合物介電材料38提供一些環境保護給半導體裝置12，該半導體裝置未被密閉性密封，因為該聚合物材料38的容許濕氣及其他氣體擴散通過它的固有特性。

半導體晶片封裝技術的進展是由對達成較好性能、較大的小型化、及較高可靠性的不斷增加的需求所驅動。此種進展已經導致新半導體技術的發展，諸如例如碳化矽(SiC)功率裝置。這些新功率裝置可被操作成在高頻及高壓下切換。然而，這些裝置也相較於先前技術裝置在升溫下操作，即，在超過150℃的溫度，而溫度通常在150至250℃的範圍中但有時超過300℃。

如針對第1圖所解說，現有平面封裝技術將聚醯亞胺及其他有機材料使用於該封裝結構內的各種介電及密封層。儘管這些材料可提供平面封裝結構，聚醯亞胺及其他有機材料受限於溫度及升溫下的可靠性，因為這些材料具有在攝氏150至175度的範圍中的溫度上限。諸如氧化鋁的陶瓷材料也可被併入平面封裝結構中。然而，這些材料的高成本及脆性嚴重地限制它們的能力。

為了完全利用這些新半導體技術的能力，想要的是提供一種新平面封裝技術，其維持SiC及其他高溫功率裝置的操作溫度、頻率、及電壓升高下的可靠性。對此種封裝技術進一步想要的是密閉性密封該功率裝置及簡化目前的製造程序。

依據本發明的一個態樣，一種電子封裝包括玻璃基板，具有圍繞其內部部分的外部部分，其中該內部部分具有第一厚度且該外部部分具有大於該第一厚度的第二厚度。該電子封裝進一步包括黏著層，形成於該玻璃基板的該內部部分的下表面上；及半導體裝置，具有被耦合至該黏著層的上表面，該半導體裝置具有被設置於其上表面上的至少一個接觸墊。第一金屬化層被耦合至該玻璃基板的上表面且延伸通過穿過該玻璃基板的該第一厚度所形成的第一導孔，以耦合該半導體裝置的該至少一個接觸墊。

依據本發明的另一態樣，一種製造電子封裝的方法包括提供具有為外部部分所圍繞之內部部分的玻璃基板，該外部部分具有大於該內部部分的厚度的厚度。該方法也包括形成黏著層於該玻璃基板的該內部部分的下表面上；藉由該黏著層耦合半導體裝置的上表面至該玻璃基板，該上表面包含至少一個接觸墊；及形成第一金屬化層於該玻璃基板上，該第一金屬化層延伸通過穿過該玻璃基板的該內部部分的該厚度所形成的至少一個導孔，以連接至該半導體裝置的該至少一個接觸墊。

依據本發明的又一態樣，一種功率電子封裝包括多厚度基板，具有穿過其第一厚度所形成的至少一個導孔；及功率裝置，具有被耦合至該多厚度基板的活性表面，該活性表面包含與該多厚度基板中的該至少一個導孔對齊的至少一個接觸墊。第一金屬化層被形成於該多厚度基板的上表面上且延伸通過該至少一個導孔，以接觸該至少一個接觸墊。該多層基板的熱膨脹係數與該功率裝置的熱膨脹係數間的差異小於大約7ppm/℃。

這些及其他優點及特徵將從下列本發明較佳實施例的詳細說明而被較輕易地理解，該詳細說明針對隨附圖式所提供。

10‧‧‧平面封裝結構

12‧‧‧功率半導體裝置

14‧‧‧介電層

16‧‧‧黏著層

18‧‧‧被動組件

20‧‧‧金屬互連

22‧‧‧輸入/輸出系統

24‧‧‧直接接合銅基板

26‧‧‧非有機陶瓷基板

28‧‧‧上銅板

30‧‧‧下銅板

32‧‧‧焊接層

34‧‧‧導電分隔片

36‧‧‧焊料

38‧‧‧聚合物介電材料

40‧‧‧電子封裝

41‧‧‧電子封裝子模組

42‧‧‧介電層

43‧‧‧導電基板

44‧‧‧外部部分

46‧‧‧厚度

48‧‧‧厚度

50‧‧‧內部部分

51‧‧‧凹陷

52‧‧‧厚度

54‧‧‧導孔

56‧‧‧導孔

58‧‧‧導孔

60‧‧‧導孔

62‧‧‧導孔

64‧‧‧黏著層

66‧‧‧底表面

68‧‧‧半導體裝置

70‧‧‧半導體裝置

72‧‧‧接觸墊

74‧‧‧活性表面

76‧‧‧源極墊

78‧‧‧閘極墊

80‧‧‧活性表面

82‧‧‧被動裝置

84‧‧‧下金屬化層

86‧‧‧下表面

88‧‧‧上金屬化層

90‧‧‧上表面

92‧‧‧第一接合層

93‧‧‧焊料

94‧‧‧底表面

96‧‧‧底表面

98‧‧‧第二接合層

100‧‧‧導電基板

102‧‧‧陶瓷基板

104‧‧‧上板

106‧‧‧下板

108‧‧‧內部空腔

110‧‧‧頂表面

112‧‧‧第一部分

114‧‧‧第二部分

116‧‧‧第三部分

118‧‧‧增層

120‧‧‧黏著層

122‧‧‧上介電層

123‧‧‧厚度

124‧‧‧導孔

126‧‧‧金屬化層

128‧‧‧頂表面

130‧‧‧電子封裝子模組

131‧‧‧電子封裝子模組

132‧‧‧半導體裝置

133‧‧‧半導體裝置

134‧‧‧被動裝置

135‧‧‧導電分隔片

136‧‧‧上層介電基板

137‧‧‧中央柱

138‧‧‧黏著層

139‧‧‧底表面

140‧‧‧導孔

141‧‧‧導孔

142‧‧‧內部部分

143‧‧‧導電基板

144‧‧‧導孔

146‧‧‧外部部分

148‧‧‧上金屬化層

150‧‧‧下金屬化層

152‧‧‧頂表面

154‧‧‧底表面

156‧‧‧接合層

158‧‧‧接合層

159‧‧‧電子封裝

160‧‧‧空腔

161‧‧‧電子封裝

162‧‧‧電子封裝

163‧‧‧電子封裝

164‧‧‧金屬化層

167‧‧‧輸入/輸出連接

168‧‧‧接合材料

169‧‧‧輸入/輸出連接

170‧‧‧電子封裝

171‧‧‧導電分隔片

172‧‧‧導電分隔片

173‧‧‧中央柱

174‧‧‧導孔

175‧‧‧底表面

176‧‧‧電子封裝

177‧‧‧黏著層

178‧‧‧接合層

180‧‧‧上表面

182‧‧‧電子封裝

圖式示出目前預期來實行本發明的實施例。

在該圖式中：第1圖為併入功率裝置的先前技藝電子封裝的示意橫剖面側視圖。

第2-9圖為在製造/堆積程序的各種階段期間的電子封裝的示意橫剖面側視圖，依據本發明的實施例。

第10圖為依據第2-9圖中所示之程序所製造的電子封裝的示意俯視圖。

第11圖為依據本發明的另一實施例的電子封裝的示意橫剖面側視圖。

第12圖為依據本發明的另一實施例的電子封裝的示意橫剖面側視圖。

第13圖為依據本發明的另一實施例的電子封裝的示意橫剖面側視圖。

第14圖為依據本發明的另一實施例的電子封裝的示意橫剖面側視圖。

第15圖為依據本發明的又一實施例的電子封裝的示意橫剖面側視圖。

第16圖為依據本發明的又一實施例的電子封裝的示意橫剖面側視圖。

第17圖為依據本發明的又一實施例的電子封裝的示意橫剖面側視圖。

第18圖為依據本發明的又一實施例的電子封裝的示意橫剖面側視圖。

第19圖為依據本發明的又一實施例的電子封裝的示意橫剖面側視圖。

第20圖為依據本發明的又一實施例的電子封裝的示意橫剖面側視圖。

本發明的實施例提供一種形成電子封裝的方法，該電子封裝包括具有熱膨脹係數的玻璃基板，該熱膨脹係數可透過它的組成加以控制且比傳統聚合物基板更接近地匹配該半導體裝置或電子組件的熱膨脹係數。使用所揭示的玻璃基板也允許對該裝置或組件的密閉性或接近密閉性。文中所述的實施例也提供完全利用諸如SiC的新半導體技術能力的能力以及它們在高頻在高電壓及溫度下的能力。

本發明的實施例是針對一種電子封裝，其包括被嵌入該電子封裝內的一或更多半導體裝置、晶粒、或晶片。儘管嵌入該電子封裝中的半導體裝置在以下於第2-20圖的實施例中被具體稱為功率裝置，理解的是，其他電組件可在該電子封裝中被替換，且因此本發明的實施例不限於僅僅嵌入功率裝置於電子封裝中。那就是，在以下所述的電子封裝實施例中使用功率裝置也應被理解成包含諸如電阻器、電容器、電感器、濾波器、或其他類似裝置的其他電組件，其可以單獨或者與一或更多功率裝置組合地被提供於該電子封裝中。額外地，儘管第2-20圖的實施例被描述為包括二個功率裝置及一個被動裝置，預期的是文中所述的概念可被延伸至包括單一半導體裝置或被動裝置的電子封裝和延伸至單獨或者組合地包括任何其他數量的半導體裝置或被動裝置的電子封裝。

現在參照第2-9圖，一種用以製造電子封裝 40的技術被陳述，依據本發明的實施例。用於單數電子封裝40的堆積程序的橫剖面為了易於視覺化該堆積程序而被顯示於第2-9圖的各者中，然而，熟習本技藝之人士將承認的是，多個電子封裝可能以類似方式在面板級加以製造且接著視所需被分割成個別電子封裝組件。並且，該電子封裝的各者可含有單一晶粒、多個晶粒、或一或更多晶粒、晶片、及被動裝置的組合。

電子封裝40的製造開始於以剛性或撓性玻璃基板的形式所提供的介電層42，而該基板的剛性/撓性根據其厚度、組成及製造方法而可控制。依據各種實施例，介電層42具有在大約3-9ppm/℃的範圍內的熱膨脹係數。如所示介電層42具有非平面幾何及多個厚度，而該介電層42的外部部分44具有厚度46，其大於該介電層42的內部部分50的厚度48。在一個非限制性實施例中，厚度48為大約50微米，儘管承認的是25與150微米間的厚度將是合適的。如所示，凹陷51被形成於該介電層42的外部部分44與內部部分50之間，由於該二個部分44、50的厚度的差異。預期的是介電層14也可被提供而具有恆定厚度，依據替代實施例。在又一實施例中，介電層42藉由經由玻璃料接合或其他接合方法來接合二層的玻璃所形成，而上層具有厚度48且玻璃的下層具有厚度52。

許多導孔54、56、58、60通過厚度48被形成穿過介電層42的內部部分50，如第3圖中所示。一或更多導孔62也可被形成穿過介電層42的外部部分44。導孔54、62可藉由UV雷射鑽孔或蝕刻所形成，舉例而言。替代地，導孔54、62可藉由其他方法所形成，包括：電漿蝕刻、乾與濕蝕刻技術、像CO₂與準分子的其他雷射技術、或機械鑽孔程序。在一個實施例中，導孔50、62被形成而具有傾斜側表面，如第3圖中所示，其促進稍後的充填及金屬沈積。

在該製造程序的次一步驟中，黏著層64被塗佈至介電層42的內部部分50的底表面66，如第4圖中所示。依據所示的實施例，黏著層64被塗佈，使得它塗覆該底表面66的全部。在替代實施例中，黏著層64可被塗佈以塗覆僅該底部表面66的選定部分。黏著層64可藉由使用諸如旋塗或狹縫式塗覆的塗覆技術加以塗佈、或可藉由呈現噴墨印刷型裝置技術的形式的可程式化分配工具加以塗佈，作為非限制性實例。黏著層64為高溫黏著劑，諸如例如高溫聚醯亞胺、環氧化物、氰酸酯材料、或其摻合物，其適於在下限150℃與上限250℃的溫度下使用。承認的是，其他黏著劑也可被實施，其適於在大於250℃的溫度下使用，諸如在300℃或甚至400℃，取決於應用。

參照第5圖，一或更多半導體裝置68、70或電子組件被耦合至黏著層64。半導體裝置68、70可為相同厚度，如第5圖中所示，或在替代實施例中為不同厚度。在一個非限制性實施例中，半導體裝置68、70具有在大約50-500微米的範圍內的厚度。半導體裝置68、70可通常被描述為「功率裝置」或「非功率裝置」。因此，半導體裝置68、70可呈現晶粒、二極體、MOSFET、電晶體、應用特定積體電路(ASIC)、或處理器的形式，作為實例。在所示的實施例中，半導體裝置68被描繪為具有位於其活性表面74上的接觸墊72的二極體。半導體裝置70被描繪為具有位於它的活性表面80上的源極墊76及閘極墊78的MOSFET。然而，承認的是，半導體裝置68、70可被提供作為替代類型的功率或非功率裝置，以及較小或較大數量的半導體裝置或電子組件可被包括於電子封裝40內。在一個實施例中，半導體裝置68、70由矽或碳化矽(SiC)所形成且具有在大約2-3ppm/℃的範圍內的熱膨脹係數。任選地，諸如例如電阻器、電容器、或電感器的一或更多被動裝置82可被放置至黏著層64上。在半導體裝置68、70及被動裝置82被定位以後，黏著層64可被完全固化，由熱或藉由熱或輻射的組合。合適輻射可包括UV光及/或微波。在一個實施例中，部份真空及/或超過大氣壓力可被用來促進在固化期間從該黏著層移除揮發物，若有任何存在的話。一旦固化，黏著層64的在導孔54下的任何部分被移除，藉由使用例如不會顯著影響該介電層42的結構完整性的反應性離子蝕刻(RIE)或雷射程序。

如第6圖中所示，下金屬化層84在該製造程序的次一步驟中被形成於介電層42的外部部分44的下表面86上。在該塗佈程序以後，金屬化層84的一部分可如所示被延伸至導孔62。上金屬化層88被形成於介電層42的上表面90上，如第7圖中所示。上金屬化層88延伸通過導孔54以電耦合半導體裝置68、70的接觸墊72、76、78。上金屬化層88也延伸通過導孔62以電耦合下金屬化層84。該上金屬化層88與下金屬化層84因此一起形成介電層42的下表面86與上表面90間的電連接。在一個實施例中，任選的鈦銅種晶層(未顯示)在沈積上及下金屬化層84、90以前被濺鍍至介電層42的上表面90及/或下表面86上。

金屬化層84、90可藉由使用濺鍍與電鍍技術接著是微影程序而被形成。在一個實施例中，下及上金屬化層84、90由銅所形成。然而，預期的是金屬化層84、90的製造技術可被延伸至使用其他導電材料或銅與填充劑的組合。在未包括被動裝置82的實施例中，半導體裝置70的閘極墊78可透過上金屬化層88(未顯示於第7圖中)的延伸被電耦合至下金屬化層84，該上金屬化層透過導孔62被耦合至下金屬化層84。

現在參照第8圖，第一接合層92被施加至半導體裝置68、70的各別底表面94、96以及至下金屬化層84的與導孔62對齊的部分。第一接合層92由焊料或其他高溫接合材料所形成，諸如使用瞬變液相接合技術所形成的燒結銀或其他合金/介金屬，而諸如92.5Pb/5Sn/2.5Ag或Au-Si的焊料為合適材料的實例。第二接合層98或其他高溫、接近密閉(即，具有1E-4至1E-6 atm-cc/sec的氦洩漏率)接合材料被施加至下金屬化層84以形成圍繞介電層42的內部部分50的連續路徑。依據各種實施例，第二接合層98可為導電材料或電絕緣材料，諸如例如燒結銀、瞬變液相接合材料、或低溫玻璃或展現低吸濕性及擴散率(例如，液晶聚合物)的聚合系統。當焊料被使用於第二接合層98時，該介電層42的外部部分的底表面被金屬化。

在一些實施例中，選用的最終處理層(未顯示)在施加該第二接合層98以前被提供於該下金屬化層84上。作為非限制性實例，Ni-Au最終處理層可在第二接合層98為焊料時被使用且Ni-Ag最終處理層可在第二接合層98為燒結銀時被使用。在半導體裝置68、70的底表面被金屬化的實施例中，該第一及第二接合層92、98可由相同材料所形成。

其次，導電基板100藉由使用適當焊接或接合處理被耦合至該第一及第二接合層92、98以形成電子封裝40，如第9圖中所示。在所示的實施例中，導電基板100為多層基板100，其包括一層諸如例如氧化鋁的陶瓷基板102夾置於從導電材料(諸如例如銅)所形成的上與下板104、106之間。如第9圖中所示，上板104的部分被移除以產生用於多層基板100的已圖案化上表面。在替代實施例中，第一及第二接合層92、98的任一或兩者可在最初被施加至該多層基板100而非施加至該下金屬化層84及半導體裝置68、70。在又一替代實施例中，第二接合層98可被施加以在半導體裝置68、70被耦合至多層基板100以後直接耦合多層基板100至介電層42，藉此在圍繞半導體裝置68、70及被動裝置82的內部空腔108周圍產生邊緣密封。在此種實施例中，下金屬化層84的顯示位於介電層42與第二接合層98間的部分可被省略，如針對第19圖加以較詳細描述。依據一個實施例，多層基板100為直接接合銅(DBC)基板。在替代實施例中，基板100為金屬引線框，諸如例如銅，其可被模製或密封。

儘管未顯示於第9圖中，預期的是，任何數量的輸入/輸出(I/O)連接可被形成於上金屬化層88及/或多層基板100頂上，使得可以在電子封裝40內的電.組件與外部組件(未顯示)(諸如例如母線或印刷電路板(PCB))之間完成電連接。此等I/O連接可能以電鍍凸塊、柱凸塊、銅帶、直接接合或焊料接合的Cu終端、引線連接/墊的形式加以提供，這些係為非限制性實例。阻焊層(solder mask)可被施加以支援以上提到的I/O連接方法的一些。

電子封裝40的俯視圖被提供於第10圖中以較清楚地示出第二接合層98如何被定位以圍繞介電層14的內部部分50及對其耦合的半導體裝置68、70與被動裝置82。在一個實施例中，第二接合層98將圍繞半導體裝置68、70及被動裝置82的空腔108密閉性密封。作為非限制性實例，空腔108可接著以乾空氣或諸如氬氣或氮氣的惰性氣體加以充填。在替代實施例中，第二接合層98被施加以圍繞及密封介電層14的內部部分50的小部分。例如，被動裝置82可能位於空腔108的密閉性密封外部或可被整個省略。

在第二接合層98未密閉性密封空腔108的實施例中，半導體裝置68、70及被動裝置82可能以呈現諸如例如聚合物的非導電材料的形式之密封劑(未顯示)加以表面塗佈(overcoat)，該密封劑充填空腔108。密封劑可被使用於例如高電壓應用中以防止半導體裝置與金屬組件間的發弧或者提供剛性及易於處理。在另一替代實施例中，被動裝置82可能位於上金屬化層88的頂表面110上。

第10圖示出針對半導體裝置68、70及被動裝置82的上金屬化層88及導孔54、56、58、62的範例性配置。如所示，上金屬化層88的第一部分112位於導孔54及導孔56之上且因此電耦合至半導體裝置68的接觸墊72及半導體裝置70的源極墊76。上金屬化層88的第二部分114被對齊於導孔56及被動裝置82的導孔58，該導孔56被電耦合至半導體裝置70的閘極墊78。相似地，上金屬化層88的第三部分116透過導孔60及導孔62形成被動裝置82與下金屬化層84間的電連接。

預期的是，包括介電層42、黏著層64、及下金屬化層84與上金屬化層88的一者或兩者的電子子封裝可被製造作為具有或沒有半導體裝置68、70及被動裝置82的預製模組。在該電子子封裝被製造成沒有半導體裝置68、70及被動裝置82的實施例中，黏著層64可能以對於進一步處理或傳輸是夠穩定的部份固化狀態(例如，作為B階段材料)的方式加以提供。這將允許半導體裝置68、70及被動裝置82在稍後的處理步驟中被後續地附接至該電子子封裝。

與電子封裝40的上述製造或堆積技術關聯的程序或方法步驟之順序及次序可依據替代實施例而變化。作為一個非限制性實例，黏著層64可在形成導孔54-62以前被塗佈。額外地，下金屬化層84可在定位半導體裝置68、70及被動裝置82以前或甚至在塗佈黏著層64以前被形成於介電層42的下表面86上。

任選地，額外增層118可被耦合至上金屬化層88，如第11圖中所示。在一個實施例中，增層118藉由下列所形成：塗佈一層的黏著層120至介電層42的頂表面90及至上金屬化層88以及接著放置上介電層122至黏著層120上，儘管承認的是，該增層118可為當作用以金屬化的黏著層及膜的一個單層或者二層-黏著層與非流動膜。該增層可為聚合物或玻璃。在所示的實施例中，上介電層122在各處具有均勻或實質均勻厚度123。類似於介電層42，上介電層122為具有穿過其厚度所形成的許多導孔124的玻璃基板。在替代實施例中，上介電層122可為聚醯亞胺材料，諸如例如Kapton。在此種替代實施例中，上介電層122可被塗佈作為膜或積層且稍後被蝕刻以形成導孔124。

金屬化層126被形成於上介電層122的頂表面128上且延伸通過導孔124而與上金屬化層88電連接。類似於上金屬化層88，金屬化層126可包含諸如例如銅的導電材料，且可藉由使用濺鍍與電鍍技術接著是微影程序而被形成。額外的重分佈層可根據設計規格被形成於重分佈層118頂上。

第12圖示出具有堆疊配置的電子封裝159的替代實施例，其中電子封裝子模組130包括一或更多半導體裝置132、133及被動裝置134且上層介電基板136被耦合至電子封裝40。在一個實施例中，半導體裝置133為具有背側連接的功率半導體裝置，該背側連接被電耦合至任選導電分隔片135(以幻影顯示)的上金屬化層88。上層介電基板136為如以上針對介電層42所述之類似方式所建構的玻璃基板且藉由黏著層138被耦合至裝置132、133、134。上層介電基板136被提供具有延伸通過該基板136的內部部分142的一或更多導孔140以及延伸通過其外部部分146的一或更多導孔144。上金屬化層148及下金屬化層150類似於上金屬化層88及下金屬化層84被形成於上層介電基板136的各別頂及底表面152、154上。

接合層156將電子封裝子模組130的下金屬化層150電連接至該上金屬化層88。類似於第一接合層 92，接合層156為焊料或另一導電高溫接合材料，諸如例如燒結銀。另一接合層158延伸圍繞電子封裝子模組130的下金屬化層150與上金屬化層88間的上層介電基板136的外部部分146的外圍。依據替代實施例，不是接合層158就是接合層98為密閉性，取決於應用。在一個實施例中，接合層158在圍繞裝置132、134的空腔160內產生密閉性或接近密閉性密封

電子封裝161被示出於第13圖中，依據本發明的替代實施例。類似於第12圖的電子封裝159，電子封裝161包括二個電子封裝子模組40、130，其以堆疊配置加以配置。電子封裝161與電子封裝159間的其他共用組件適當地相對於相同元件符號加以示出。在第13圖的實施例中，該上層介電基板136包括中央柱137，其向下延伸至空腔160中。下金屬化層150的一部分被形成於該中央柱137的底表面139上。導孔141延伸通過中央柱137的厚度且以類似於導孔144的方式被金屬化以電連接上金屬化層148至下金屬化層150。

第14圖示出依據本發明的另一實施例的電子封裝163，其包括以堆疊配置所配置的二個電子封裝子模組41、131。如藉由以上所述的實施例，對電子封裝163及電子封裝159(第12圖)共用的組件適當地以共用元件符號加以提及。如第13圖中所示，電子封裝子模組131被倒置於電子封裝子模組41頂上，而它們相對的上金屬化層88藉由接合層156來彼此電連接。各個電子封裝子模組41、131包括各別導熱及導電基板43、143，其如所示藉由接合層92、98被耦合至半導體裝置68、70及下金屬化層88。依據各種實施例，導電基板43、143的任一或兩者可為密封的金屬引線框或多層基板，諸如例如DBC基板或印刷電路板(PCB)。在一個非限制性實施例中，導電基板43為DBC基板且導電基板143為PCB。導電基板43、143的任一或兩者可進一步包括散熱板(未顯示)以促進半導體裝置68、70的冷卻。此種配置在半導體裝置68、70為功率裝置的實施例中是特別有利的，因為它容許電子封裝163的雙面冷卻。任選地，電子封裝163包括輸入/輸出(I/O)連接167(以幻影顯示)及/或面向下I/O連接169(也以幻影顯示)，其透過下金屬化層88被電連接至半導體裝置68、70。I/O連接167、169可被配置成金屬(例如，銅)引線框連接或其他已知形式的I/O連接，依據替代實施例。

依據各種實施例，電子封裝子模組41、131可能兩者以類似於具有一或更多半導體裝置68、70及諸如被動裝置82的一或更多其他電路組件的功率模組的方式加以配置，如第14圖中所示。在替代實施例中，電子封裝子模組41、131可被提供具有不同的配置。作為一個非限制性實例，電子封裝子模組41可能以類似於第14圖中所示的方式被配置成功率模組而電子封裝子模組131可被配置成控制電路。

現在參照第15圖，電子封裝162依據替代實施例被顯示。電子封裝162及電子封裝40(第9圖)共享許多共用組件，其將適當地相對於相同元件符號加以討論及示出。類似於電子封裝40，電子封裝162包括介電層42，呈現具有被形成於其底表面66上的黏著層64的玻璃基板之形式。上金屬化層88延伸通過導孔54、58以電連接至半導體裝置68、70，其被耦合至黏著層64。上金屬化層88的一部分延伸通過導孔62且被電耦合於下金屬化層84。下金屬化層84延伸圍繞介電層42的周圍且藉由第二接合層98被耦合至多層基板100，其可依據各種實施例密閉性密封空腔108。第一接合層92將半導體裝置68、70及下金屬化層84耦合至多層基板100。

除了對電子封裝40(第9圖)共用的組件以外，電子封裝162包括被形成於介電層42的內部部分50的底表面66上的金屬化層164。類似於金屬化層84、90，金屬化層164為諸如例如銅的導電材料，且可藉由使用濺鍍與電鍍技術接著是微影程序而被形成。接合材料168機械性及電耦合被動裝置82至金屬化層164。依據各種實施例，接合材料168可為焊料、燒結銀、諸如充填有諸如銀的導電填料的聚合物之導電黏著劑、或能夠承受高溫的另一導電材料。在一個實施例中，接合材料168被用來藉由使用液相接合技術耦合被動裝置82至金屬化層164。

第16圖示出依據另一替代實施例的電子封裝170。電子封裝170包括類似於第15圖地電子封裝162的組件，除了該導孔62及上金屬化層88的延伸通過電子封裝162的導孔62的部分是由電子封裝170中的導電分隔片172所替換。依據各種實施例，導電分隔片172可為銅或另一導電金屬材料。如第16圖中所示，上金屬化層88的一部分延伸通過穿過介電層42與黏著層64的厚度48所形成的導孔174且被耦合於導電分隔片172。第一接合層92的一部分將導電分隔片172電及機械性耦合至多層基板100。

第17及18圖示出依據半導體裝置68、70為不同高度或厚度的替代實施例的電子封裝170。在第17圖中所示的實施例中，導電分隔片171被提供以補償半導體裝置68、70間的高度差且藉由一層的焊料93或其他導電接合材料被耦合至半導體裝置70。在第18圖中所示的實施例中，介電層42被提供具有中央柱173，其向下延伸至空腔108中。半導體裝置70藉由類似於黏著層64的黏著層177而被耦合至中央柱173的底表面175。

現在參照第19圖，電子封裝176依據本發明的另一實施例被顯示。再次地，電子封裝176包括類似於那些針對電子封裝40(第9圖)所述的許多組件，且對應部件編號在文中被適當地提及。儘管被動裝置82在第19圖中被顯示直接耦合至黏著層64，預期的是，金屬化層164(第15圖)及接合材料168(第15圖)可在替代實施例中被用來耦合被動裝置82至介電層42。

除了對電子封裝40(第9圖)共用的組件以外，第19圖中所示的電子封裝176包括接合層178，其將介電層42的下表面86直接耦合至多層基板100的上銅板104的上表面180。接合層178為高溫接合材料，諸如例如提供低擴散特性的玻璃料或聚合物-諸如液晶聚合物。在一個實施例中，接合層178在該半導體裝置68、70被耦合至該多層基板100以後透過分配及固化法加以塗佈。接合層178可被塗佈具有面向外圓角表面，如第19圖中所示。

第20圖示出包括接合層178的電子封裝182，依據本發明的替代實施例。在電子封裝182、電子封裝170、及電子封裝40(第9圖)間共用的組件適當地參照相同部件編號加以討論。在第20圖的實施例中，第9圖的下金屬化層84被整個省略。半導體裝置68、70及導電分隔片172被直接耦合至多層基板100的上銅板104。密閉性或接近密閉性密封藉由塗佈接合層178於介電層42的下表面86與上銅板104之間而被形成圍繞空腔108的周圍。如所示，接合層178可被形成具有面向外圓角表面。在此實施例中，導電分隔片172及第一接合層92的結合使用會減輕對類似於介電層42的下表面86上的下金屬化層84(第9圖)的金屬化層之需要。

因此，本發明的實施例包括一種電子封裝，具有以玻璃基板的形式所提供的介電層，該玻璃基板具有接近匹配至該電子封裝內所包括之SiC或其他高溫半導體裝置的熱膨脹係數。該熱膨脹係數間的接近匹配使該電子封裝內的熱誘發應力降到最低且改善封裝可靠性、在SiC及其他半導體裝置被併入高頻、高電壓、與高溫下操作之電子封裝時尤其想要的特性。該玻璃基板的使用也促進高功率密度電子封裝的製造。

額外地，在該玻璃基板被提供作為多厚度基板的實施例中，一或更多半導體裝置及其他電子組件可被密閉性密封於該玻璃基板與多層基板間所形成的空腔中。此種密閉性環境擴展該SiC或其他高溫半導體裝置的高溫可靠性以及被用來附接該裝置至該玻璃基板的黏著層。提供密閉性密封的能力也減輕提供圍繞該半導體裝置的密封劑或其他底層填充材料的需要，藉此降低材料及處理成本。併入多厚度玻璃基板的實施例也透過以穿過該玻璃基板的較厚部分的金屬化導孔的形式之互連來提供，其替換導電分隔片及減少製造步驟。

因此，依據本發明的一個實施例，一種電子封裝包括玻璃基板，具有圍繞其內部部分的外部部分，其中該內部部分具有第一厚度且該外部部分具有大於該第一厚度的第二厚度。該電子封裝進一步包括黏著層，形成於該玻璃基板的該內部部分的下表面上；及半導體裝置，具有被耦合至該黏著層的上表面，該半導體裝置具有被設置於其上表面上的至少一個接觸墊。第一金屬化層被耦合至該玻璃基板的上表面且延伸通過穿過該玻璃基板的該第一厚度所形成的第一導孔，以耦合該半導體裝置的該至少一個接觸墊。

依據本發明的另一實施例，一種製造電子封裝的方法包括提供具有為外部部分所圍繞之內部部分的玻璃基板，該外部部分具有大於該內部部分的厚度的厚度。該方法也包括形成黏著層於該玻璃基板的該內部部分的下表面上；藉由該黏著層耦合半導體裝置的上表面至該玻璃基板，該上表面包含至少一個接觸墊；及形成第一金屬化層於該玻璃基板上，該第一金屬化層延伸通過穿過該玻璃基板的該內部部分的該厚度所形成的至少一個導孔，以連接至該半導體裝置的該至少一個接觸墊。

依據本發明的又一實施例，一種功率電子封裝包括多厚度基板，具有穿過其第一厚度所形成的至少一個導孔；及功率裝置，具有被耦合至該多厚度基板的活性表面，該活性表面包含與該多厚度基板中的該至少一個導孔對齊的至少一個接觸墊。第一金屬化層被形成於該多厚度基板的上表面上且延伸通過該至少一個導孔，以接觸該至少一個接觸墊。該多層基板的熱膨脹係數與該功率裝置的熱膨脹係數間的差異小於大約7ppm/℃。

儘管本發明已經針對僅有限數量的實施例加以詳細描述，將輕易理解的是，本發明不限於此種所揭示的實施例。反之，本發明可被修改以併入之前未描述的任何數量的變型、改變、替換或等效配置，但其與本發明的精神與範圍相稱。額外地，儘管本發明的各種實施例已經被描述，將被理解的是，本發明的態樣可包括所述實施例的僅一些。因此，本發明未被視為受前述說明所限制，但僅受隨附申請專利範圍的範疇所限制。