JP2000269370A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000269370A JP2000269370A JP11074047A JP7404799A JP2000269370A JP 2000269370 A JP2000269370 A JP 2000269370A JP 11074047 A JP11074047 A JP 11074047A JP 7404799 A JP7404799 A JP 7404799A JP 2000269370 A JP2000269370 A JP 2000269370A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tape
- semiconductor wafer
- wafer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造に際して、組立工程を簡略化
し、パッケージをチップサイズと同一程度に小型化し、
電気的特性の良否判定テストを１回で済ませる。 【解決手段】半導体ウェハ１０上の複数のチップ領域１
にそれぞれチップパターン３および配線パッド２を形成
する工程と、予め絶縁テープ６上に印刷配線が形成さ
れ、配線パッドに対応する部分に導電部８が形成された
配線テープ１１を、導電部とウェハ上の配線パッドとが
金属ボール４を介して電気的に接続される状態でウェハ
上に接着する工程と、ウェハ上に配線テープが接着した
状態で各チップ領域の電気的特性の良否判定テストを行
う工程と、この後、配線テープが接着した状態のウェハ
を個々のチップ領域に分割して個々の半導体装置１２を
得る工程とを具備する。
し、パッケージをチップサイズと同一程度に小型化し、
電気的特性の良否判定テストを１回で済ませる。 【解決手段】半導体ウェハ１０上の複数のチップ領域１
にそれぞれチップパターン３および配線パッド２を形成
する工程と、予め絶縁テープ６上に印刷配線が形成さ
れ、配線パッドに対応する部分に導電部８が形成された
配線テープ１１を、導電部とウェハ上の配線パッドとが
金属ボール４を介して電気的に接続される状態でウェハ
上に接着する工程と、ウェハ上に配線テープが接着した
状態で各チップ領域の電気的特性の良否判定テストを行
う工程と、この後、配線テープが接着した状態のウェハ
を個々のチップ領域に分割して個々の半導体装置１２を
得る工程とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特にテープ封止型の半導体装置の製造方法
に関する。
方法に係り、特にテープ封止型の半導体装置の製造方法
に関する。
【０００２】
【従来の技術】半導体装置の製造に際して、一般に、半
導体ウェハ上の複数のチップ領域にそれぞれチップパタ
ーンを形成した後、ウェハ状態で各チップ領域の電気的
特性の良否判定テストを行う。そして、この半導体ウェ
ハを個々のチップ領域に切断（ダイシング）して個々の
チップに分割し、前記ウェハテストで良品と判定された
チップを外囲器（パッケージ）にマウトする。そして、
チップに電気的接続を行うためのボンディングを行い、
封止（シール）を行い、製品の形状にする。さらに、こ
の製品の電気的特性の良否判定テストを行い、最終的に
良品を選別する。
導体ウェハ上の複数のチップ領域にそれぞれチップパタ
ーンを形成した後、ウェハ状態で各チップ領域の電気的
特性の良否判定テストを行う。そして、この半導体ウェ
ハを個々のチップ領域に切断（ダイシング）して個々の
チップに分割し、前記ウェハテストで良品と判定された
チップを外囲器（パッケージ）にマウトする。そして、
チップに電気的接続を行うためのボンディングを行い、
封止（シール）を行い、製品の形状にする。さらに、こ
の製品の電気的特性の良否判定テストを行い、最終的に
良品を選別する。
【０００３】しかし、上記したような従来の半導体装置
の製造方法は、次のような問題がある。
の製造方法は、次のような問題がある。
【０００４】（１）パッケージにチップをマウトし、ボ
ンディング、シールを行う一連の工程（組立工程）を必
要とする。 （２）電気的特性の良否判定テストとして、ウェハ状態
と製品形状とでそれぞれ行うので、計２回の良否判定テ
ストを必要とする。 （３）パッケージは、チップとの間の電気的接続（ボン
ディング）を行うためのスペースを必要とし、チップサ
イズよりも大きくなる。
ンディング、シールを行う一連の工程（組立工程）を必
要とする。 （２）電気的特性の良否判定テストとして、ウェハ状態
と製品形状とでそれぞれ行うので、計２回の良否判定テ
ストを必要とする。 （３）パッケージは、チップとの間の電気的接続（ボン
ディング）を行うためのスペースを必要とし、チップサ
イズよりも大きくなる。
【０００５】
【発明が解決しようとする課題】上記したように従来の
半導体装置の製造方法は、パッケージにチップをマウト
し、ボンディング、シールを行う一連の組立工程を必要
とし、電気的特性の良否判定テストを２回必要とし、パ
ッケージがチップサイズよりも大きくなるという問題が
あった。
半導体装置の製造方法は、パッケージにチップをマウト
し、ボンディング、シールを行う一連の組立工程を必要
とし、電気的特性の良否判定テストを２回必要とし、パ
ッケージがチップサイズよりも大きくなるという問題が
あった。
【０００６】本発明は上記の問題点を解決すべくなされ
たもので、組立工程を簡略化でき、パッケージをチップ
サイズと同一程度に小型化することができ、電気的特性
の良否判定テストを１回行うだけで済む半導体装置の製
造方法を提供することを目的とする。
たもので、組立工程を簡略化でき、パッケージをチップ
サイズと同一程度に小型化することができ、電気的特性
の良否判定テストを１回行うだけで済む半導体装置の製
造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウェハ上の複数のチップ領域にそれぞ
れチップパターンおよび配線取り出し部を形成する工程
と、予め絶縁テープ上に印刷配線が形成され、前記配線
取り出し部に対応する部分に導電部が形成された配線パ
ターン形成済みテープを、前記導電部と前記半導体ウェ
ハ上の配線取り出し部とが金属バンプを介して電気的に
接続する状態で前記半導体ウェハ上に接着する工程と、
前記半導体ウェハ上に配線パターン形成済みテープが接
着した状態で各チップ領域の電気的特性の良否判定テス
トを行う工程と、前記配線パターン形成済みテープが接
着した状態の半導体ウェハを個々のチップ領域に分割し
て個々の半導体装置を得る工程とを具備することを特徴
とする。
造方法は、半導体ウェハ上の複数のチップ領域にそれぞ
れチップパターンおよび配線取り出し部を形成する工程
と、予め絶縁テープ上に印刷配線が形成され、前記配線
取り出し部に対応する部分に導電部が形成された配線パ
ターン形成済みテープを、前記導電部と前記半導体ウェ
ハ上の配線取り出し部とが金属バンプを介して電気的に
接続する状態で前記半導体ウェハ上に接着する工程と、
前記半導体ウェハ上に配線パターン形成済みテープが接
着した状態で各チップ領域の電気的特性の良否判定テス
トを行う工程と、前記配線パターン形成済みテープが接
着した状態の半導体ウェハを個々のチップ領域に分割し
て個々の半導体装置を得る工程とを具備することを特徴
とする。
【０００８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【０００９】＜第１の実施の形態＞図１（ａ）乃至
（ｃ）および図２（ａ）乃至（ｃ）は、本発明の半導体
装置の製造方法の第１の実施の形態に係る工程を示して
いる。
（ｃ）および図２（ａ）乃至（ｃ）は、本発明の半導体
装置の製造方法の第１の実施の形態に係る工程を示して
いる。
【００１０】まず、図１（ａ）に示すように、半導体ウ
ェハ（半導体結晶基板）１０の主表面上に、複数のチッ
プ領域１に対応してそれぞれチップパターン３および配
線取り出し部（例えば配線パッド２）を形成する。
ェハ（半導体結晶基板）１０の主表面上に、複数のチッ
プ領域１に対応してそれぞれチップパターン３および配
線取り出し部（例えば配線パッド２）を形成する。
【００１１】次に、図１（ｂ）、（ｃ）および図２
（ａ）、（ｂ）の工程により、配線テープ（配線パター
ン形成済みテープ）１１の導電部８とウェハ１０上の配
線パッド２とが金属ボール４を介して電気的に接続され
る状態で、配線テープ１１をウェハ１０上に接着する。
（ａ）、（ｂ）の工程により、配線テープ（配線パター
ン形成済みテープ）１１の導電部８とウェハ１０上の配
線パッド２とが金属ボール４を介して電気的に接続され
る状態で、配線テープ１１をウェハ１０上に接着する。
【００１２】即ち、まず、図１（ｂ）に示すように、ウ
ェハ１０上の配線パッド２上に金属バンプ（例えば半田
ボールなどの金属ボール４）を形成する。
ェハ１０上の配線パッド２上に金属バンプ（例えば半田
ボールなどの金属ボール４）を形成する。
【００１３】次に、図１（ｃ）に示すように、各チップ
領域１上の少なくとも一部に接着剤５を塗布する。この
際、接着剤５の塗布は、チップ領域１上の全面あるいは
ウェハ１０上の全面に塗布してもよいが、本例では、ウ
ェハ１０上の各チップ領域１の金属ボール４同士を直線
状に連ねる複数本のストライプ状に塗布している。この
場合、金属ボール４と配線パッド２とが向き合う方向
（図中の上下方向）には導通し、ウェハ１０上の金属ボ
ール４同士が向き合う方向（図中の水平方向）には導通
しないように、異方性の導電性ペースト５を用いてい
る。
領域１上の少なくとも一部に接着剤５を塗布する。この
際、接着剤５の塗布は、チップ領域１上の全面あるいは
ウェハ１０上の全面に塗布してもよいが、本例では、ウ
ェハ１０上の各チップ領域１の金属ボール４同士を直線
状に連ねる複数本のストライプ状に塗布している。この
場合、金属ボール４と配線パッド２とが向き合う方向
（図中の上下方向）には導通し、ウェハ１０上の金属ボ
ール４同士が向き合う方向（図中の水平方向）には導通
しないように、異方性の導電性ペースト５を用いてい
る。
【００１４】次に、図２（ａ）および（ｂ）に示すよう
に、予め例えば透明状の絶縁テープ６上に印刷配線（図
示せず）が形成され、ウェハ１０上の配線パッド４に対
応する部分に導電部（例えばテープの両面の配線パッド
間をスルーホール７により導通させた導電部）８が形成
された配線テープ１１をウェハ１０上に対向させ、上記
導電部８をウェハ１０上の金属ボール４に密着させた状
態で配線テープ１１をウェハ１０上に接着する。
に、予め例えば透明状の絶縁テープ６上に印刷配線（図
示せず）が形成され、ウェハ１０上の配線パッド４に対
応する部分に導電部（例えばテープの両面の配線パッド
間をスルーホール７により導通させた導電部）８が形成
された配線テープ１１をウェハ１０上に対向させ、上記
導電部８をウェハ１０上の金属ボール４に密着させた状
態で配線テープ１１をウェハ１０上に接着する。
【００１５】次に、上記したようにウェハ１０上に配線
テープが接着した状態で各チップ領域１の電気的特性の
良否判定テストを行う。この後、配線テープ１１が接着
した状態のウェハ１０を各チップ領域１間のダイシング
ラインで切断することにより、図２（ｃ）に示すよう
に、個々の半導体装置１２に分割する。なお、前記良否
判定テストで良品と判定された半導体装置を選別して製
品とする。
テープが接着した状態で各チップ領域１の電気的特性の
良否判定テストを行う。この後、配線テープ１１が接着
した状態のウェハ１０を各チップ領域１間のダイシング
ラインで切断することにより、図２（ｃ）に示すよう
に、個々の半導体装置１２に分割する。なお、前記良否
判定テストで良品と判定された半導体装置を選別して製
品とする。
【００１６】上記第１の実施の形態の製造方法によれ
ば、チップ領域形成済みのウェハ１０と配線テープ１１
とを接着剤５により接着するとともに電気的に接続した
状態で電気的特性の良否判定テストを行った後、個々の
半導体装置に分割することを特徴とするものである。
ば、チップ領域形成済みのウェハ１０と配線テープ１１
とを接着剤５により接着するとともに電気的に接続した
状態で電気的特性の良否判定テストを行った後、個々の
半導体装置に分割することを特徴とするものである。
【００１７】したがって、従来は組立工程と比べて、組
立工程を著しく簡略化し、製造時間、コトトを低減する
ことができる。また、ワイヤーボンディングを必要とし
ないので、パッケージ（本例では配線テープ１１が分割
されたもの）サイズをチップサイズと同一程度に小型化
することができる。
立工程を著しく簡略化し、製造時間、コトトを低減する
ことができる。また、ワイヤーボンディングを必要とし
ないので、パッケージ（本例では配線テープ１１が分割
されたもの）サイズをチップサイズと同一程度に小型化
することができる。
【００１８】また、半導体装置の電気的特性の良否判定
テストを１回行うだけで済み、従来は組立工程の前後に
それぞれ良否判定テストを行っていたことに比べてテス
ト回数が半減する。
テストを１回行うだけで済み、従来は組立工程の前後に
それぞれ良否判定テストを行っていたことに比べてテス
ト回数が半減する。
【００１９】＜第２の実施の形態＞図３（ａ）、（ｂ）
および図４（ａ）、（ｂ）は、本発明の半導体装置の製
造方法の第２の実施の形態に係る工程を示している。
および図４（ａ）、（ｂ）は、本発明の半導体装置の製
造方法の第２の実施の形態に係る工程を示している。
【００２０】第２の実施の形態に係る工程は、前述した
第１の実施の形態に係る工程と比べて、配線テープ１１
の導電部８とウェハ１０上の配線パッド２とが金属ボー
ル４を介して電気的に接続される状態で配線テープ１１
をウェハ１０上に接着する工程が異なり、その他は同じ
である。
第１の実施の形態に係る工程と比べて、配線テープ１１
の導電部８とウェハ１０上の配線パッド２とが金属ボー
ル４を介して電気的に接続される状態で配線テープ１１
をウェハ１０上に接着する工程が異なり、その他は同じ
である。
【００２１】まず、図３（ａ）に示すように、ウェハ１
０の主表面上に、複数のチップ領域１に対応してそれぞ
れチップパターン３および配線パッド２を形成する。
０の主表面上に、複数のチップ領域１に対応してそれぞ
れチップパターン３および配線パッド２を形成する。
【００２２】次に、ウェハ１０の各チップ領域１間の領
域上に接着剤５を塗布する。
域上に接着剤５を塗布する。
【００２３】一方、図３（ｂ）に示すように、配線テー
プ１１の片面上で導電部８上に金属ボール４を形成す
る。
プ１１の片面上で導電部８上に金属ボール４を形成す
る。
【００２４】次に、図４（ａ）に示すように、金属ボー
ル４をウェハ１０の配線パッド２に密着させた状態で配
線テープ１１をウェハ１０上に接着する。
ル４をウェハ１０の配線パッド２に密着させた状態で配
線テープ１１をウェハ１０上に接着する。
【００２５】次に、上記したようにウェハ１０上に配線
テープ１１が接着した状態で各チップ領域１の電気的特
性の良否判定テストを行う。この後、配線テープ１１が
接着した状態のウェハ１０を各チップ領域１間のダイシ
ングラインで切断することにより、図４（ｂ）に示すよ
うに、個々の半導体装置１２に分割する。なお、前記良
否判定テストで良品と判定された半導体装置を選別して
製品とする。
テープ１１が接着した状態で各チップ領域１の電気的特
性の良否判定テストを行う。この後、配線テープ１１が
接着した状態のウェハ１０を各チップ領域１間のダイシ
ングラインで切断することにより、図４（ｂ）に示すよ
うに、個々の半導体装置１２に分割する。なお、前記良
否判定テストで良品と判定された半導体装置を選別して
製品とする。
【００２６】上記第２の実施の形態の製造方法によって
も、前述した第１の実施の形態の製造方法と同様の効果
が得られる。
も、前述した第１の実施の形態の製造方法と同様の効果
が得られる。
【００２７】なお、上記各実施の形態において、配線テ
ープ１１として、透明状の絶縁テープ６の一部（導電部
および配線以外）を切り欠いたテープを用いてもよい。
ープ１１として、透明状の絶縁テープ６の一部（導電部
および配線以外）を切り欠いたテープを用いてもよい。
【００２８】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、組立工程を簡略化でき、パッケージを
チップサイズと同一程度に小型化することができ、電気
的特性の良否判定テストを１回行うだけで済ませること
ができる。
造方法によれば、組立工程を簡略化でき、パッケージを
チップサイズと同一程度に小型化することができ、電気
的特性の良否判定テストを１回行うだけで済ませること
ができる。
【図１】本発明の半導体装置の製造方法の第１の実施の
形態に係る工程を示す断面図。
形態に係る工程を示す断面図。
【図２】図１に続く第１の実施の形態に係る工程を示す
断面図。
断面図。
【図３】本発明の半導体装置の製造方法の第２の実施の
形態に係る工程を示す断面図。
形態に係る工程を示す断面図。
【図４】図３に続く第２の実施の形態に係る工程を示す
断面図。
断面図。
１…チップ領域、 ２…配線パッド、 ３…チップパターン、 ４…金属ボール、 ５…接着剤（例えば異方性の導電性ペースト）、 ６…絶縁テープ、 ７…スルーホール、 ８…導電部、 １０…半導体ウェハ、 １１…配線テープ、 １２…半導体装置。
Claims (4)
- 【請求項１】 半導体ウェハ上の複数のチップ領域にそ
れぞれチップパターンおよび配線取り出し部を形成する
工程と、 予め絶縁テープ上に印刷配線が形成され、前記配線取り
出し部に対応する部分に導電部が形成された配線パター
ン形成済みテープを、前記導電部と前記半導体ウェハ上
の配線取り出し部とが金属バンプを介して電気的に接続
する状態で前記半導体ウェハ上に接着する工程と、 前記半導体ウェハ上に配線パターン形成済みテープが接
着した状態で各チップ領域の電気的特性の良否判定テス
トを行う工程と、 前記配線パターン形成済みテープが接着した状態の半導
体ウェハを個々のチップ領域に分割して個々の半導体装
置を得る工程とを具備することを特徴とする半導体装置
の製造方法。 - 【請求項２】 前記半導体ウェハ上に前記配線パターン
形成済みテープを接着する工程は、 前記半導体ウェハ上の配線取り出し部上に前記金属バン
プを形成する工程と、 前記半導体ウェハ上のチップ領域上の少なくとも一部に
接着剤を塗布する工程と、 前記配線パターン形成済みテープの導電部が前記金属バ
ンプを介して前記半導体ウェハの配線取り出し部に電気
的に接続するように前記配線パターン形成済みテープを
前記半導体ウェハ上に接着する工程とを具備することを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記半導体ウェハ上に前記配線パターン
形成済みテープを接着する工程は、 前記半導体ウェハの各チップ領域間の領域上に接着剤を
塗布する工程と、 前記導電部上に金属バンプが形成された前記配線パター
ン形成済みテープを前記金属バンプを介して前記半導体
ウェハの配線取り出し部に電気的に接続するように前記
半導体ウェハ上に接着する工程とを具備することを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 前記配線パターン形成済みテープの導電
部は、テープの両面の配線パッド間を導通させたスルー
ホール導電部であり、 前記半導体ウェハの各チップ領域の配線取り出し部は配
線パッドであり、 前記金属バンプは金属ボールであることを特徴とする請
求項１乃至３のいずれか１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07404799A JP3779485B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07404799A JP3779485B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269370A true JP2000269370A (ja) | 2000-09-29 |
| JP3779485B2 JP3779485B2 (ja) | 2006-05-31 |
Family
ID=13535887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07404799A Expired - Fee Related JP3779485B2 (ja) | 1999-03-18 | 1999-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3779485B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158801A (ja) * | 2007-12-27 | 2009-07-16 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
-
1999
- 1999-03-18 JP JP07404799A patent/JP3779485B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009158801A (ja) * | 2007-12-27 | 2009-07-16 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3779485B2 (ja) | 2006-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| US6204074B1 (en) | Chip design process for wire bond and flip-chip package | |
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| US5849608A (en) | Semiconductor chip package | |
| US6717252B2 (en) | Semiconductor device | |
| US6242283B1 (en) | Wafer level packaging process of semiconductor | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| US20010038150A1 (en) | Semiconductor device manufactured by package group molding and dicing method | |
| JPH0613436A (ja) | キャリアのない集積回路パッケージ | |
| US7332430B2 (en) | Method for improving the mechanical properties of BOC module arrangements | |
| US20030180988A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| JP2002134651A (ja) | ベースレス半導体装置およびその製造方法 | |
| JP2000269370A (ja) | 半導体装置の製造方法 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| KR100596764B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조방법 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH104258A (ja) | リークコレット及び半導体装置の製造方法 | |
| JP2989504B2 (ja) | 半導体パッケージにおける半導体チップの評価方法 | |
| JPH05315481A (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH1117307A (ja) | 半導体装置の実装構造 | |
| JP3024046B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060302 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |