JP2009295646A - チップ・サイズ・パッケージの半導体装置、およびその製造方法 - Google Patents

チップ・サイズ・パッケージの半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2009295646A
JP2009295646A JP2008145217A JP2008145217A JP2009295646A JP 2009295646 A JP2009295646 A JP 2009295646A JP 2008145217 A JP2008145217 A JP 2008145217A JP 2008145217 A JP2008145217 A JP 2008145217A JP 2009295646 A JP2009295646 A JP 2009295646A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
silicon substrate
metal body
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008145217A
Other languages
English (en)
Inventor
Minoru Fujisaku
実 藤作
Michinari Tetani
道成 手谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008145217A priority Critical patent/JP2009295646A/ja
Publication of JP2009295646A publication Critical patent/JP2009295646A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】耐応力性能に優れ、高品質であり、高信頼性を有したチップ・サイズ・パッケージの半導体装置を提供する。
【解決手段】チップ・サイズ・パッケージの半導体装置100は、表側においては半導体チップ101の集積回路と電気的に接続されている突起電極107が配置され、裏側においては半導体チップ101のシリコン基板が全面に亘って露出したパッケージ状の半導体チップ110を有し、半導体チップ101のシリコン基板を外力から保護する板状の金属体108がパッケージ状の半導体チップ110の裏面に着けられている。
【選択図】図1

Description

本発明は、チップ・サイズ・パッケージの半導体装置に関し、特に、耐応力性能に優れたチップ・サイズ・パッケージの半導体装置に関するものである。
近年、電子機器の小型化、高性能化、および高速化を実現するために、半導体装置においては、小型化、薄型化、高速化、多端子化が要求されている。これらの要求に応じるようにして、小型の多端子パッケージとして、各種のチップ・サイズ・パッケージ(以下、CSPと呼称する。)が開発されている。とりわけ、上記要求性能を実現できる小型化、薄型化パッケージとして、ウエハ・レベルCSPが実用化されている。
ここで、ウエハ・レベルCSPとは、再配線、保護膜、端子などが形成された半導体ウエハが個片化されて得られたパッケージである。
例えば、図7,図8に示すように、チップ・サイズ・パッケージの半導体装置10は、複数の半導体チップ11が形成された半導体ウエハの状態で纏めてパッケージ化された複数の半導体チップ11が個片化されて得られたダイである。ここでは、平面形状が矩形であり、縦横寸法が半導体チップ11のシリコン基板(不図示)の縦横寸法と同じであり、下から順に、半導体チップ11、チップ電極12、絶縁層13、金属配線14、外部接続用電極15、封止樹脂層16、突起電極17が形成されたダイである。最終的には、プリント基板(不図示)に実装されるものである。
ここでは、一例として、チップ・サイズ・パッケージの半導体装置10は、下記(工程1)〜(工程7)の製造方法によって製造される。
(工程1)まず、複数の半導体チップ11が形成された半導体ウエハが、複数のチップ電極12が形成された面を上面にして配置される。ここで、半導体チップ11は、トランジスタなどを含む集積回路(不図示)がシリコン基板上に形成され、集積回路(不図示)と電気的に接続されているアルミ配線パターンが上面に形成されたものである。また、チップ電極12は、半導体チップ11の上面に形成されたアルミ配線パターンと電気的に接続されている電極である。
(工程2)次に、半導体ウエハの上面に感光性の絶縁材料が塗布されて露光および現像処理がされることによって、各半導体チップ11の上層に絶縁層13が形成される。ここで、絶縁層13は、チップ電極12を露出させる開口部が形成された絶縁層である。
(工程3)次に、電気メッキなどの方法によって、チップ電極12から絶縁層13の上面に亘って金属配線14が形成される。ここで、金属配線14は、絶縁層13に形成された開口部を介してチップ電極12と電気的に接続されている金属配線である。
(工程4)次に、電気メッキなどの方法によって、金属配線14の上層に外部接続用電極15が形成される。ここで、外部接続用電極15は、金属配線14と電気的に接続されている電極である。
(工程5)次に、外部接続用電極15の上面が露出するようにして封止樹脂層16が形成される。ここで、封止樹脂層16は、半導体チップ11、チップ電極12、絶縁層13、金属配線14、および外部接続用電極15を保護する保護層である。
(工程6)次に、クリーム半田材を使用した印刷リフロー法、またはボール半田材を使用したマウントリフロー法などによって、外部接続用電極15の上面に突起電極17が形成される。ここで、突起電極17は、チップ・サイズ・パッケージの半導体装置10がプリント基板(不図示)に実装されるときにプリント基板(不図示)と電気的に接続される電極である。
(工程7)最後に、複数のチップ・サイズ・パッケージの半導体装置10が形成された半導体ウエハがスクライブラインに沿って切断分離される。これによって、チップ・サイズ・パッケージの半導体装置10が複数得られる。
特開2001−156200号公報
しかしながら、チップ・サイズ・パッケージの半導体装置10においては、半導体チップ11の下面、すなわち、シリコン基板の裏面が全面に亘って露出していることから、品質および信頼性上における大きな問題がある。具体的には、製造時、取り扱い時、または使用時において外部から機械的および熱的ストレスがシリコン基板に直接印加される。これによって、シリコン基板が破損してしまう場合がある。さらに、この傾向は、ウエハ・レベルCSPのパッケージ厚みが薄くなるに従って顕著となり、生産時および実用時に重大な問題として顕在化する。
そこで、本発明は、上記問題に鑑みてなされたものであり、耐応力性能に優れ、高品質であり、高信頼性を有したチップ・サイズ・パッケージの半導体装置を提供することを目的とする。
上記目的を達成するために、本発明に係わるチップ・サイズ・パッケージの半導体装置は、下記に示す特徴を備える。
(C1)チップ・サイズ・パッケージの半導体装置は、表側においては集積回路と電気的に接続されている突起電極が配置され、裏側においてはシリコン基板が全面に亘って露出した半導体チップを有し、前記シリコン基板を外力から保護する板状の金属体が前記半導体チップの裏面に着けられている。
これによって、ストレスが外部からシリコン基板に直接印加されることを回避することができる。結果、シリコン基板に割れやクラックなどの破損を発生させることなく、高品質かつ高信頼性で取り扱いが容易なチップ・サイズ・パッケージの半導体装置を実現することができる。
(C2)さらに、上記(C1)に記載のチップ・サイズ・パッケージの半導体装置においては、前記シリコン基板の平面形状が矩形であり、前記板状の金属体の平面形状が矩形であり、前記板状の金属体が前記シリコン基板における4つの角に合わさる部分を有するとしてもよい。
これによって、落下時に受ける機械的な衝撃応力を金属体で緩和させて吸収させることができ、耐応力性能を向上させることができる。特に、落下時に機械的な衝撃応力を受ける箇所が半導体チップの角に集中する場合においては非常に有効である。
(C3)または、上記(C1)に記載のチップ・サイズ・パッケージの半導体装置においては、前記シリコン基板の平面形状が矩形であり、前記板状の金属体の平面形状が矩形であり、前記板状の金属体が前記シリコン基板における4つの角からはみ出す部分を有するとしてもよい。
これによって、落下時に受ける機械的な衝撃応力を金属体において半導体チップから食み出した部分で緩和させて吸収させることができ、耐応力性能を向上させることができる。特に、落下時に機械的な衝撃応力を受ける箇所が半導体チップの角に集中する場合においては非常に有効である。
(C4)または、上記(C1)に記載のチップ・サイズ・パッケージの半導体装置においては、前記シリコン基板の平面形状が矩形であり、前記板状の金属体の平面形状が矩形における各辺の一部が内側に窪んだ形であり、前記板状の金属体が前記シリコン基板における4つの角に合わさる部分を有するとしてもよい。
これによって、板状の金属体の外周において内側に窪んだ部分があることから、重量増加に対しての軽減化が図れ、半導体装置の小型化と軽量化とを達成することができる。
(C5)または、上記(C1)に記載のチップ・サイズ・パッケージの半導体装置においては、前記シリコン基板の平面形状が矩形であり、前記板状の金属体の平面形状が矩形における各辺の一部が内側に窪んだ形であり、前記板状の金属体が前記シリコン基板における4つの角からはみ出す部分を有するとしてもよい。
これによって、板状の金属体の外周において内側に窪んだ部分があることから、重量増加に対しての軽減化が図れ、半導体装置の小型化と軽量化とを達成することができる。
なお、本発明は、チップ・サイズ・パッケージの半導体装置として実現されるだけではなく、チップ・サイズ・パッケージの半導体装置の製造方法として実現されるとしてもよい。
本発明によれば、半導体チップの裏面に板状の金属体が着けられていることから、外部からシリコン基板に対して機械的および熱的ストレスの印加に対する耐応力性能に優れ、高品質であり、高信頼性を有したチップ・サイズ・パッケージの半導体装置を実現することができる。
(実施の形態)
以下、本発明に係わる実施の形態について説明する。
<半導体装置>
まず、本実施の形態における半導体装置について説明する。
図1(a)、図1(b)、および図2に示すように、チップ・サイズ・パッケージの半導体装置100は、表側(図中において上側)においては半導体チップ101の集積回路(不図示)と電気的に接続されている突起電極107が配置され、裏側(図中において下側)においては半導体チップ101のシリコン基板(不図示)が全面に亘って露出したパッケージ状の半導体チップ110を有し、半導体チップ101のシリコン基板(不図示)の外周を外力から保護する板状の金属体108がパッケージ状の半導体チップ110の裏面(図中において下面)に着けられている。最終的には、プリント基板(不図示)に実装されるものである。
板状の金属体108は、平面形状が矩形であり、縦横寸法が半導体チップ101のシリコン基板(不図示)の縦横寸法と同じであり、半導体チップ101のシリコン基板(不図示)における4つの角に合わさる部分を有するものである。
パッケージ状の半導体チップ110は、複数の半導体チップ11が形成された半導体ウエハの状態で纏めてパッケージ化された複数の半導体チップ11が個片化されて得られたダイである。ここでは、平面形状が矩形であり、縦横寸法が半導体チップ101のシリコン基板(不図示)の縦横寸法と同じであり、下から順に、半導体チップ101、チップ電極102、絶縁層103、金属配線104、外部接続用電極105、封止樹脂層106、突起電極107が形成されたものである。
なお、板状の金属体108の素材としては、シリコン基板の線膨張係数と近似している金属材料が好ましく、具体的には、Ni合金、Cu合金、W合金、Mo合金のいずれかであることが望ましい。
<製造方法>
ここでは、一例として、チップ・サイズ・パッケージの半導体装置100は、下記(工程1)〜(工程8)の製造方法によって製造される。
(工程1)まず、複数の半導体チップ101が形成された半導体ウエハが、複数のチップ電極102が形成された面を上面にして配置される。ここで、半導体チップ101は、トランジスタなどを含む集積回路(不図示)がシリコン基板上に形成され、集積回路(不図示)と電気的に接続されているアルミ配線パターンが上面に形成されたものである。また、チップ電極102は、半導体チップ101の上面に形成されたアルミ配線パターンと電気的に接続されている電極である。
(工程2)次に、半導体ウエハの上面に感光性の絶縁材料が塗布されて露光および現像処理がされることによって、各半導体チップ101の上層に絶縁層103が形成される。ここで、絶縁層103は、チップ電極102を露出させる開口部が形成された絶縁層である。
(工程3)次に、電気メッキなどの方法によって、チップ電極102から絶縁層103の上面に亘って金属配線104が形成される。ここで、金属配線104は、絶縁層103に形成された開口部を介してチップ電極102と電気的に接続されている金属配線である。
(工程4)次に、電気メッキなどの方法によって、金属配線104の上層に外部接続用電極105が形成される。ここで、外部接続用電極105は、金属配線104と電気的に接続されている電極である。
(工程5)次に、外部接続用電極105の上面が露出するようにして封止樹脂層106が形成される。ここで、封止樹脂層106は、半導体チップ101、チップ電極102、絶縁層103、金属配線104、および外部接続用電極105を保護する保護層である。
(工程6)次に、クリーム半田材を使用した印刷リフロー法、またはボール半田材を使用したマウントリフロー法などによって、外部接続用電極105の上面に突起電極107が形成される。ここで、突起電極107は、チップ・サイズ・パッケージの半導体装置100がプリント基板(不図示)に実装されるときにプリント基板(不図示)と電気的に接続される電極である。
(工程7)次に、複数のパッケージ状の半導体チップ110が形成された半導体ウエハがスクライブラインに沿って切断分離される。これによって、パッケージ状の半導体チップ110が複数得られる。
(工程8)最後に、個片化されて得られたパッケージ状の半導体チップ110の下面に、樹脂接着、合金接合、機械的嵌合などの適切な方法によって、予め用意された板状の金属体108が着けられる。これによって、パッケージ状の半導体チップ110と板状の金属体108とが一体化したチップ・サイズ・パッケージの半導体装置100が得られる。
<まとめ>
以上、本実施の形態によれば、パッケージ状の半導体チップ110の下面に板状の金属体108が着けられていることから、外部から半導体チップ101のシリコン基板に対して機械的および熱的ストレスの印加に対する耐応力性能に優れ、高品質であり、高信頼性を有したチップ・サイズ・パッケージの半導体装置を実現することができる。さらに、高密度の半導体デバイスとして情報通信機器や事務用電子機器の小形化、薄型化、軽量化に寄与することができる。
<変形例1>
なお、図3(a)、図3(b)、および図4に示すチップ・サイズ・パッケージの半導体装置200のように、板状の金属体108の代わりに、平面形状が矩形であり、縦横寸法が半導体チップ101のシリコン基板(不図示)の縦横寸法よりも大きく、半導体チップ101のシリコン基板(不図示)における4つの角からはみ出す部分を有する板状の金属体208がパッケージ状の半導体チップ110の裏面(図中において下面)に着けられているとしてもよい。
なお、板状の金属体208の素材としては、シリコン基板の線膨張係数と近似している金属材料が好ましく、具体的には、Ni合金、Cu合金、W合金、Mo合金のいずれかであることが望ましい。
これによって、落下時に受ける機械的な衝撃応力を板状の金属体208においてパッケージ状の半導体チップ110からはみ出した部分で緩和させて吸収させることができ、耐応力性能を向上させることができる。特に、落下時に機械的な衝撃応力を受ける箇所がパッケージ状の半導体チップ110の角に集中する場合においては非常に有効である。
<変形例2>
なお、図5(a)、図5(b)、および図6に示すチップ・サイズ・パッケージの半導体装置300のように、板状の金属体108の代わりに、平面形状が矩形における各辺の一部が内側に窪んだ形であり、縦横寸法が半導体チップ101のシリコン基板(不図示)の縦横寸法よりも大きく、半導体チップ101のシリコン基板(不図示)における4つの角からはみ出す部分を有する板状の金属体308がパッケージ状の半導体チップ110の裏面(図中において下面)に着けられているとしてもよい。
具体的には、板状の金属体308は、中央部309と、4つの角部310とを有する。中央部309においては、縦横寸法がパッケージ状の半導体チップ110の縦横寸法よりも小さく、四隅が4つの角部310と個別に連接されている。また、角部310においては、3つの角がパッケージ状の半導体チップ110の外周よりも外側に配置され、中心がパッケージ状の半導体チップ110の角よりも内側に配置されている。
なお、板状の金属体308の素材としては、シリコン基板の線膨張係数と近似している金属材料が好ましく、具体的には、Ni合金、Cu合金、W合金、Mo合金のいずれかであることが望ましい。
これによって、落下時に受ける機械的な衝撃応力を板状の金属体308においてパッケージ状の半導体チップ110からはみ出した部分で緩和させて吸収させることができ、耐応力性能を向上させることができる。特に、落下時に機械的な衝撃応力を受ける箇所がパッケージ状の半導体チップ110の角に集中する場合においては非常に有効である。さらに、板状の金属体308の外周において内側に窪んだ部分があることから、重量増加に対しての軽減化が図れ、半導体装置の小型化と軽量化とを達成することができる。
なお、板状の金属体108の代わりに、板状の金属体308のような形であり、縦横寸法が半導体チップ101のシリコン基板(不図示)の縦横寸法と同じであり、半導体チップ101のシリコン基板(不図示)における4つの角に合わさる部分を有する板状の金属体がパッケージ状の半導体チップ110の裏面(図中において下面)に着けられているとしてもよい。
これによって、外部から半導体チップ101のシリコン基板に対して機械的および熱的ストレスの印加に対する耐応力性能に優れ、高品質であり、高信頼性を有した半導体装置を実現することができる。さらに、板状の金属体の外周において内側に窪んだ部分があることから、重量増加に対しての軽減化が図れ、半導体装置の小型化と軽量化とを達成することができる。
本発明は、チップ・サイズ・パッケージの半導体装置などとして、特に、耐応力性能に優れたチップ・サイズ・パッケージの半導体装置などとして利用することができる。
実施の形態における半導体装置において、(a)は、半導体装置と金属体との関連を示す斜視図であり、(b)は、半導体装置と金属体とが一体化した半導体装置の概要を示す斜視図である。 実施の形態における半導体装置を切断線A−A’で切断して矢視方向に見た断面図である。 実施の形態の変形例1における半導体装置において、(a)は、半導体装置と金属体との関連を示す斜視図であり、(b)は、半導体装置と金属体とが一体化した半導体装置の概要を示す斜視図である。 実施の形態の変形例1における半導体装置を切断線B−B’で切断して矢視方向に見た断面図である。 実施の形態の変形例2における半導体装置において、(a)は、半導体装置と金属体との関連を示す斜視図であり、(b)は、半導体装置と金属体とが一体化した半導体装置の概要を示す斜視図である。 実施の形態の変形例2における半導体装置を切断線C−C’で切断して矢視方向に見た断面図である。 従来の技術における半導体装置の概要を示す斜視図である。 従来の技術における半導体装置を切断線D−D’で切断して矢視方向に見た断面図である。
符号の説明
10 チップ・サイズ・パッケージの半導体装置
11 半導体チップ
12 チップ電極
13 絶縁層
14 金属配線
15 外部接続用電極
16 封止樹脂層
17 突起電極
100 チップ・サイズ・パッケージの半導体装置
101 半導体チップ
102 チップ電極
103 絶縁層
104 金属配線
105 外部接続用電極
106 封止樹脂層
107 突起電極
108 板状の金属体
110 パッケージ状の半導体チップ
200 チップ・サイズ・パッケージの半導体装置
208 板状の金属体
300 チップ・サイズ・パッケージの半導体装置
308 板状の金属体
309 中央部
310 角部

Claims (8)

  1. 表側においては集積回路と電気的に接続されている突起電極が配置され、裏側においてはシリコン基板が全面に亘って露出した半導体チップを有し、前記シリコン基板を外力から保護する板状の金属体が前記半導体チップの裏面に着けられている
    ことを特徴とするチップ・サイズ・パッケージの半導体装置。
  2. 前記シリコン基板の平面形状が矩形であり、
    前記板状の金属体の平面形状が矩形であり、
    前記板状の金属体が前記シリコン基板における4つの角に合わさる部分を有する
    ことを特徴とする請求項1に記載のチップ・サイズ・パッケージの半導体装置。
  3. 前記シリコン基板の平面形状が矩形であり、
    前記板状の金属体の平面形状が矩形であり、
    前記板状の金属体が前記シリコン基板における4つの角からはみ出す部分を有する
    ことを特徴とする請求項1に記載のチップ・サイズ・パッケージの半導体装置。
  4. 前記シリコン基板の平面形状が矩形であり、
    前記板状の金属体の平面形状が矩形における各辺の一部が内側に窪んだ形であり、
    前記板状の金属体が前記シリコン基板における4つの角に合わさる部分を有する
    ことを特徴とする請求項1に記載のチップ・サイズ・パッケージの半導体装置。
  5. 前記シリコン基板の平面形状が矩形であり、
    前記板状の金属体の平面形状が矩形における各辺の一部が内側に窪んだ形であり、
    前記板状の金属体が前記シリコン基板における4つの角からはみ出す部分を有する
    ことを特徴とする請求項1に記載のチップ・サイズ・パッケージの半導体装置。
  6. 前記板状の金属体が、樹脂による接着、合金による接合、機械的な嵌合のうちいずれかの方法によって着けられている
    ことを特徴とする請求項1に記載のチップ・サイズ・パッケージの半導体装置。
  7. 前記板状の金属体が、Ni合金、Cu合金、W合金、Mo合金のいずれかの材料で構成されている
    ことを特徴とする請求項1に記載のチップ・サイズ・パッケージの半導体装置。
  8. 表側においては集積回路と電気的に接続されている突起電極が配置され、裏側においてはシリコン基板が全面に亘って露出した半導体チップに対して、前記シリコン基板を外力から保護する板状の金属体が前記半導体チップの裏面に着けられる
    ことを特徴とするチップ・サイズ・パッケージの半導体装置の製造方法。
JP2008145217A 2008-06-03 2008-06-03 チップ・サイズ・パッケージの半導体装置、およびその製造方法 Pending JP2009295646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008145217A JP2009295646A (ja) 2008-06-03 2008-06-03 チップ・サイズ・パッケージの半導体装置、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145217A JP2009295646A (ja) 2008-06-03 2008-06-03 チップ・サイズ・パッケージの半導体装置、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009295646A true JP2009295646A (ja) 2009-12-17

Family

ID=41543603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145217A Pending JP2009295646A (ja) 2008-06-03 2008-06-03 チップ・サイズ・パッケージの半導体装置、およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009295646A (ja)

Similar Documents

Publication Publication Date Title
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP2010147070A (ja) 半導体装置
US7416920B2 (en) Semiconductor device protective structure and method for fabricating the same
JP5543063B2 (ja) 半導体装置の製造方法
JP2008211125A (ja) 半導体装置およびその製造方法
US20080157398A1 (en) Semiconductor device package having pseudo chips
JP2007242813A (ja) 半導体装置及びその製造方法
JP2007027699A (ja) 多角形、ラウンド及び円形フリップチップボールグリッドアレイ基板
JP4887170B2 (ja) 半導体装置の製造方法
KR100805503B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기
US7595255B2 (en) Method for manufacturing strip level substrate without warpage and method for manufacturing semiconductor package using the same
JP2005183868A (ja) 半導体装置およびその実装構造
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
JP2009295646A (ja) チップ・サイズ・パッケージの半導体装置、およびその製造方法
CN112242371A (zh) 使用牺牲侧壁层制造薄半导体芯片的方法及其设备
US9947632B2 (en) Semiconductor device and method of making a semiconductor device
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
JP2016119331A (ja) 半導体装置及び半導体装置の製造方法
JP2016219535A (ja) 電子回路装置
JP2007059493A (ja) 半導体装置およびその製造方法
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR102340866B1 (ko) 반도체 패키지 및 그 제조 방법
JP5200130B2 (ja) ウエハレベルcspの製造方法
CN212659536U (zh) 一种半导体设备