DE2929339A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2929339A1
DE2929339A1 DE19792929339 DE2929339A DE2929339A1 DE 2929339 A1 DE2929339 A1 DE 2929339A1 DE 19792929339 DE19792929339 DE 19792929339 DE 2929339 A DE2929339 A DE 2929339A DE 2929339 A1 DE2929339 A1 DE 2929339A1
Authority
DE
Germany
Prior art keywords
semiconductor
protective layer
semiconductor substrate
circuit board
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19792929339
Other languages
English (en)
Inventor
Yoshio Iinuma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9014778A external-priority patent/JPS5516482A/ja
Priority claimed from JP9131678A external-priority patent/JPS5518069A/ja
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Publication of DE2929339A1 publication Critical patent/DE2929339A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

- ; P 136-CW/79
Halbleiteranordnung
Die Erfindung betrifft eine Halbleiter-Anordnung nach dem Oberbegriff des Patentanspruchs 1.
Bei den bisher bekannten Halbleiteranordnungen vom MOS-Typ bewirkte der mit Hilfe der Abtragstechnik gebildete feste und dicke Schutzfilm, z. B. der Nitridfilm sehr oft, daß die Eigenschaften der Haibleiteranordnungen verändert wurden, so daß diese nicht verwendet werden konnten. Deshalb wurden die meisten von ihnen mit einem PSG-FiIm oder einem SiOp-FiIm geschützt, der mit Hilfe eines CVD-Apparats bei niedriger Temperatur gebildet wurde. Die PSG- oder SiOp-Filme waren jedoch so spröde, daß sie Sprünge bekamen, wenn sie in einer Dicke von 1 bis 2 ^i m oder mehr ausgeführt waren. Deshalb war höchste Sorgfalt beim Befestigen der Halbleiteranordnungen geboten.
Nachdem nämlich bei der Herstellung von Chips, d. h. von integrierten Schaltkreisen, der Schneid- oder Schreibvorgang zum Bilden von Rillen in der Halbleiteranordnung beendet war, waren außerordentlich umständliche Fertigkeiten beim Waschen der Mikroplättchen, beim Brechen und beim Sortieren der brauchbaren Chips, um sie in einem speziellen Chip-Behälter aufzunehmen, nötig. Außerdem wünscht man bei unbe-
030007/0741
': P 136-CW/79
schränktem Einsatz einer automatischen Verbindungs-Einrichtung, die seit kurzem Eingang in der Praxis gefunden hat, daß die Halbleiteranordnungen mit bestimmten Positionen der Leiterplatte verbunden werden, wobei die Kontur, d. h. die Seitenflächen der Halbleiteranordnung als Führung dienen, und die ganze Dicke der Anordnung geschnitten wird, um Chips herzustellen. Beim Schneiden der ganzen Dicke ist es allerdings notwendig, das Wachs durch Waschen zu beseitigen. Es war jedoch bis jetzt schwierig, die Halbleiteranordnungen vom MOS-Typ in größeren Mengen zu waschen, weil sie eine dünne und spröde glasartige Schutzschicht aufweisen, beispielsweise PSG- und SiO^-Filme. Mit anderen Worten: Wenn die Halbleiter-Chips in größeren Mengen gewaschen wurden, verursachten die Kanten und Ecken der Chips Zerstörungen auf den Oberflächen anderer HaIbleiter-Chips, so daß die Ecken der Halbleiter-Chips abgebrochen wurden.
Im übrigen sind drahtlose Verbindungssysteme, wie beispielsweise die FC- (Flip Chip)Methode und die MM- (minimod)Methode, weitgehend in die Praxis eingeführt worden. Wurden sie jedoch auf Halbleiteranordnungen vom NOS-Typ angewandt, so bewirkte der feste und dicke glasartige Schutzfilm, z. B. eines Nitrid-Films, der mit Hilfe der Abtragungstechnik gebildet wurde, daß die Eigenschaften der Halbleiteranordnungen verändert wurden, so daß sie nicht mehr brauchbar waren
-5-
030007/0741
■:P 136-CW/79
Deshalb wurden die meisten mit einem Schutzfilm aus PSG oder SiOp versehen, der mittels eines Niedrig-Temperatur-CVD-Geräts gebildet wurde. Die PSG- und SiOp-Filme waren jedoch so spröde, daß sie Risse bekamen, wenn sie in einer Dicke von 1 bis 2 ß.m oder mehr hergestellt wurden. Es war deshalb größte Sorgfalt notwendig, wenn die Halbleiter dem Aufzieh-Prozeß unterworfen wurden. Im übrigen zeigte der PSG-FiIm die Eigenschaft, Natrium-Ionen einzufangen, was die Halbleiter-Elemente ungünstig beeinflußte.
Da der Schutzfilm außerdem nicht in größerer Dicke hergestellt werden konnte, war es nötig, die Anordnung nach dem Verbindungs- oder "Bonding"- Prozeß mit Hilfe einer luftdichten Verriegelung oder einer Harzverriegelung zu verpacken.
Deshalb mußte beim Befestigungs- oder "Mounting"-Prozeß der Vorgang der Bildung von Chips aus den Mikroplättchen bis zum Verbindungs- und dem darauffolgenden Verpackungsprozeß mit der Hand vorgenommen v/erden, obwohl der Verbindungsprozeß in idealer Weise mit der drahtlosen Verbindungsmethode, beispielsweise der FC- oder der MM-Methode, hätte durchgeführt werden können. Somit wurde der Befestigungsprozeß als Ganzes, d. h.
einschließlich des "Stoßprozesses", nicht mehr vereinfacht als das Verdrahtungs-Verbindungs-System.
-6-
030007/0741
P 136 -CW/79
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung zu schaffen, die leicht aufgebaut werden kann, und zwar insbesondere eine Halbleiteranordnung vom MOS-Typ, die mit Hilfe vereinfachter Schritte, vom Chip-Herstel1 en bis zum Verbinden, sowie mittels eines vereinfachten Verpackungs- oder Kapselungsschritts,hergestellt werden können.
Diese Aufgabe wird gemäß den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst.
Ein mit der Erfindung erzielter Vortnl besteht insbesondere darin, daß die Haibleiteranordnungen ohne Schwierigkeiten und Hilfe einer automatischen Verbindungsvorrichtung hergestellt werden können und beim Befestigungsvorgang geschützt sind.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 einen Querschnitt durch eine herkömmliche
Halbleiteranordnung vom MOS-Typ; Fig. 2 einen Querschnitt durch eine Halbleiter-Anordnung gemäß einer AusfUhrungsform der Erfindung;
Fig. 3 einen Querschnitt durch eine Halbleiter-Anordnung gemäß einer weiteren Ausführungsform der Erfindung;
Fig. 4 einen Querschnitt, der einen wesentlichen Bereich zeigt, wenn die Haibleiteranord-
-7-
030007/0741
136 -CW/79
nung gemäß Fig. 2 auf einer Leiterplatte angeordnet ist;
Fig. 5 einen Querschnitt, der einen wesentlichen Bereich zeigt, wenn die Haibleiter-Anordnung gemäß Fig. 3 auf einer Leiterplatte
angeordnet ist;
Fig. 6 einen Querschnitt durch eine herkömmliche
Halbleiter-Anordnung vom MOS-Typ; Fig. 7 und 8 schematische Darstellungen von weiteren Halbleiter-Anordnungen gemäß der
vorliegenden Erfindung; Fig. 9 einen Querschnitt, oer einen wichtigen Bereich zeigt, wenn die Halbleiter-Anordnung gemäß Fig. 7 auf einer Leiterplatte angeordnet ist;
Fig.10 einen Querschnitt, der einen wichtigen
Bereich zeigt, wenn die Halbleiter-Anordnung gemäß Fig. 8 auf einer Leiterplatte angeordnet ist.
20
In der Fig. 1 ist zunächst eine herkömmliche Anordnung gezeigt, die ein Halbleiter-Substrat 1 vom MOS-Typ, ein Verdrahtungsmuster 2 bzw» eine Beschaitungsstruktur, die durch aufgedampftes Aluminium gebildet wird, und eine glasähnliche Schutzschicht 3 von etwa Ium Dicke, die aus einem PSG-FiIm oder einem SiO2-FiIm besteht, aufwoist.
Wenn die Chips bei der bisherigen Technik aus den Mikroplättchen, den sog. wafers, herzustellen waren, wurde die Schnittstelle la, die etwa
-8-
030007/0741
P 136-CW/79
eine Tiefe von etwa ein bis zwei Drittel der Dicke eines Mikroplättchens hatte, zunächst mit einer Schneidesäge gebildet. Sodann wurden die Chips abgebrochen und die von guter Qualität nebeneinander aufgereiht und mittels Vakuum-Zangen in einen Chip-Behälter gelegt.
Außerdem waren die Vorsprünge Ib unvermeidbar, die beim Abbrechen entstanden und die es schwierig machten, die Halbleiter-Anordnungen beim darauffolgenden Verbindungs- oder "Bonding"-Prozeß exakt auf einer vorgegebenen Position einer Leiterplatte zu befestigen.
Wenn andererseits der Schnitt über die volle Stärke der Kikroplättchen durchgeführt wurde, wie es die Fig. 2 und 3 zeigen, mußten die Wachse, die an den Halbleiteranordnungen hingen, durch Waschen beseitigt werden. Dabei mußte jeder Chip in einem eigens für das Waschen ausgelegten Chip-Behälter gewaschen werden, was einen beträchtlichen Arbeitsaufwand erforderte. Deshalb wurden im allgemeinen die Chips mit einer Schnittkante versehen, die eine Tiefe von etwa ein bis zwei Drittel der Dicke des MikropTättchens hatte.
Ausführungsformen der Erfindung werden im folgenden unter Bezugnahme auf die Fig. 2 und 3 beschrieben. Hierbei ist ein Halbleiter-Substrat 11 mit seiner Seitenkante 11a über die volle Kantenlänge abgeschnitten.
-9-
030007/0741
: V P 136-CW/79
Die Beschaltungsstruktur 12 ist in konventioneller Weise ausgebildet, während eine glasartige Schutzschicht 13 aus einem PSG-FiIm oder einem SiO^-FiIm vorgesehen ist. Ferner ist eine Schutzschicht 14 aus Kunstharz vorgesehen, die gemäß der Ausführungsform der Fig. 2 auf der Ober- und Unterseite des Halbleiter-Substrats 11 angebracht ist. Diese Schutzschicht 14 ist sogar an den Ecken und Kanten 11b vorgesehen, so daß das Halbleiter-Substrat 11 keine anderen Halbleiter-Substrate verletzt, wenn es mit vielen anderen zusammen gewaschen wird. Da die Schutzschicht aus Kunstharz eine gewisse Plastizität und Flexibilität besitzt, entstehen keine Risse oder Absplitterungen, wie es bei der glasähnlichen Schutzschicht 3 (Fig.l) oder 13 der Fall ist, selbst wenn die Schutzschicht bis zu den Rand- oder Eckzonen 11b des Halbleiter-Substrats reicht. Die Beschaltungsstruktur 12 bietet sich an dem Verbindungsleitungsbereich dar. Weiterhin ist die in Fig. 3 dargestel1 te und aus Kunstharz bestehende Schicht 14 so ausgebildet, daß sie fast ganz den Bereich lic des Halbleiter-Substrats bedeckt. In diesem Fall hat die Schutzschicht eine Dicke, die größer ist als die bei der Anordnung gemäß Fig. 2. Die Dicke der Schutzschicht beträgt hier mehr als 2yum, so daß die Halbleiter-Substrate selbst dann nicht beschädigt werden, wenn wenn sie mit den Eck- oder Kantenbereichen anderer Halbleiter-Substrate zusammenstoßen. Wenn die Schutzschicht so auf dem Halbleiter-Substrat angeord-
-10-
030007/0741
P 136-CW/79
net ist, wie es die Fig. 2 und 3 zeigen, können die Chips derart ausgebildet werden, daß der Schnitt über die volle Dicke erfolgt und zahlreiche Chips gemeinsam gewaschen werden können. Außerdem kann eine Bestückungsvorrichtung während des Aufzieh- oder Befestigungsschritts verwendet werden, einschließlich des Schritts der Chip-Gewinnung aus den Mikroplättchen bis zum Verbindungsschritt. Weiterhin ist es möglieh, passive elektronische Bauelemente wie z. B. keramische Kondensatoren zu handhaben, wodurch der Befestigungsschritt außerordentlich vereinfacht wird.
Der Befestigungsschritt, der nach dem Verbindungsschritt erfolgt, wird im folgenden im Zusammenhang mit den Fig. 4 und 5 beschrieben.
In der Fig. 4 ist eine Leiterplatte 20 dargestellt, auf der eine Struktur 21 vorgesehen ist. Bei einem herkömmlichen Halbleiter-Substrat 1 (Fig. 1) war es wegen der irregulären Vorsprünge Ib auf beiden Seiten des Halbleiter-Substrats (Fig. 1) schwierig, das Halbleiter-Substrat in einer genauen Position auf der Leiterplatte 20 zu befestigen. Das Halbleitersubstrat 11 gemäß der vorliegenden Erfindung, welches in den Fig. 2 und 3 dargestellt ist, kann jedoch mit der Leiterplatte verbunden werden, wobei die Seitenfläche 11a Fig. 2) als Führung dient und eine automatische Bondierungsvorrichtung verwendet werden kann.
-11-
Π30007/0741
■ : - :.'...' -..:p 136-CW/79
Ein dünner Draht 22 aus Gold oder Aluminium verbindet den Verbindungs-Leitungs-Bereich 15 des Halbleiter-Substrats H5 das mit einer automatischen Draht-Verbindungs-Einrichtung bearbeitet worden ist, mit dem der Struktur 21 der Leiterplatte 20. Ein Epoxydharz 23 schützt den dünnen Draht 22 und das Halbleitersubstrat 11 und bildet einen Verkapselungsbereich, der nach dem Vergieß-Vorgang erstarrt.
In der Fig. 5 ist eine Anordnung gezeigt, bei der ein Halbleiter-Substrat 30 eine herausragende Elektrode 30a hat, die mit ihrer Oberseite nach unten mit der Leiterplatte 31 verbunden ist. Auf dieser Leiterplatte 31 befindet sich eine Verdrahtungs- oder Beschaltungs-Struktur 32.
Bei dieser Ausführungsform kann das Halbleiter-Substrat 30 exakt mit der Leiterplatte 31 verbunden werden, wobei das Verbinden automatisch durchgeführt werden kann.
Vergleicht man die Anordnung der Fig. 5 mit dem Draht-Verbindungs-System der Fig. 4, so erkennt man, daß die erstere eine sehr gute elektrische und mechanische Kopplung zv/isehen dem Halbleiter-Substrat 30 und der Leiterplatte 31 bewirkt.
Da die Schutzschicht 34 auf dem Halbleitersubstrat 30 aus Kunstharz besteht, ist übrigens auch kein Verkapselungsbereich erforderlich, wie
-12-
030007/0741
P 136 -CW/79
er üblicherweise beim Vergießen für elektrische Einrichtungen vorgesehen ist, die unter gewöhnlichen Bedingungen verwendet werden.
Dies stellt einen großen Vorteil für elektronische Armbanduhren dar, die sehr klein aufgebaut werden müssen und die unter strenger Kontrolle ihrer präzisen Abmessungen hergestellt werden.
Das Volumen nach dem Befestigungsvorgang entspricht somit fast dem Volumen der Halbleiter-Anordnung selbst, wodurch das befestigte Volumen der Halbleiter-Anordnung verkleinert werden kann.
Im übrigen kann die Schutzschicht aus Kunstharz leichter von einer üblichen Maschine, z. B. einem Spinner o. ä. geformt werden als die glasartige Schutzschicht. Außerdem kann ihre Dicke frei gewählt werden. Berücksichtigt man, daß eine Öffnung in dem Verbindungs-Leitungs-Bereich leicht einfügbar sein soll, so kann die Dicke bis auf 20jim anwachsen. Weiterhin kann die dicke und feste Schutzschicht leicht bei Halbleiter-Anordnungen vom MOS-Typ angewendet werden, die bisher nur sehr schwer mit solchen Schutzschichten versehen werden konnten. Da Kunstharze von hoher Reinheit und erhöhter Widerstandsfestigkeit gegen Hitze nunmehr leichter als früher zur Verfügung stehen, kann die vorliegende Erfindung auf einfache Weise realisiert werden.
-13-
030007/0741
: ■ j : :* '■■: P 136 - cw/79
In der Fig. 6 ist eine herkömmliche Halbleiter-Anordnung mit einem MOS-HaIbleiter-Substrat 41 dargestellt, die eine Beschaltungsstruktur 42 aus Aluminium, eine Schutz-Schicht 43 (Passivierungsschicht) aus einer PSG-Schicht oder ähnlichem und mehrere Metal 1 schi chten 44, z. B. aus Chrom, Kupfer oder Gold aufweist. Diese fetal 1 schichten sind an den Verbindungs-Leitungs-Bereichen aufgesetzt, wobei eine erhabene Elektrode aus Lötmittel oder ähnlichem vorgesehen ist.
Im allgemeinen wurde die glasähnliche Schutzschicht 43 aus PSG oder ähnlichem Material nicht an den Kantenbezirken 41a der Halbleiter-Anordnung vorgesehen, weil sie während des Schneidevorgangs leicht Sprünge bekommt. Im übrigen könnte die Schutzschicht von einer Dicke zwischen 1 jum bis höchstens 1,5^m keine ausreichende mechanische Festigkeit gewähr! ei sten.
l-.'ährend des Befestigungs- oder "Mounting"-Vorgangs, der von dem Chip-Herstel1ungs-Vorgang bis zum Verbindungs- oder "Bonding"-Vorgang währt, mußten die Chips von guter Qualität in den Chip-Behälter gegeben werden, wobei höchste Sorgfalt anzuwenden war.
Weitere Ausführungsformen der Erfindung sind unter Bezugnahme auf die Fig. 7 und 8 beschrieben. Diese weisen ein Halbleiter-Substrat
-14-
030007/0741
P 136-CW/79
vom MOS-Typ, eine Beschaltungsstruktur aus Aluminium, eine Schutzschicht 53 aus PSG o. ä. und mehrere Metal 1 schichten 54 aus Chrom, Kupfer oder Gold auf, die auf den Verbindungs-Leitungs-Bereichen aufgebracht sind. Ferner enthalten sie eine Höckerelektrode 55 aus einem Lötmittel oder ähnlichem.
Weiterhin ist eine Schutzschicht 56 aus Kunstharz vorgesehen, die entsprechend diesen Ausführungsformen auf der glasähnlichen Schutzschicht 57 aus PSG o. ä. aufgebaut wurde. In der Ausführungsform der Fig. 7 wurde die Schutzschicht 56 auch auf der Unterseite des HaIb-1eitersubstrats 51 aufgebracht. Die Schutzschicht aus Kunstharz hat im allgemeinen eine höhere Plastizität oder Flexibilität als die glasähnliche Schutzschicht 53 und zerbricht somit nicht während des Schneidvorgangs. Deshalb kann die Schutzschicht sogar an den Eckkanten 51a eines Halbleiter-Substrats 51 vorgesehen werden. Die Schutzschicht 56 aus Kunstharz ermöglicht es, daß das Halbleiter-Substrat 51 sehr leicht gehandhabt werden kann. Das heißt, daß das als Chip vorliegende Halbleiter-Substrat 51 ähnlich wie passive elektronische Teile, etwa keramische Kondensatoren, in großer Menge und durcheinander gewaschen und getrocknet werden kann. Außerdem können die Haibleiter-Substrate mit einer automatischen Bestuckungsanlage bearbeitet werden, ohne ein Behältnis zu benutzen, das speziell für die Hai bleiter-Anord-
-15-
030007/0741
"--;" P 136- CW/79
-15-
nungen ausgelegt wurde. Wenn die herkömmlichen Halbleiter-Substrate 41 vom MOS-Typ in großer Zahl und in zufälliger Reihenfolge bearbeitet v/urden, verletzten die Eck- oder Kantenbereiche 41a der Halbleiter Substrate 41 oft die glasähnliche Schutzschicht 43. Im übrigen waren die Eck- und Kantenbereiche oft abgebrochen und machten es somit schwierig, die Halbleitersubstrate in großer Zahl und nach zufälligen Kri™ terien zu bearbeiten. Indem die Schutzschicht 56 aus Kunstharz auf den Eckkanten 51a der Halbleitersubstrate 51 und auf den Rückseiten vorgesehen wird, können die Kalbleiter-Substrate 51 geschützt und in großer Zahl und in wilIkUrlicher Weise behandelt werden, ohne daß andere Halbleiter-Substrate beschädigt werden.
Die Schutzschicht 56 kann auf dem Elementenbereich 51b des Halbleitersubstrats 51 dick ausgebildet sein, beispielsweise in einer Dicke von 5 bis 10 /im, so daß keine Zerstörung anderer Substrate hervorgerufen wird, wenn diese in großer Zahl und willkürlich behandelt werden.
Bei den Halbleiter-Substraten 51, welche hervorragende Elektroden 55 und mehrere Metal 1 schichten aufweisen, werden die Schutzfunktionen durch die hervorragende Elektrode 55 oder durch mehrere fetal 1 schichten dargestellt, wodurch die Halbleitersubstrate 51 in großer Zahl behandelt werden können. Kleinere Beschädigungen der Höcker-Elektrode 55 und der Ketal I schichten 54 während der
-16-
G30007/0741
P 136-CW/79
Massenbehandlung berühren in keiner Weise die Verbindbarkeit während des Verbindunrjsvorgangs.
Ein Schritt, der nach dem Verbindungsschritt erfolgt, ist im Zusammenhang mit den Figuren 9 und 10 beschrieben. Fig.9 stellt den Fall dar, daß das Halbleiter-Substrat 51 vom MOS-Typ mit seiner Oberfläche nach unten mit einer Leiterplatte 60 verbunden v/ird. Früher hatte man die Schutzschicht 56 des Kunstharzes noch nicht vorgesehen, sondern das Halbleitersubstrat wurde mechanisch oder elektrisch durch ein Epoxydharz 61 geschützt, wie es durch die strichpunktierte Linie angedeutet ist. Mit dem Halbleiter-Substrat, das mit der Schutzschicht 56 aus Harz versehen und fest mit der Leiterplatte 60 mittels der Höckerelektrode verbunden ist, wird ein ausreichender Widerstand und eine ausreichende Festigkeit erzielt, ohne daß ein Eingießen in das Epoxydharz 61 notwendig ware, vorausgesetzt, die Einrichtung soll nicht für spezielle Zwecke verwendet v/erden. Dies bedeutet, daß das Volumen des Halbleiter-Substrats nach der Befestigung ungefähr den Abmessungen des Halbleiter-Substrats selbst entspricht, wodurch es mit sehr kleinen Abmessungen hergestellt werden kann. Insbesondere auf dem Gebiet der Armbanduhren, wo die Abmessungen und die Dicke der befestigten Konstruktion verkleinert werden sollen, wird nicht nur der Befestigungsschritt verbessert und die Produktivität erhöht, sondern es werden auch die Abmessungen
-17-
030007/0741
;: P 136 -CW/
reduziert, wodurch beachtliche Effekte erzielt werden.
In der Fig.10 ist eine Halbleiter-Anordnung 51 gezeigt, die mit einer Schutzschicht 56 aus Kunstharz versehen ist und die mehrere Metallschichten 54 aufweist, welche in dem Verbindungs-Lei tungs-Bereicn vorgesehen sind.
Eine Leiterplatte 70 v/eist eine vorspringende Elektrode 71 auf. Sofern die Metal 1 schichten 54 des Halbleiter-Substrats 51 aus einer Chrom-Schicht, einer Kupfer- und einer Goldschicht zusammengesetzt sind und falls die vorspringende Elektrode 71 der Leiterplatte 70 aus einem Lötmittel hergestellt ist, entspricht die Form nach dem Verbinden ungefähr der in der Fig.9 gezeigte Form. Welche in der Praxis tatsächlich ausgelegt wird, sollte aufgrund der Gesamtauslegung der Leiterplatte entschieden werden.
Sofern die vorspringende Elektrode 45 auf dem herkömmlichen Halbleiter-Substrat 41 vom MOS-Typ gebildet werden mußte, wurde die Haftkraft der vorspringenden Elektrode 45 von der Beschaitungsstruktur 2 (Aluminium wird gewöhnlich in einer Dicke von 1 Mikron aufgebracht) und der glasähnlichen Schutzschicht 43 bestimmt. Da jedoch die glasartige Schutzschicht spröde war, wurde die Adhäsionskraft verringert, wenn die Größe D an dem Fußbereich der Elektrode 45 nicht richtig ausgewählt worden war, oder die Quali-
-18-
030007/0741
P 136-CW/79
tat der Halbleiter-Anordnung wurde nach dem Verbindungs-Vorgang schlechter. Hier jedoch können, wie es in der Fig.7 gezeigt ist, diese Nachteile beseitigt werden, wenn die Haftkraft der Höckerelektrode so ausgelegt ist, wie es nur durch die Beschaltungsstruktur 53 oder durch die Beschaltungsstruktur 53 und die Schutzschicht 56 aus Kunstharz bestimmt wird, da diese Schutzschicht 56 plastisch und flexibel ist. Die Größe der Höcker-Elektrode 55 kann im übrigen nach Belieben gewählt werden.
Entsprechend den Eigenschaften der Schutzschicht 56 aus Kunstharz wird zudem die glasartige Schutzschicht 53 überflüssig, wodurch die Herstellung der Halbleiter-Anordnung wirtschaftlicher wird.
Wie oben im einzelnen beschrieben wurde, kann gemäß der Erfindung die Halbleiter-Anordnung vom MOS-Typ mit einer festen Schutzschicht versehen werden, die bisher nicht gebildet werden konnte. Hierdurch kann der Befestigungs- oder "Founting"-Schritt wesentlich vereinfacht werden, weil es möglich ist, die Halbleiter-Anordnungen in großer Menge zu bearbeiten, ohne sie zu kapseln. Darüberhinaus können die Halbleiter-Anordnungen klein gemacht und produktiver hergestellt werden. Insbesondere auf dem Gebiet der Armbanduhren ergeben sich damit große Vorteile, weil diese Uhren in großen Kengen und mit kleinen Abmessungen hergestellt werden.
030007/0741
Leerseite

Claims (4)

.-•Ρ 136-CW/79 PATE N TA M SPR O CHE
1. Halbleiteranordnung gekennzeichnet durch ein Halbleitersubstrat (11, 41, 51); eine Beschaltungsstruktur (12, 42, 52), die auf dem Halbleitersubstrat (11, 41, 51) angeordnet ist;
eine Schutzschicht (14, 23, 34, 56) aus Kunststoff, die mindestens den Bereich einer Kante, einer Ecke, eines Rückteils und/oder einer obersten Schicht des HaIbleitersubstrats (11, 41, 51) bedeckt.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschicht aus Kunststoff einen Bereich für Elemente abdeckt und eine Dicke von mehr als 2 μτη hat.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß mehrere Metallschichten (54) vorgesehen sind, die mit der Beschal tungsstruktur verbunden sind und daß mindestens eine Höckerelektrode (55) auf den Metallschichten (54) angeordnet ist, wobei ein Verbindungsbereich zwischen der Höckerelektrode (55) und dem Halbleitersubstrat
(51) nur aus der Beschaltungsstruktur besteht.
-Z-
030007/0741
-F; 136-CW/79
4. Halbleiteranordnung nach Anspruch 1,
dadurch gekennzeichnet» daß mehrer Metallschichten (54) vorgesehen sind, die mit der Beschaltungsstruktur (52) verbunden sind, und daß mindestens eine Höckerelektrode auf den Metal 1 schichten (54) angeordnet ist, wobei ein Verbindungsbereich zwischen der Höckerelektrode und dem Halbleitersubstrat (51) auf der Kunststoff-Schutzschicht (56) und der Beschaltungsstruktur (52) angeordnet ist.
-3-
030007/0741
DE19792929339 1978-07-24 1979-07-20 Halbleiteranordnung Ceased DE2929339A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9014778A JPS5516482A (en) 1978-07-24 1978-07-24 Mounting structure of semiconductor device
JP9131678A JPS5518069A (en) 1978-07-26 1978-07-26 Protective construction of semiconductor device

Publications (1)

Publication Number Publication Date
DE2929339A1 true DE2929339A1 (de) 1980-02-14

Family

ID=26431652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792929339 Ceased DE2929339A1 (de) 1978-07-24 1979-07-20 Halbleiteranordnung

Country Status (2)

Country Link
DE (1) DE2929339A1 (de)
GB (1) GB2027272B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2569052B1 (fr) * 1984-08-10 1987-05-22 Thomson Csf Procede d'interconnexion de circuits integres
EP0340492A3 (de) * 1988-05-02 1990-07-04 International Business Machines Corporation Konforme Versieglung und interplanare Verkapselung elektronischer Anordnungsstrukturen
FR2638935B1 (fr) * 1988-11-04 1990-12-14 Thomson Csf Procede de protection pour assurer la tenue de composants electroniques standards aux pressions elevees et module electronique comportant des composants ainsi proteges
TW480636B (en) 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
TW571373B (en) 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
EP1447844A3 (de) * 2003-02-11 2004-10-06 Axalto S.A. Verstärkte Halbleiterwafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3756872A (en) * 1968-10-28 1973-09-04 Lucas Industries Ltd Method of making non-planar semiconductor devices
DE2401613A1 (de) * 1974-01-14 1975-07-17 Siemens Ag Halbleitervorrichtung
DE2429843A1 (de) * 1974-06-21 1976-01-08 Siemens Ag Mis-schaltung sowie verfahren zu ihrer herstellung
DE2432544B2 (de) * 1974-07-04 1978-04-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3756872A (en) * 1968-10-28 1973-09-04 Lucas Industries Ltd Method of making non-planar semiconductor devices
DE2401613A1 (de) * 1974-01-14 1975-07-17 Siemens Ag Halbleitervorrichtung
DE2429843A1 (de) * 1974-06-21 1976-01-08 Siemens Ag Mis-schaltung sowie verfahren zu ihrer herstellung
DE2432544B2 (de) * 1974-07-04 1978-04-06 Siemens Ag, 1000 Berlin Und 8000 Muenchen Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Resin insulates bipolar IC" in Electronics (1978), H. 4, S. 49-50 *

Also Published As

Publication number Publication date
GB2027272A (en) 1980-02-13
GB2027272B (en) 1983-03-23

Similar Documents

Publication Publication Date Title
EP0843358B1 (de) Elektronikmodul in Flachbauweise und Chipkarte
DE2554965C2 (de)
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE4126043C2 (de) Gekapseltes Halbleiterbauelement
DE4207198C2 (de) Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE2931449C2 (de)
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE69727373T2 (de) Halbleitervorrichtung
DE1564491A1 (de) Elektrische Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE3913221A1 (de) Halbleiteranordnung
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE10222608B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3129568C2 (de)
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
WO2021008813A1 (de) Bauteil und verfahren zur herstellung eines bauteils
EP1649412A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE2929339A1 (de) Halbleiteranordnung
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE4321592A1 (de) Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE4130569A1 (de) Ic-paketiereinrichtung
DE2136201C3 (de) Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection