DE3129568C2 - - Google Patents

Info

Publication number
DE3129568C2
DE3129568C2 DE3129568A DE3129568A DE3129568C2 DE 3129568 C2 DE3129568 C2 DE 3129568C2 DE 3129568 A DE3129568 A DE 3129568A DE 3129568 A DE3129568 A DE 3129568A DE 3129568 C2 DE3129568 C2 DE 3129568C2
Authority
DE
Germany
Prior art keywords
solder
connection system
stem
connection
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3129568A
Other languages
English (en)
Other versions
DE3129568A1 (de
Inventor
Koji Serizawa
Michiharu Honda
Ryohei Totsuka Yokohama Jp Satoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3129568A1 publication Critical patent/DE3129568A1/de
Application granted granted Critical
Publication of DE3129568C2 publication Critical patent/DE3129568C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein Verbindungssystem einer Halbleiteranordnung entsprechend dem Oberbegriff des Patentanspruchs 1 und auf ein Verfahren zu dessen Herstellung entsprechend dem Patentanspruch 12.
Ein Verbindungssystem einer Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1 ist aus der US-PS 34 58 925 bekannt.
Bei dem aus der US-PS 34 58 925 bekannten Kopfüberanordnungs-Verbindungssystem für ein Verdrahtungssubstrat und eine Halbleiteranordnung, wie es in der Schnittdarstellung in Fig. 1 gezeigt ist, werden ein Siliziumplättchen 1 und ein Verdrahtungssubstrat (im folgenden einfach als Substrat bezeichnet) 8 durch ein Weichlot 5 verbunden. Eine Sperre 6 zum Verhindern des Abfließens des Verbindungslots 5 beim Schmelzen ist auf einem Anschlußteil eines Leiters 7 gebildet, der auf dem Substrat 8 (das in den meisten Fällen ein Aluminiumoxid-(Al₂O₃)substrat ist) angebracht ist, um den Schmelzbereich des Lots 5 auf dem Leiter 7 zu steuern. Ein anderer Leiter 2 der Halbleiteranordnung (die eine integrierte Schaltung oder ein LSI-Plättchen sein kann) 1 wird elektrisch mit einem Anschlußteil des Leiters 7 durch das Lot 5 verbunden. Eine Sperre 3 ist auf dem Anschlußteil der Halbleiteranordnung zur Steuerung des Benetzungsbereichs des Lots 5 gebildet. Ein metallisches Dünnschichtverbindungsstück 4 ist ebenfalls auf dem Halbleiteranordnungs-Anschlußteil vorgesehen, um die Benetzbarkeit des Lots 5 zu verbessern.
Das verwendete Lotmaterial kann eine einen hohen Prozentsatz an Blei enthaltende Zusammensetzung (z. B. 95 Gew.-% Pb - 5 Gew.-% Sn) hauptsächlich deshalb sein, weil es erforderlich ist, durch die Weichheit des Lots 5 Wärmespannung zu verringern und zu absorbieren, die durch eine Fehlanpassung des Wärmeausdehnungskoeffizienten zwischen der Halbleiteranordnung 1 und dem Substrat 8 verursacht wird, wenn das ganze, die Halbleiteranordnung 1 und das Substrat 8 umfassende System ein- und ausgeschaltet wird.
Es wr von der Beobachtung des Verhaltens der Wärmespannung, die am Lot 5 durch die wiederholte Einschaltung eines elektronischen Schaltkreises der Halbleiteranordnung entwickelt wird, eine Hysterese bekannt, die einer Spannungs-Dehnungs-Charakteristik mit plastischer Verformung folgt, wie sie in Fig. 2 veranschaulicht ist. Die Art des Verhaltens wird durch die in Fig. 2 dargestellte Spannungs-Dehnungs- Charakteristik offenbar. Da die Spannungs-Dehnungs- Zyklen wiederholt werden und dabei in den plastischen Bereich des Lots gelangen, wird eine einer durch die Hysteresekurve eingeschlossenen Fläche entsprechende Energie irreversibel in das Lot 5 eingebracht und darin gespeichert. Ein Teil der Energie zerstreut sich als Wärmeenergie, während der Rest der Energie als eine Energie zur Änderung des metallurgischen Gefüges des Lots und zur Einführung von Fehlerstellen verbraucht wird. Dies wiederholt sich und führt schließlich zur Zerstörung.
Zusätzlich neigt mit der neueren Entwicklung der Technologie die Substratabmessung dazu, verringert zu werden, und die Zahl der Anordnungen neigt zur Vergrößerung, während die Leistung der Anordnung und die Abmessung der Anordnung wachsen, wie man bei einer Halbleiteranordnung mit einem Leistungstransistor sieht. So wird ein Ablauf mit der wiederholt auf das Lot einwirkenden Spannung immer strenger. Unter diesen Umständen ist es sehr schwer, die Verläßlichkeit und eine hohe Lebensdauer des in Fig. 1 gezeigten Kopfüberanordnungs-Verbindungssystems unter Bedingungen wachsender Wärmedauerfestigkeit beizubehalten.
Es wurden hierfür schon Lösungsvorschläge gemacht. Beispielsweise wurden bereits eine optimale Form (Höhe des Verbindungssystems und Form des Lots) des Verbindungssystems nach Fig. 1 oder eine Auswahl des Lotmaterials (weicheres Lotmaterial) erörtert.
Jedoch ist es, auch wenn die optimale Form theoretisch bestimmt werden kann, ein sehr schwieriges Problem für die Durchführung eines Herstellungsverfahrens, die Form, die einzig durch eine natürliche Erscheinung, wie die Oberflächenspannung des Lotmaterials und die Schwerkraft des Lots bestimmt wird, künstlich zu verändern.
Anderereits ist es aus der US-PS 38 71 014 bekannt, gegenüber Scherspannungen nachgiebige, plastisch verformbare Verbindungskörper zur Verbindung einer Halbleiteranordnung mit einem Verdrahtungssubstrat zu verwenden.
Was die Auswahl des Lotmaterials betrifft, ist, da ein Indium (In) enthaltendes Lotmaterial, das hinsichtlich seiner Weichheit am brauchbarsten ist, ein ernstliches Problem der Korrosionsbeständigkeit herbeiführt, dessen Verwendung auf ein besonderes Anwendungsgebiet (z. B. hermetische Abschirmung) beschränkt. Außerdem bricht, da der Versuch, die Wärmedauerfestigkeits-Lebensdauer unter Ausnutzung der Weichheit des Lotmaterials zu verbessern, vom plastischen Bereich bei den Spannungs-Dehnungs-Eigenschaften Gebrauch macht, das Material unvermeidlich nach einer bestimmten Anzahl von Zyklen (die angenähert einige Tausende bis zu einigen Zehntausenden von Zyklen in Abhängigkeit von der Form der Anordnung und den Verwendungsbedingungen beträgt).
Aus "Elektronik", 1960, Nr. 6, Seiten 163-167 ist eine Mikromodul-Bauweise bekannt, bei der Träger aller Schaltelemente Keramikplatten sind, die an jeder Außenkante drei metallische Nuten als Anschlüsse haben, aufeinandergeschichtet und durch Längsdrähte in den Nuten zu Mikromodulen zusammengefügt werden, wobei die Verbindung zwischen Nut und Draht nicht durch Löten, sondern durch pastös aufgetragenes Silber erfolgt.
Aus "Nachrichtentechnik", Bd. 12 (1962), Heft 11, Seiten 404-408 ist eine Mikro-Modul-Technik bekannt, bei der die mit Bauelementen versehenen Trägerplättchen in bestimmten Abständen gestapelt werden und die mechanische und elektrische Verbindung durch zweimal fünf Steigdrähte an den Trägerplättchen erfolgt, wobei der so montierte Funktionsblock ggf. mit einer Epoxydharzmasse vergossen wird.
Schließlich ist es aus der CH-PS 4 31 658 bekannt, von einer Leiterbahnen aufweisenden Platte aufgenommene Bauelemente durch federnde oder mindestens teilweise federnde Tragorgane, z. B. Drähte, mit einer in einer anderen Ebene angeordneten Montageplatte zu verbinden.
Der Erfindung liegt die Aufgabe zugrunde, ein Kopfüberanordnungs-Verbindungssystem der eingangs vorausgesetzten Art nebst Herstellungsverfahren zu entwickeln, das die Wärmedauerfestigkeits-Lebensdauer merklich erhöht.
Die genannte Aufgabe wird daher durch die kennzeichnenden Merkmale des Patentanspruchs 1 bzw. 12 gelöst.
Ausgestaltungen des erfindungsgemäßen Verbindungssystems sind in den Patentansprüchen 2 bis 11 gekennzeichnet.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Auführungsbeispiele näher erläutert; darin zeigt
Fig. 1 eine vergrößerte Schnittdarstellung eines Verbindungspunktes eines bekannten Kopfüberanordnungs-Verbindungssystems;
Fig. 2 ein schematisches Diagramm der Spannungs-Dehnungs-Charakteristik zur qualitativen Veranschaulichung einer Wärmedauerfestigkeitserscheinung dieses bekannten Verbindungssystems;
Fig. 3A eine vergrößerte Schnittdarstellung eines Verbindungspunktes eines Kopfüberanordnungs-Verbindungssystems einer Halbleiteranordnung nach einem Ausführungsbeispiel der Erfindung,
Fig. 3B eine Perspektivdarstellung eines elastischen Verbindungskörpers, der ein wesentlicher Teil des Ausführungsbeispiels der Erfindung ist,
Fig. 4 ein Diagramm der Spannungs-Dehnungs-Charakteristik zur qualitativen Veranschaulichung des Mechanismus zur Absorption und Entspannung einer Wärmedauerfestigkeitserscheinung des Verbindungssystems gemäß der Erfindung, und
Fig. 5.1a bis 5.14a und 5.1b bis 5.12b einen Arbeitsplan für ein Verfahren zur Herstellung des Verbindungssystems der Halbleiteranordnung nach einem Ausführungsbeispiel der Erfindung.
Zunächst wird kurz das technische Konzept der Erfindung erklärt, und dann werden die bevorzugten Ausführungsbeispiele anhand der Figuren erläutert.
Fig. 3A zeigt eine vergrößerte Schnittdarstellung eines Kopfüberanordnungs-Verbindungssystems einer Halbleiteranordnung nach einem Ausführungsbeispiel der Erfindung, und Fig. 3B zeigt eine Perspektivdarstellung eines elastischen Verbindungskörpers 9, der ein Hauptteil der Erfindung ist und zwischen den Anschlußteilen eines Substratverdrahtungs-Leiterstreifens 7 und eines Plättchenverdrahtungs-Leiterstreifens 2 gehalten und durch Lot in seiner Lage befestigt wird. Gleiche Bezugsziffern wie die in Fig. 1 gezeigten bezeichnen gleiche Teile.
Der elastische Verbindungskörper 9 in diesem Ausführungsbeispiel nimmt die Stelle des in Fig. 1 gezeigten Lots 5 ein. Kurz gesagt, hat der elastische Verbindungskörper 9 Lotscheiben 9 b und 9 b′, die als Verbindungsflächenteile dienen und zwischen denen ein elastischer Stiel 9 a eingefügt ist. Die Lotscheiben 9 b und 9 b′ sind durch dünne Lotschichten 5′ mit dem Substratanschlußteil 7 und dem Plättchenanschlußteil 4 verlötet und verbunden.
Die dünne Lotschicht 5′ wird aus folgendem Grund verwendet. Wenn die Dicke des Lotmaterials dünner als 0,1 mm ist, wird das Lotmaterial durch Matrixmaterialien der gegenüberliegenden Lotscheiben fixiert, so daß es eine hohe mechanische Festigkeit hat. Als Ergebnis trägt das Lot nicht zur Ermüdungsverformung bei, und die Verformung des Verbindungssystems erfolgt nur im Stiel 9 a des elastischen Verbindungskörpers 9. Daher kann die Dauerfestigkeislebensdauer dieses Teils als die Dauerfestigkeitslebensdauer des elastischen Verbindungskörpers 9 betrachtet werden.
Andererseits wird der elastische Verbindungskörper 9 einer Scherbeanspruchung unterworfen, die der Länge (Höhe) des Stiels 9 a umgekehrt proportional ist. Demgemäß ist, um die Scherbeanspruchung für eine gegebene Wärmespannung zu verringern, eine größere Länge vorzuziehen. Da der der Scherbeanspruchung unterworfene elastische Verbindungskörper 9 wiederholt einer Biegeverformung ausgesetzt wird, wirkt eine maximale Zugspannung, die im wesentlichen der Querschnittsfläche des Stiels 9 a (von veränderlicher Größe je nach der Form der Querschnittsfläche) proportional ist, auf die Oberfläche des Stiels 9 a ein. Daher bevorzugt man eine geringere Querschnittsfläche des Stiels 9 a des elastischen Verbindungskörpers 9, solange er das Gewicht des Plättchens halten kann.
Im Fall der dargestellten Form ist die Spannungs-Dehnungs-Charakteristik linear, wie in Fig. 4 gezeigt ist, d. h. die auf den Stiel 9 a des elastischen Verbindungskörpers 9 einwirkende Scherbeanspruchung liegt innerhalb des elastischen Verformungsbereichs des Stielmaterials. So führt die Verformung infolge des Wärmezyklus nicht zu einer Hystereseschleife, wie sie in Fig. 2 gezeigt ist, und es wird keine innere Energie im elastischen Verbindungskörper 9 gespeichert, sondern die Dauerfestigkeitslebensdauer wird primär durch die Biegefestigkeitslebensdauer bei der elastischen Verformung des Stiels 9 a bestimmt.
Das Verbindungssystem der Verbindungsanordnung und das Verfahren zur Herstellung desselben gemäß der Erfindung werden nun erläutert.
Fig. 3A zeigt die vergrößerte Schnittdarstellung des Verbindungssystems der Halbleiteranordnung gemäß einem Ausführungsbeispiel der Erfindung. Bei diesem Ausführungsbeispiel werden Beispiele 1, 2 und 3 gezeigt, die verschiedene Höhen einschließlich des Stiels 9 a des elastischen Verbindungskörpers 9 (als Körperhöhen bezeichnet) aufweisen. Die Formen und die Abmessungen der anderen Teile sind ebenfalls im folgenden angegeben:
Beispiel 1: Körperhöhe 300 µm
Beispiel 2: Körperhöhe 500 µm
Beispiel 3: Körperhöhe 700 µm
Formen und Abmessungen anderer Teile:
Plättchenverdrahtungs-Leiterstreifen 2: Aluminiumaufdampfung von 100 nm (Dicke)
Plättchensperre 3: SiO₂ Aufdampfung
Metall des Schichtverbindungsstücks 4: Cr-Cu-Au-Aufdampfung
Lot 5′: 90 Gew.-% Pb - 10 Gew.-% Sn
Substratsperre 6: Dickschichtglas (Bi-System)
Substratleiterstreifen 7: Dickschicht - Cu-Leiter
Substrat 8: Aluminiumoxid (Al₂O₃)
elastischer Verbindungskörper 9: Stiel 9 a aus kaltgezogenem Kupferdraht: 40 µm Durchmesser
Lotscheiben 9 b, 9 b′: 150 µm Durchmesser
Körperhöhe: oben angegeben
Siliziumplättchen 1: 5 mm Quadrat
Maximaler Punkt-zu-Punkt-Abstand (maximale Entfernung zwischen Anschlußteilen: diagonaler Abstand zwischen Anschlußteilen): 6,7 µm
Die Scherbeanspruchungsverformung in einem Beschleunigungsversuch ist im Durchschnitt nicht mehr als 10 µm bei einer Minimaltemperatur von -50°C und einer Maximaltemperatur von +150°C. Sie ist nicht mehr als 1% je Punkt an einer Seite, wenn die Höhe 500 µm ist.
Andererseits wurde als Vergleichsbeispiel ein bekanntes Kopfüberanordnungs-Verbindungssystem mit nur dem Lot, wie in Fig. 1 gezeigt und wie es üblicherweise verwendet wurde, hergestellt. Die Verbindungshöhe (die im wesentlichen gleich einer Punkthöhe ist) ist 100 µm, das Lotmaterial ist 95 Gew.-% Pb - 5 Gew.-% Sn, und die anderen Formen und Abmessungen sind denen der vorstehenden Beispiele gleich.
Die so hergestellten Plättchenproben wurden in einer Wärmeschock-Prüfkammer von -50°C↔+150°C in einem Zyklus geprüft, der 30 min bei höherer Temperatur und 30 min bei niedrigerer Temperatur umfaßte. Der Ausfall wurde durch Erfassen eines Punktes bestimmt, bei dem der elektrische Widerstand des Anschlußpunktes gegenüber dem Ausgangswert schroff ansteigt. Die Versuchsergebnisse der Lebensdauer der Verbindungssysteme der Beispiele 1 bis 3 und des Vergleichsbeispiels sind in der folgenden Tabelle angegeben.
Das Beispiel 1 hat die Höhe von 300 µm und im wesentlichen die gleiche Lebensdauer wie die des bekannten Systems. Wenn die Höhe 700 µm ist, erhöht sich die Lebensdauer um einen Faktor von 3 bis 4. Die Körperhöhe gemäß der Erfindung kann verhältnismäßig frei gesteuert werden, und wenn die Körperhöhe angenähert 1 mm ist, erhöht sich die Lebensdauer um eine Größenordnung oder mehr.
Während sich die Lebensdauer von Beispiel 1 bis 3 um den Faktor von 3 bis 4 erhöht, läßt sich die Lebensdauer durch Steigern der Körperhöhe oder Verwenden eines Materials mit hohem Elastizitätsmodul und hoher Dauerfestigkeit oder eines Polymermaterials mit elektrischer Leitfähigkeit weiter erhöhen. Ein Material mit einer verhältnismäßig kurzen Biegedauerfestigkeitslebensdauer, wie z. B. weiches Kupfer (im folgenden einfach als Kupfer bezeichnet), hat eine Dauerfestigkeitslebensdauer in der Größenordnung von 10⁵ Zyklen, die 10 bis 30 Male so lang wie die Lebensdauer des Lotmaterials ist. Dementsprechend kann man durch Verwendung des Verbindungssystems gemäß der Erfindung, das wiederholt im elastischen Verformungsbereich verformt wird, die Wärmedauerfestigkeitslebensdauer erheblich verbessern. Die obere Grenze der Körperhöhe ist 1,5 mm, da eine Abweichung von der Linearität bei der Fertigung, die von der Höhe des Stiels 9 a abhängt, die Lageeinstellung schwierig macht, was es erschwert, die Lotverbindungen des elastischen Verbindungskörpers sowie des Substratanschlußteils und des Plättchenanschlußteils gleichmäßig zu erhitzen. Die Form des Stiels kann Stangenform, ein hohler Zylinder oder eine dünne Platte sein. Es ist ein wichtiges Merkmal der Erfindung, daß das Material nicht kritisch ist, vorausgesetzt, daß mit ihm ein elastischer Verbindungskörper erhalten wird.
Ein Ausführungsbeispiel eines Verfahrens zur Herstellung des Verbindungssystems der Halbleiteranordnung gemäß der Erfindung wird nun erläutert.
Die Fig. 5.1a bis 5.14a und 5.1b bis 5.12b zeigen einen Arbeitsplan der Schritte des Herstellungsverfahrens des Verbindungssystems der Halbleiteranordnung nach einem Ausführungsbeispiel der Erfindung. Im Arbeitsplan zeigt die linke Spalte die Schrittzahlen und Beschreibungen der Schritte, die mittlere Spalte zeigt vergrößerte Schnittdarstellungen des Verbindungssystems der Erfindung im Lauf der einzelnen Schritte, und die rechte Spalte zeigt Aufsichten des Verbindungssystems gemäß der Erfindung in den einzelnen in der mittleren Spalte gezeigten Schritten.
Das vorliegende Ausführungsbeispiel bezieht sich auf eine integrierte Schaltung für eine elektronische Kraftfahrzeugschaltung mit einem Plättchen mit (nicht völlig gezeigten) 16 Stiften, die auf einem keramischen Verdrahtungssubstrat (25 mm×40 mm) montiert sind. Die elastischen Verbindungssysteme der Erfindung werden an den 16 Verbindungspunkten gebildet. Das Verfahren wird nun in der Reihenfolge der Schritte erläutert.
Der Schritt 1 ist ein Drahteinbettungsschritt für den Stiel 9 a. In Fig. 5.1a erkennt man einen Lotblock 12′ niedrigen Schmelzpunkts aus Sn-Pb-Bi mit einem Schmelzpunkt von 140-150°C, einen Draht 11 für den Stiel 9 a (mit einem Durchmesser von 0,02-0,05 mm, insbesondere 0,04 mm für die obigen Beispiele 1, 2 und 3), der ein Sn-beschichteter Kupferdraht sein kann, der spannungsvergütet wurde, und einen Rahmen 14 aus nichtrostendem Stahl zum Formen des Lotblocks 12′ niedrigen Schmelzpunkts. Die Höhe des Rahmens 14 ist einstellbar. Man erkennt außerdem ein Papier 10 von 0,3 mm Dicke, das zwischen dem nichtrostenden Stahlrahmen 14 und einem anderen Rahmen gehalten wird. Wenn der Lotblock 12′ niedrigen Schmelzpunkts durch ein Schneidgerät geschnitten wird, wird das Papier 10 durchgeschnitten, ohne den harten rostfreien Stahlrahmen 14 zu schneiden. Fig. 5.1b zeigt eine Aufsicht entsprechend Fig. 5.1a. Die Dicke des Schneidmessers war 0,2 mm.
Im Schritt 2 wird der Lotblock 12 niedrigen Schmelzpunkts, der im Schritt 1 mit dem Rahmen 14 gebildet ist, längs einer Ebene des Papiers 10 geschnitten, und die Schnittflächen werden zur Höhe des rostfreien Stahlrahmens 14 poliert. Nach dem Polieren werden sie einer Ultraschallwellenwäsche unterworfen. In diesem Schritt wird die Höhe des Drahtteils 13 (Höhe des Stiels 9 a) bestimmt. Das Schneidmesser kann die Dicke von 0,2 mm haben. Fig. 5.2a zeigt eine vergrößerte Schnittdarstellung des Aufbaus des polierten Lotblocks 12 niedrigen Schmelzpunkts, der aus dem Rahmen 14 herausgenommen wurde, und der Drahtteile 13, die anschließend als Stiele 9 a verwendet werden, und Fig. 5.2b zeigt eine Aufsicht davon.
Der Schritt 3 ist ein Kopfbildungsschritt für den Drahtteil 13, der auf eine bestimmte Höhe eingestellt wurde. In diesem Schritt wird nur der Lotblock 12 niedrigen Schmelzpunkts selektiv durch ein bekanntes Borflußsäure- (HBF₄)-Ätzmittel bei Raumtemperatur um ungefähr 10 µm abgeätzt. Nach dem Ätzen wird gewaschen und getrocknet. Fig. 5.3a zeigt eine vergrößerte Schnittdarstellung des Lotblocks 12 niedrigen Schmelzpunkts, der in diesem Schritt durch Ätzen bearbeitet wurde, und Fig. 5.3b zeigt eine Aufsicht davon.
Im Schritt 4 wird ein bekannter Photoresistfilm (A) 15 auf den Lotblock 12 niedrigen Schmelzpunkts in einem vorbestimmten Muster aufgebracht. Der verwendete Photoresistfilm (A) 15 ist ein gut bekannter negativer Photoresistfilm, der gegenüber einer im nächsten Schritt 5 verwendeten sauren Lösung hochgradig widerstandsfähig ist. Fig. 5.4a zeigt eine vergrößerte Schnittdarstellung davon, und Fig. 5.4b zeigt eine Aufsicht davon. Das Muster auf der Oberseite definiert Kreisfenster für die Kupferlötplatten oder -scheiben 9 b und 9 b′, die als die im nächsten Schritt 5 gebildeten Verbindungsflächenscheiben dienen und deren Mittelpunkte an den Drahtteilen 13 als Stiele 9 a liegen.
Im Schritt 5 werden die Kupferlotscheiben 9 b und 9 b′ zum mechanischen Kontakt mit den Stielen 9 a nach einem bekannten elektrolytischen Verkupferungsverfahren gebildet.
In diesem Schritt wird das elektrolytische Beschichtungsverfahren angewandt, um metallisches Kupfer nur auf den Metallelektroden (Kreisfenster des Lotblocks 12) abzuscheiden. In diesem Ausführungsbeispiel wird Kupfer aus einem bekannten Kupferpyrophosphat-Verkupferungsbad bei einer Badtemperatur von 55°C und einer Stromdichte von 3 A/dm² bis zu einer Abscheidedicke von 10 µm abgeschieden. In diesem Schritt wurden die Köpfe der Stieldrahtteile 13 (Sn-beschichtete Kupferdrähte), die im Schritt 4 vorragten, in der abgeschiedenen Kupferschicht 16 eingebettet. Fig. 5.5a zeigt eine vergrößerte Schnittdarstellung davon, und Fig. 5.5b zeigt eine Aufsicht davon. Man erkennt den Photoresistfilm (A) 15 und die mit 16 bezeichneten Kupferlotscheiben 9 b und 9 b′, die in diesem Schritt gebildet wurden. Anschließend wird gewaschen und getrocknet.
Im Schritt 6 wird Zinn-(Sn)Material durch ein bekanntes Dampfabscheideverfahren auf der gesamten, in der Aufsicht in Fig. 5.5b gezeigten, im vorigen Schritt 5 gebildeten Oerfläche zur Verwendung als Elektrode in einem folgenden Schritt gebildet. Die dünne Sn-Schicht 17 mit einer Dicke von angenähert 100 nm wird ohne Erhitzen des Substrats dampfabgeschieden. Fig. 5.6a zeigt eine vergrößerte Schnittdarstellung des Lotblocks 12 niedrigen Schmelzpunkts, der mit der dünnen Sn-Schicht 17 bedeckt ist, und Fig. 5.6b zeigt eine Aufsicht davon.
Im Schritt 7 wird ein Photoresistfilm (B) 18 eines vorbestimmten Musters auf der Oberfläche der im Schritt 6 gebildeten dünnen Sn-Schicht 17 gebildet. Der Photoresistfilm (B) 18 des vorbestimmten Musters wird als Maske zum Ätzen der dünnen Sn-Schicht 17 im nächsten Schritt 8 verwendet. In diesem Ausführungsbeispiel ist es ein positiver Resistfilm. Fig. 5.7a zeigt eine vergrößerte Schnittdarstellung des Photoresistfilms (B) 18 des vorbestimmten Musters, der die im vorigen Schritt 6 gebildete dünne Sn-Schicht 17 bedeckt, und Fig. 5.7b zeigt eine Aufsicht davon. Die dünne Sn-Schicht 17 liegt in den Fenstern des Photoresistfilms (B) 18 frei.
Im Schritt 8 werden die Bereiche der dünnen Sn-Schicht 17, die in den Fenstern des Musters des im vorigen Schritt 7 gebildeten Photoresistfilms (B) 18 freiliegen, geätzt. In diesem Ausführungsbeispiel wird ein bekanntes HBF₄-Ätzmittel bei Raumtemperatur verwendet. Fig. 5.8a zeigt eine vergrößerte Schnittdarstellung des erhaltenen Aufbaus, und Fig. 5.8b zeigt eine Aufsicht davon. In Fig. 5.8b liegt der im Schritt 5 gebildete Photoresistfilm (A) 15 frei.
Im Schritt 9 wird der im vorigen Schritt 8 verwendete Photorsistfilm (B) 18 entfernt. Durch diesen Schritt wird die dünne dampfabgeschiedene Sn-Schicht 17 mit vorbestimmten Muster freigelegt. Da der darunterliegende und teilweise freiliegende negative Photoresistfilm (A) 15, der im Schritt 4 gebildet wurde, gegenüber dem Entfernungsbad für den Photoresistfilm (B) 18 beständig ist, wird er durch das Entfernungsbad für den Photoresistfilm (B) 18 nicht beschädigt, sondern bleibt erhalten. Fig. 5.9a zeigt eine vergrößerte Schnittdarstellung des erhaltenen Lotblocks 12 niedrigen Schmelzpunkts, und Fig. 5.9b zeigt eine Aufsicht davon. Es ist wichtig festzustellen, daß die dünne dampfabgeschiedene Sn-Schicht 17 die Kupferlötscheiben 9 b und 9 b′ in einem Gittermuster unter Aufrechterhaltung eines festen Abstandes dazwischen hält und verbindet. (Die Verbindungsteile der dünnen dampfabgeschiedenen Sn-Schicht 17 werden bei einem Umschmelzprozeß in einem folgenden Schritt 14 geschmolzen und durch Oberflächenspannung des Lots 17 getrennt, so daß die Verbindungsteile verschwinden.)
Im Schritt 10 wird eine Lotschicht 19 mit mehr Pb als das Lot mit 60 Gew.-% Sn - 40 Gew.-% Pb (im vorliegenden Beispiel eine Lotschicht mit 90 Gew.-% Pb und 10 Gew.-% Sn) durch ein elektrolytisches Abscheidungsverfahren aus einem bekannten HBF₄-Bad (bestehend aus Stannat, Blei, HBF₄ und saurem Pepton) unter Verwendung der dünnen dampfabgeschiedenen Sn-Schicht 17 als Elektrode abgeschieden. Das elektrolytische Abscheidungsverfahren wird angewandt, um die Lotschicht 19 selektiv nur auf der Elektrodenfläche zu bilden. Fig. 5.10a zeigt eine vergrößerte Schnittdarstellung des in diesem Schritt gebildeten Lotblocks 12 niedrigen Schmelzpunkts, und Fig. 5.10b zeigt eine Aufsicht davon. Man erkennt auch den im Schritt 4 gebildeten Photoresistfilm (A) 15 außer der in diesem Schritt gebildeten Lotschicht 19. In diesem Ausführungsbeispiel hat die Lotschicht 19 eine Dicke von etwa 15 µm.
Im Schritt 11 wird der im Schritt 4 gebildete Photoresistfilm (A) 15 entfernt. Das verwendete Entfernungsbad ist ein bekanntes Phenollösungsmittel. Nachdem das auf der Oberfläche zurückbleibende Lösungsmittel entfernt war, wurde der Aufbau getrocknet. Fig. 5.11a zeigt eine vergrößerte Schnittdarstellung des erhaltenen Aufbaus, und Fig. 5.11b zeigt eine Aufsicht davon. Man erkennt den Lotblock 12 niedrigen Schmelzpunkts und die durch das elektrolytische Abscheideverfahren im Schritt 10 gebildete Lotschicht 19.
Im Schritt 12 wird der als Träger für den Verbindungskörper gemäß der Erfindung verwendete Lotblock 12 niedrigen Schmelzpunkts geschmolzen und entfernt. Der Lotblock 12 niedrigen Schmelzpunkts wird geschmolzen, abfließen gelassen und entfernt bei einer Temperatur von 160-180°C, die um 20-30°C höher als der Schmelzpunkt (140-150°C) des Lotblocks 12 ist. Fig. 5.12a zeigt eine vergrößerte Schnittdarstellung des erhaltenen Aufbaus, und Fig. 5.12b zeigt eine Aufsicht davon. Wie man aus diesen Figuren ersieht, sind beim elastischen Verbindungskörper 9 gemäß der Erfindung (Drahtteil 13, Scheiben 17, 19) die Lotscheiben 9 b und 9 b′ durch eine Doppellotschicht aus der dünnen dampfabgeschiedenen Sn-Schicht 17 und der elektrolytisch abgeschiedenen Lotschicht 19 verbunden, um den vorbestimmten Aufbau zu bilden. Die im vorliegenden Ausführungsbeispiel betrachtete elektronische Kraftfahrzeugschaltungsanordnung hat ein Plättchen mit (nicht völlig gezeigten) 16 Stiften, die auf dem keramischen Substrat montiert sind, wie oben erläutert wurde. Der Schritt 13 entspricht dem Montageschritt.
Nicht aktiviertes Kolophoniumflußmittel 20 wird auf die Verbindungsbereiche oder einen Anschlußteil (nicht dargestellt) auf dem Leiter 7 des keramischen Substrats 8 und den Verbindungsteil 4 auf einem anderen Anschlußteil auf dem Leiter 2 aufgebracht. Das Flußmittel kann auch ein schwachaktiviertes Kolophoniumflußmittel sein. Um das Halbleiteranordnungs-Verbindungssystem mit 16 elastischen Verbindungskörpern für jedes Plättchen, die in einer bestimmten Zuordnung angeordnet sind, zusammenzubauen, wird die Einheit mit 16 elastischen Verbindungskörpern auf dem Substrat 8 montiert, und das Plättchen 1 wird darauf in einer bestimmten Lagezuordnung dazu montiert. Fig. 5.13a zeigt eine vergrößerte Schnittdarstellung der montierten Baugruppe. Um eine zu komplizierte Darstellung zu vermeiden, sind die Sperre 6 auf dem Substrat 8 und die Sperre 3 auf dem Plättchen 1, die das Abfließen des Lotes nach außen verhindern, in Fig. 5.13a ausgelassen.
Der Schritt 14 ist ein Lotumschmelzschritt. Die Temperatur wird auf 40-50°C höher als der Schmelzpunkt des Lots, d. h. auf 340°C für das 90 Pb-10 Sn-Lot eingestellt. Die elektrolytisch abgeschiedene Lotschicht 19 und die dampfabgeschiedene Lotschicht 17 werden geschmolzen, und das Lot an den Verbindungsstellen wird durch die Oberflächenspannung beseitigt. Die Benetzung des Lots wird durch die (nicht dargestellten) Lotabfluß-Verhinderungssperren jeweils auf eine bestimmte Fläche begrenzt. Die Einheit wird dann abgekühlt und gewaschen, um das Verbindungssystem der elektronischen Schaltung gemäß dem Herstellungsverfahren dieses Ausführungsbeispiels zu vollenden. Fig. 5.14a zeigt eine vergrößerte Schnittdarstellung zur Veranschaulichung der Verbindung nach dem letzten Schritt des Herstellungsverfahrens gemäß der Erfindung. Man erkennt in Fig. 5.14a das Halbleiterplättchen 1, das keramische Substrat 8, die Stiele 9 a und die Lotscheiben 9 b und 9 b′. Die Plättchensperre 3 und die Substratsperre 6 zum Verhindern des Abfließens der Lote sind in Fig. 5.14a ausgelassen.
Während im veranschaulichten Ausführugnsbeispiel als Material für den Stiel 9 a des elastischen Verbindungskörpers 9 und die Lotscheiben 9 b und 9 b′ der Verbindungsteile Kupfer verwendet wird, brauchen diese Elemente nicht aus dem gleichen Material zu sein, sondern der Stiel 9 a kann auch aus einem anderen Federmaterial bestehen. Beispielsweise kann der Stiel 9 a aus Aluminium, Gold, Nickel, einer Kupferbasislegierung, wie z. B. BeCu oder CuP, einer Aluminiumbasis-AlCuMg-Legierung mit 1,5 bis 6 Gew.-% Kupfer oder einer Goldbasislegierung mit 0,2 bis 2 Gew.-% Silizium oder Germanium bestehen. Außerdem kann der Stiel 9 a eine hohle zylindrische Stange oder eine Quadratquerschnittsstange sein. Während die Herstellung eines auf dem keramischen Substrat montierten Plättchens im dargestellten Ausführungsbeispiel des Herstellungsverfahrens gezeigt ist, kann auch ein Aufbau mit einer komplizierteren Anordnung der Verbindungssysteme hergestellt werden, indem man eine bestimmte Form durch die Anordnung der elastischen Verbindungskörper gemäß der Erfindung zwischen den Halbleiterplättchen und dem Substrat und die Steifigkeit der Lotblöcke niedrigen Schmelzpunkts dazwischen zur Bestimmung der physischen Lagen beibehält. Beispielsweise ist die Erfindung auf eine elektronische Schaltung als Verbraucherprodukt anwendbar, bei der eine Anzahl von Halbleiterplättchen auf einem keramischen Substrat von 100 mm Quadratseite montiert wird.

Claims (12)

1. Verbindungssystem mit einer Anzahl von Verbindungskörpern zur Verbindung einer mindestens ein Halbleiterplättchen umfassenden Halbleiteranordnung mit einem Verdrahtungssubstrat, wobei die Halbleiteranordnung und das Verdrahtungssubstrat jeweils Anschlußflecken aufweisen und wobei bei der fertigen Anordnung, welche mit Hilfe des Verbindungssystems aus Halbleiteranordnung und Verdrahtungssubstrat gebildet ist, die Halbleiteranordnung kopfüber auf dem Verdrahtungssubstrat angeordnet ist, so daß sich die Anschlußflecken der Halbleiteranordnung und des Verdrahtungssubstrates gegenüberliegen und jeweils gegenüberliegende Paare von Anschlußflecken über einen der Verbindungskörper mechanisch und elektrisch mittels einer Lotverbindung verbunden sind, dadurch gekennzeichnet, daß der Verbindungskörper (9) einen elastischen Metalldraht (9 a) und ein Paar jeweils an den beiden Enden des Metalldrahtes (9 a) befestigten Scheiben (9 b, 9 b′) aufweist, wobei die Scheiben (9 b, 9 b′) einen deutlich größeren Durchmesser als den des Metalldrahtes (9 a) haben, und daß die Scheiben (9 b, 9 b′) mit ihren dem Metalldraht abgewandten Seiten jeweils mit ersten und zweiten Lotauflageschichten (17, 19) versehen sind, wobei diese Lotauflageschichten (17, 19) für die Lotverbindung (5) zwischen den Verbindungskörpern und Anschlußflecken der fertigen Anordnung vorgesehen sind.
2. Verbindungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Form des Stiels (9 a) zylindrisch ist.
3. Verbindungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Form des Stiels (9 a) die eines Quadratstabes ist.
4. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) kalt gezogener Kupferdraht ist.
5. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) eine Kupferbasis-BeCu- oder -CuP-Legierungszusammensetzung ist.
6. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) Aluminium ist.
7. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) eine Aluminiumbasis-AlCuMg- Zusammensetzung mit 1,5 bis 6 Gew.-% Cu ist.
8. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) Gold ist.
9. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) eine Goldbasislegierungszusammensetzung mit 0,2 bis 2 Gew.-% Si ist.
10. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) eine Goldbasislegierungszusammensetzung mit 0,2 bis 2 Gew.-% Ge ist.
11. Verbindungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Material des Stiels (9 a) Nickel ist.
12. Verfahren zur Herstellung eines Verbindungssystems nach einem der Ansprüche 1 bis 11, gekennzeichnet durch die folgenden Schritte:
  • (a) Einbetten einer Anzahl von Metalldrähten (11) der chemisch-metallurgischen Zusammensetzung und Form, die der elastischen Metalldrähte (9 a) der Verbindungskörper (9) entspricht, in einem Block aus Lot (12′), wobei das Lot einen Schmelzpunkt T a aufweist,
  • (b) Zerschneiden des Blocks (12′) zu einer Anzahl von Blöcken aus Lot (12) und Polieren der Blöcke aus Lot (12) jeweils zu einer Höhe, welche etwa der der Verbindungskörper (9) entspricht,
  • (c) selektives Ätzen der geschnittenen und polierten Blöcke aus Lot (12) zwecks Freilegung der Enden der jeweiligen Teile (13) der Metalldrähte (11),
  • (d) jeweils Bilden eines Photoresistfilms (15) auf den geätzten Blöcken aus Lot (12) in einem Muster, das die zumindest die Bereiche um die Teile (13) der Metalldrähte freiläßt, an denen die Scheiben (9 b, 9 b′) gebildet werden sollen,
  • (e) jeweils elektrolytische Abscheidung einer Metallschicht (16) auf den Blöcken aus Lot (12) entsprechend dem Muster des Photoresistfilms (15),
  • (f) jeweils Dampfabscheidung einer Lotschicht (17) auf der gesamten Oberfläche der Blöcke aus Lot (12),
  • (g) jeweils Bilden eines Photoresistfilms (18) auf der dampfabgeschiedenen Lotschicht (17) in einem Muster, das zumindest die Bereiche um die Teile (13) der Metalldrähte freiläßt, an denen die Scheiben (9 b, 9 b′) gebildet werden sollen,
  • (h) jeweils Ätzen der dampfabgeschiedenen Lotschicht (17),
  • (i) jeweils Entfernen des Photoresistfilms (18),
  • (j) jeweils elektrolytische Abscheidung einer Lotschicht (19) unter Verwendung der dampfabgeschiedenen Lotschicht (17) als Elektrode, wobei die Schmelzpunkte der Lote in den Schritten (a), (f) und (j) der Bedingung T a < T f T j genügen,
  • (k) jeweils Entfernen des Photoresistfilms (15),
  • (l) Schmelzen und Entfernen der Blöcke aus Lot (12).
DE19813129568 1980-07-28 1981-07-27 Verbindungssystem einer halbleiteranordnung und verfahren zu dessen herstellung Granted DE3129568A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10250980A JPS5728337A (en) 1980-07-28 1980-07-28 Connecting constructin of semiconductor element

Publications (2)

Publication Number Publication Date
DE3129568A1 DE3129568A1 (de) 1982-04-22
DE3129568C2 true DE3129568C2 (de) 1988-04-14

Family

ID=14329354

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813129568 Granted DE3129568A1 (de) 1980-07-28 1981-07-27 Verbindungssystem einer halbleiteranordnung und verfahren zu dessen herstellung

Country Status (2)

Country Link
JP (1) JPS5728337A (de)
DE (1) DE3129568A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049976A (en) 1993-11-16 2000-04-18 Formfactor, Inc. Method of mounting free-standing resilient electrical contact structures to electronic components
US6655023B1 (en) 1993-11-16 2003-12-02 Formfactor, Inc. Method and apparatus for burning-in semiconductor devices in wafer form
US8485418B2 (en) 1995-05-26 2013-07-16 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60133632U (ja) * 1984-02-14 1985-09-06 富士通株式会社 半導体素子の実装構造
JPH0669052B2 (ja) * 1985-09-12 1994-08-31 富士通株式会社 半導体素子の高密度実装方法
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
US5077598A (en) * 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
US6336269B1 (en) 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6835898B2 (en) 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
EP0792519B1 (de) * 1994-11-15 2003-03-26 Formfactor, Inc. Verbindungselemente für mikroelektronische komponenten
EP0792517B1 (de) * 1994-11-15 2003-10-22 Formfactor, Inc. Elektrische kontaktstruktur aus flexiblem draht
EP0792463B1 (de) * 1994-11-15 2004-05-12 Formfactor, Inc. Montage von federelementen auf halbleiterbauteilen
US6727579B1 (en) 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
EP0859686B1 (de) * 1995-05-26 2005-08-17 Formfactor, Inc. Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5900674A (en) 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US7122760B2 (en) 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
US6945827B2 (en) 2002-12-23 2005-09-20 Formfactor, Inc. Microelectronic contact structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH431658A (de) * 1964-12-10 1967-03-15 Marbag Ag Elektrisches Gerät mit elektrischen Bauelementen, insbesondere für industrielle Steuerungsaggregate
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3959579A (en) * 1974-08-19 1976-05-25 International Business Machines Corporation Apertured semi-conductor device mounted on a substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049976A (en) 1993-11-16 2000-04-18 Formfactor, Inc. Method of mounting free-standing resilient electrical contact structures to electronic components
US6215670B1 (en) 1993-11-16 2001-04-10 Formfactor, Inc. Method for manufacturing raised electrical contact pattern of controlled geometry
US6538214B2 (en) 1993-11-16 2003-03-25 Formfactor, Inc. Method for manufacturing raised electrical contact pattern of controlled geometry
US6655023B1 (en) 1993-11-16 2003-12-02 Formfactor, Inc. Method and apparatus for burning-in semiconductor devices in wafer form
US6818840B2 (en) 1993-11-16 2004-11-16 Formfactor, Inc. Method for manufacturing raised electrical contact pattern of controlled geometry
US8485418B2 (en) 1995-05-26 2013-07-16 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out

Also Published As

Publication number Publication date
JPS5728337A (en) 1982-02-16
DE3129568A1 (de) 1982-04-22

Similar Documents

Publication Publication Date Title
DE3129568C2 (de)
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69533336T2 (de) Testkarte und ihre anwendung
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
EP0965103B1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE10317328B4 (de) Lichtemittierende Dioden umfassende Vorrichtungen
DE19720275B4 (de) Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19509441C2 (de) Integrierte Hybrid-Leistungsschaltungsvorrichtung
EP3599636B1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102004059389B4 (de) Halbleiterbauelement mit Ausgleichsmetallisierung
DE10017746B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen
DE602004011000T2 (de) Prüfkopf zur Messung der elektrischen Eigenschaften und Verfahren zur dessen Herstellung
EP0322434B1 (de) Flacher körper, insbesondere zur verwendung als wärmesenke für elektronische leistungsbauelemente
WO2013186267A1 (de) Montageträger und verfahren zur montage eines montageträgers auf einem anschlussträger
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE69734152T2 (de) Thermokopf und verfahren zu seiner herstellung
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
DE4425943B4 (de) Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement
DE10393265T5 (de) Mikrovorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee