DE2432544B2 - Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung - Google Patents

Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung

Info

Publication number
DE2432544B2
DE2432544B2 DE2432544A DE2432544A DE2432544B2 DE 2432544 B2 DE2432544 B2 DE 2432544B2 DE 2432544 A DE2432544 A DE 2432544A DE 2432544 A DE2432544 A DE 2432544A DE 2432544 B2 DE2432544 B2 DE 2432544B2
Authority
DE
Germany
Prior art keywords
semiconductor
layer
plastic
semiconductor circuit
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2432544A
Other languages
English (en)
Other versions
DE2432544A1 (de
DE2432544C3 (de
Inventor
Karl-Ulrich Dr.-Ing. 8000 Muenchen Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2432544A priority Critical patent/DE2432544C3/de
Priority to GB2355775A priority patent/GB1467754A/en
Priority to FR7519918A priority patent/FR2277434A1/fr
Priority to IT24864/75A priority patent/IT1039441B/it
Priority to US05/592,526 priority patent/US4072982A/en
Priority to NL7507891A priority patent/NL7507891A/xx
Priority to JP50082655A priority patent/JPS5130486A/ja
Priority to BE158012A priority patent/BE831032A/xx
Publication of DE2432544A1 publication Critical patent/DE2432544A1/de
Priority to US05/692,664 priority patent/US4070230A/en
Publication of DE2432544B2 publication Critical patent/DE2432544B2/de
Application granted granted Critical
Publication of DE2432544C3 publication Critical patent/DE2432544C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf ein als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger aus einer Kunststoffschicht, der aus einer Halbleiterscheibe herausgeätzte plättchenförmige Halbleiterinseln mit einer Dotierungsschicht und eine Dünnfilmverdrahtung trägt, und mit einem die Halbleiterinseln umgebenden, aus dem Material der Halbleiterscheibe bestehenden Rahmen, der die Kontaktanschlüsse für die Halbleiterschaltung trägt; ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung eines derartigen Bauelementes.
Verschiedene Halbleiterbauelemente und integrierte Schaltungen besitzen eine dünne, einkristalline Siliziumschicht, die auf einem isolierenden, als Träger dienenden Substrat aufgetragen ist. Es sind verschiedene Technologien zur Herstellung derartiger Halbleiterbauelemente bekannt. Gemäß der sog. SOS-Technologie wird eine einkristalline Siliziumschicht auf einem Substratkristall, z. B. einem Spinell oder einem Saphir, durch Abscheiden aufgetragen. Fernerhin ist die sogenannte »Technologie der dielektrischen Isolation« bekannt. Gemäß dieser Technologie wird auf der Oberfläche einer einkristallinen Siliziumscheibe eine einige hundert μΐη dicke dielektrische Trägerschicht, z. B. bestehend aus SiO2, abgeschieden; darauffolgend wird die Siliziumscheibe auf das gewünschte Maß gedünnt. Das Dünnen der Siliziumscheibe geschieht durch Abpolieren oder Abätzen. Nachteilig bei der erstgenannten Technologie ist es, daß die in Heteroepitaxie hergestellten Siliziumschichten mehr Störstellen enthalten, als das herstellbare massive einkristalline Silizium; die Eigenschaften der Grenzfläche zwischen der Siliziumschicht und dem isolierenden Substrat bedingen verschiedene Einschränkungen. Die Nachteile der Technologie der »dielektrischen Isolation« beruhen vor allem in dem relativ großen Aufwand für das Aufbringen einer isolierenden dielektrischen Trägerschicht.
Es wurde schon vorgeschlagen (vgl. AT-PS 262 381 sowie IBM Technical Disclosure Bulletin 1961, Vol. 3, No. 12, S. 26 und 27) diese dielektrische Trägerschicht durch eine Kunststoffschicht zu ersetzen. Diese Kunststoffschicht trägt die die Dotierungsschichten aufweisenden plattenförmigen Halbleiterinseln und eine Dünnfilmverdrahtung. Die Kunststoffschicht verleiht der Halbleiterschaltung die notwendige mechanische Stabilität; auch schützt sie die Halbleiterschaltung gegenüber äußere Einflüsse, z. B. gegen Feuchtigkeit. Dabei kann die Halbleiterschaltung auch einen aus dem Material der Halbleiterscheibe bestehenden Rahmen aufweisen, der die Halbleiterinseln umgibt und die Kontaktanschlüsse für die Halbleiterschaltung trägt. Als Kunststoff zum Abdecken von elektrischen Bauteilen ist es bekannt (vgl. »Elektronik-Journal«, 7. Jg., Dez. 1972, Heft 12, S. 16 bis 19) Polyamide zu verwenden, welche neben der mechanischen Stabilität auch einen vergleichsweise hohen elektrischen Widerstand sowie eine hinreichende Beständigkeit gegen den Sauerstoff der Umgebungsluft aufweisen. Ferner wurden Halbleiterschaltungen vorgeschlagen (vgl. DE-OS 1 614 393), bei welchen die »aktiven Einheiten« durch einen sie umgebenden Luftspalt gegenseitig getrennt und nur durch die Luftspalte überbrückende Kontaktlaschen untereinander sowie mit den auf einem hochstegigen Rahmen (Gitter) angeordneten Leiterbahnen verbunden sind. Bei der Herstellung dieser Schaltung verfährt man derart, daß nach der Fertigstellung der auf dem Trägermaterial, z. B. polykristallinem Silizium, diese Schaltung mit einer Kunststoffschicht überzogen wird, worauf man sodann die aktiven Einheiten bis auf die Kontaktlaschen freiätzt. Mittels eines Lösungsmittels wird sodann die die Luftspalte schließende Kunststoffschicht entfernt, so daß die aktiven Einheiten freiliegen. Trotz der Vorteile einer solchen Schaltung einerseits hinsichtlich der guten Isolation und andererseits hinsichtlich der geringen elektrischen Kapazitäten ist ihre mechanische Stabilität gering, denn die aktiven Einheiten werden im wesentlichen nur von den Kontaktlaschen getra-
Werden als Halbleiterschaltung gebildete Bauelemente durch Löten kontaktiert, so treten dabei vergleichsweise hohe mechanische und thermische Belastungen auf; hiergegen muß das Bauelement stabil sein.
Der Erfindung liegt somit die Aufgabe zugrunde, ein Halbleiterbauelement der vorstehenden Art zu schaffen, wobei jedoch die bei der bekannten SOS-Technologie oder bei der Technologie der »dielektrischen« bzw. »Luftspalt-Isolation« genannten Nachteile vermieden werden sollen. Insbesondere soll bei einem vergleichsweise niedrigen Aufwand bei der Herstellung eines als Halbleiterschaltung gebildeten Bauelementes seine mechanische Stabilität für das Lötkontaktieren verbessert werden.
Ausgehend vom eingangs genannten Stand der Technik ist gemäß der Erfindung der Rahmen im Verhältnis zur Dicke der Dotierungsschicht der Halbleiterinseln hochstegig ausgebildet und dient als Stützrahmen für die Kunststoffschicht und für die Kontaktanschlüsse bildende Löthöcker.
Bedingt dadurch, daß der hochstegige Stützrahmen die die Halbleiterschaltung aufnehmende Kunststoffträgerschieht sowie die Löthöcker trägt, wird die beim Lötkontaktieren auftretende Last unmittelbar auf den Stützrahmen übertragen, während die die Halbleiterschaltung aufnehmende Kunststoffträgerschieht keine Belastung erfährt.
Eine weitere Aufgabe der Erfindung ist es, einerseits durch verfahrensmäßige Handlungen bei des industriellen Fertigung eine stets gleichbleibende Reproduzierbarkeit zu gewährleisten und andererseits unter Anwendung an sich bekannter und nacheinander zu vollziehender Verfahrensschritte und unter Verringerung des Herstellungsaufwandes, jedoch Wahrung hoher Qualität ein gemäß der Erfindung gebildetes Baulement zu schaffen; dies geschieht in der Weise, daß man
a) die Halbleiterschaltung in einer auf einer Halbleiterscheibe üblicher Dicke aufgebrachten epitaktischen Schicht ausbildet,
b) die Kunststoffträgerschieht in entsprechender Dicke (H) auf die Halbleiterschaltung aufbringt,
c) die Halbleiterscheibe auf der der Kunststoffträgerschicht gegenüberliegenden Seite derart abätzt, daß die Halbleiterinseln mit verringerter Dicke und der sie umgebende hochstegige Stützrahmen gebildet werden, und
d) die Löthöcker auf den Stützrahmen aufbringt.
Eine derartige Verfahrensweise zur Herstellung des
gemäß der Erfindung gebildeten Bauelementes ist gut reproduzierbar. In einem ersten Arbeitsschritt wird die Halbleiterschaltung auf einer Halbleiterscheibe üblicher Dicke (z. B. 400 μΐη) fertiggestellt, sodann in einem zweiten Arbeitsschritt die dielektrische Kunststoffschicht in einer derartigen Stärke (Dicke) auf die Halbleiterschaltung aufgetragen, daß sie die Funktion der Kunststoffträgerschieht erfüllt und in einem dritten Arbeitsschritt die Halbleiterscheibe in den Bereichen gedünnt, in denen es für die elektrische Funktion der in der Scheibe integrierten Schaltelemente wünschenswert ist. Derartige Schaltelemente können nach dem Thyristorprinzip arbeitende elektronische Koppelpunkte oder MoS-Flächcntransistoren u. dgl. sein.
Als Halbleiterscheibe verwendet man vorzugsweise eine einkristallinc Siliziumscheibe mit einer Dicke von annähernd 40(1 μπι, auf der eine n-leiU'iide Schicht epitaktisch aulgetragen ist. In letzterer Schicht befinden sich die mit Fremdatomen, z. B. Bor oder Phosphor, dotierten Gebiete. Obwohl hier eine aus einkri stalllnem Silizium gebildete Halbleiterscheibe Anwendung findet, ist es jedoch auch möglich, andere Halbleitermaterialien, wie beispielsweise Germanium oder III-V-Halbleiterverbindungen, wie z. B. GaAs. zu verwenden. Ist z. B. eine Halbleiterscheibe mit einer die dotierten Gebiete enthaltenden epitaklischen Schicht versehen, so geschieht das Dünnen der Halbleiterscheibe im Bereich der elektrischen Schaltung bis mindestens auf diese Schicht. Dadurch wird vermieden, daß durch außerhalb der Dotierungsschicht liegende Gebiete, nämlich über die Halbleiterscheibe, Störströme fließen, oder daß in der Scheibe sich aul die Funktion der Schaltung störend auswirkende Kapazitäten entstehen. Die Kunststoffträgerschieht wird ähnlich wie eine Fotolackschicht auf die integrierte Schaltung aufgebracht, wobei man als Kunststoff - wie bekannt - Polyamid verwendet, das sich bei ca. 350° C in Polyimid umwandelt.
Nachdem Aufbringen der Polyimidschicht wird die Rückseite der Halbleiterscheibe, vorzugsweise der einkristallinen Siliziumscheibe, z. B. durch Ätzen, abgetragen. Oxidschichten, die sich auf der Halbleiteroberfläche befinden oder niedrig dotierte Siliziumbereiche, wie z. B. die als epitaktische Schicht zuvor hergestellte η-leitende Schicht, dienen bei Verwendung eines geeigneten Ätzmittels in bekannter Weise als Atzstop. Die Leitfähigkeit der dabei freigelegten Siliziumgrenzfläche kann eine Reihe von Problemen aufwerfen, die sich unter Beachtung der nunmehr sehr dünnen Kunststoffschicht nicht mehr durch die üblichen thermischen Behandlungen der Halbleiterscheibe bei Temperaturen um 500° C beheben lassen. Es wird daher vorgeschlagen, mittels einer Ionenimplantation und/oder durch Aufbringen einer für den Zweck geeigneten Kunststoffschicht - vorzugsweise Polyimidharz — eine Passivierung dieser zweiten, durch Ätzen entstandenen Grenzfläche herbeizuführen. Werden andere Kunststoffe verwendet, so ist ihre Affinität zum Silizium bzw. zum jeweiligen Halbleitermaterial zu prüfen. Die so durch Ätzen einer einkristallinen Siliziumscheibe hergestellte dünne Siliziumschicht besitzt alle Eigenschaften von »Massivsiiiziuin«. Außerdem besteht die Möglichkeit, durch Wegätzen der Siliziumschicht zwischen benachbarten Bauelementen eine ideale Isolation zwischen diesen Bauelementen zu realisieren. Daher ist diese Technologie außer für integrierte MOS-Schaltungen besonders für solche bipolare integrierte Schaltungen von Bedeutung, bei denen auf eine sehr gute Isolation nicht verzichtet werden kann.z. B. beider Herstellung eines in einer Halbleiterscheibe integrierten, nach dem Thyristorprinzip arbeitenden elektronischen Koppelpunktes.
Die Herstellung eines gemäß der Erfindung als Halbleiterschaltung gebildeten Bauelementes wird im nachfolgenden an Hand der Zeichnung näher erläutert:
Fig. 1 zeigt eine Querschnittssektion eines in einer Halbleiterscheibe integrierten MOS-Bauelementes in einem Stadium seiner Herstellung. Auf einer Siliziumscheibe 1 vom η+-Leitungstyp ist eine epitaktische Schicht 2 vom η Leitungstyp aufgebracht. In dieser Schicht liegen dotierte Gebiete, beispielsweise Source- und Drainaebiete 3, 4 sowie Trenndiffusions-
gebiete 5. Es versteht sich, daß die Gebietsaufteilung in der aktiven Siliziumsubstratscheibe von der jeweiligen Funktion des Halhleiterbauelenicntcs abhängig und somit von der Erfindung unabhängig ist. Auf einer hier im Beispiel epitaktischen Schicht 2 sind eine mit Kontaktlöchern versehene, isolierende Siliziumdioxidscliicht 6 und eine Dünnfilmverdrahtung, bestellend aus Aluniiniumleiterbahnen 7. 7', aufgebracht. Befindet sich das Halbleiterbauelement in diesem Fertigungszustand, so wird in bekannter Weise auf die Oberfläche der integrierten Schaltung, allgemein mit 8 bezeichnet, eine Polyamidschicht 9 aufgebracht. In einem nachfolgenden Arbeitsgang wird diese Schicht bei einer Tempratur von 400 bis 500" C in eine PoIyimidschicht umgewandelt bzw. kaptonisiert.
Wie insbesondere aus Fig. 2 zu ersehen ist, werden darauffolgend die n'- bzw. n1 4 -dotierten Bereiche der Siliziumscheibe weggeätzt und es verbleiben von der Siliziumscheibe nur noch die aktiven η ~-dotierten einkristallinen, nunmehr plättchcnförmigen Siliziuminseln 22 der ehemaligen epitaktischen Schicht 2. Diese Inseln sind in der Regel die Schaltungselemente, z. B. bei 24 ein MOS-Transistor. Außerdem bleiben auch die Oxidschichten 6 und die Aluminiumleiter 7. 7' mit der Kunststofflragersehicht 9 stehen. Die im vorliegenden Beispiel gezeigte integrierte Schaltung ist in P-Kanai-MOS-Technik mit Aluminiumgate ausgeführt. Durch das Abätzen der n4 -Siliziumsubstratscheibe in Verbindung mit den in der Siliziumscheibc h/w. Schicht 2 eindiffundierten Trenngebieten 5 entstehen die Inseln 22 und Schiclitunterbrechungcn 23. so daß ein Nebenstrom, der sich über den n' -Anteil der Substratsclicibe ausbilden könnte, sich nicht ausbilden kann.
Wie insbesondere aus den Fig. 3 und 4 hervorgeht verfährt man beim Dünnen der Siliziumscheibe bis au die aktive, die dotierten Gebiete enthaltend
"> Schicht 2 derart, daß man außerhalb der Inseln 22 bzw. am Rand der integrierten Schaltung Stege Γ de Siliziumsubstratscheibe 1 stehen läßt. Dadurch wire ein Rahmen 11 gebildet. Dieser Rahmrn ist der Stützrahmen für die Kunststoffträgerschicht 9; er dient al
ι» Träger für die elektrischen Anschlußenden der Schal Ring. Die Leiterbahnen 7 sind derart geführt, daß ihn Kontaktanschliisse im Stützbereich des Rahmens lic gen, wobei diese Kontaktanschliisse mit Löthöckcn 12 versehen werden.
η Auf der Siliziumsubstratscheibe 1, 2 befinden siel eine Vielzahl von in Reihen und Kolonnen angeord nctc Stützrahmen, welche Trennstege 13 aufweisen Die so gebildeten, jeweils eine Halbleiterschaltun tragenden Bauelemente sind so in Form von Chip:
_'o gut voneinander trennbar. Jeder einzelne Chip kan nunmehr in ein Gehäuse oder in eine gedruckte odc verdrahtete Schaltung eingebaut werden, wobei ζ. Β die einzelnen Löthöcker genau über die entsprechen den Anschlußstellen in oder an der verdrahteten bzw
:~i gedruckten Schaltung liegen und in bekannter Weis mit dieser verlötet werden. Die durch Abätzen freilie genden aktiven Gebiete, nämlich die Inseln 22, müs sen indessen vorher passiviert werden. Dies geschieh entweder durch eine von der Dotierungsari der akti
«ι ven Siliziumschicht 2 abhängige Ionenimplantatio und/oder durch Überziehen mit einer weitere Kunststoffschicht, vorzugsweise mit einer Polyimid schicht 14.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger aus einer Kunststoffschicht, der aus einer Halbleiterscheibe herausgcätzte plättchenförmige Halbleiterinseln mit einer Dotierungsschicht und eine Dünnfilmverdrahtung trägt, und mit einem die Halbleiterinseln umgebenden, aus dem Material der Halbleiterscheibe bestehenden Rahmen, der die Kontaktanschlüsse für die Halbleiterschaltung trägt, dadurch gekennzeichnet, daß der Rahmen (11) im Verhältnis zur Dicke der Dotierungsschichi (2) der Halbleiterinsel (22) hochstegig ausgebildet ist und als Stützrahmen für die Kunststoffschicht (9) und für die Komaktanschlüsne bildende Löthocker (12) dient.
2. Verfahren zur Herstellung eines als Halbleiterschaltung ausgebildeten Bauelementes nach Anspruch 1, dadurch gekennzeichnet, daß man in an sich bekannten Verfahrensschritten nacheinander
a) die Halbleiterschaltung (8) in einer auf einer Halbleiterscheibe (1) üblicher Dicke aufgebrachten epitaktischen Schicht (2) ausbildet,
b) die Kunststoffträgerschicht (9) in entsprechender Dicke (H) auf die Halbleiterschaltung aufbringt,
c) die Halbleiterscheibe (1, 2) auf der der Kunststoff trägerschicht gegenüberliegenden Seite derart abätzt, daß die Halbleiterinseln (22) mit verringerter Dicke und der sie umgebende hochstegige Stützrahmen (11) gebildet werden, und
d) die Löthöcker (12) auf den Stützrahmen (11) aufbringt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß man zur gleichzeitigen Herstellung mehrerer Halbleiterschaltungen eine Vielzahl von in Reihen und Kolonnen angeordnete Stützrahmen (11) ausbildet, die durch dünne Trennstege (13) miteinander verbunden sind und durch Ritzen und Brechen der Stege voneinander getrennt werden können.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß man nach erfolgtem Abätzen der Halbleiterscheibe (1, 2) die Ätzfläche durch Ionenimplantation und/oder durch Beschichten mit einer weiteren Kunststoffschicht (14) passiviert.
DE2432544A 1974-07-04 1974-07-04 Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung Expired DE2432544C3 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE2432544A DE2432544C3 (de) 1974-07-04 1974-07-04 Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
GB2355775A GB1467754A (en) 1974-07-04 1975-05-30 Semiconductor arrangements
FR7519918A FR2277434A1 (fr) 1974-07-04 1975-06-25 Composant a semi-conducteurs comportant un support dielectrique et son procede de fabrication
IT24864/75A IT1039441B (it) 1974-07-04 1975-06-27 Componente a semiconduttori provvisto di un substrato di sopporto dielettrico e procedimento di sopporto dielettrico e procedimento per la sua fabbricazione
US05/592,526 US4072982A (en) 1974-07-04 1975-07-02 Semiconductor component with dielectric carrier and its manufacture
NL7507891A NL7507891A (nl) 1974-07-04 1975-07-02 Halfgeleiderbouwelement met een dielektrische dra- ger, en een werkwijze voor de vervaardiging hiervan.
JP50082655A JPS5130486A (en) 1974-07-04 1975-07-04 Handotaidebaisuto sonoseizohoho
BE158012A BE831032A (fr) 1974-07-04 1975-07-04 Composant a semi-conducteurs comportant un support dielectrique
US05/692,664 US4070230A (en) 1974-07-04 1976-06-04 Semiconductor component with dielectric carrier and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2432544A DE2432544C3 (de) 1974-07-04 1974-07-04 Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2432544A1 DE2432544A1 (de) 1976-01-22
DE2432544B2 true DE2432544B2 (de) 1978-04-06
DE2432544C3 DE2432544C3 (de) 1978-11-23

Family

ID=5919888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2432544A Expired DE2432544C3 (de) 1974-07-04 1974-07-04 Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung

Country Status (8)

Country Link
US (1) US4072982A (de)
JP (1) JPS5130486A (de)
BE (1) BE831032A (de)
DE (1) DE2432544C3 (de)
FR (1) FR2277434A1 (de)
GB (1) GB1467754A (de)
IT (1) IT1039441B (de)
NL (1) NL7507891A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929339A1 (de) * 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4204218A (en) * 1978-03-01 1980-05-20 Bell Telephone Laboratories, Incorporated Support structure for thin semiconductor wafer
JPS5531801A (en) * 1978-08-25 1980-03-06 Mitsubishi Petrochem Co Ltd Pigment-containing polyolefin composition
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
JPS57181146A (en) * 1981-04-30 1982-11-08 Hitachi Ltd Resin-sealed semiconductor device
US4587719A (en) * 1983-08-01 1986-05-13 The Board Of Trustees Of The Leland Stanford Junior University Method of fabrication of long arrays using a short substrate
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
GB8426915D0 (en) * 1984-10-24 1984-11-28 Marconi Instruments Ltd Fabricating devices on semiconductor substrates
DE3539402A1 (de) * 1985-11-07 1987-05-21 Rohde & Schwarz Leistungsmesssensor zum messen von hochfrequenzleistung
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
WO1993011561A1 (de) * 1991-11-29 1993-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum herstellen einer integrierten leistungsschaltung mit einem vertikalen leistungsbauelement
GB9305448D0 (en) * 1993-03-17 1993-05-05 British Tech Group Semiconductor structure and method of manufacturing same
KR100223832B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체 소자 및 그 제조방법
EP1084511A1 (de) * 1998-05-08 2001-03-21 Infineon Technologies AG Substrat und dessen herstellungsverfahren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3493820A (en) * 1966-12-01 1970-02-03 Raytheon Co Airgap isolated semiconductor device
NL6706735A (de) * 1967-05-13 1968-11-14
US3617816A (en) * 1970-02-02 1971-11-02 Ibm Composite metallurgy stripe for semiconductor devices
US3710205A (en) * 1971-04-09 1973-01-09 Westinghouse Electric Corp Electronic components having improved ionic stability
JPS4835778A (de) * 1971-09-09 1973-05-26
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2929339A1 (de) * 1978-07-24 1980-02-14 Citizen Watch Co Ltd Halbleiteranordnung

Also Published As

Publication number Publication date
US4072982A (en) 1978-02-07
FR2277434A1 (fr) 1976-01-30
DE2432544A1 (de) 1976-01-22
GB1467754A (en) 1977-03-23
JPS5130486A (en) 1976-03-15
IT1039441B (it) 1979-12-10
DE2432544C3 (de) 1978-11-23
NL7507891A (nl) 1976-01-06
BE831032A (fr) 1975-11-03

Similar Documents

Publication Publication Date Title
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE1514818C3 (de)
DE3586554T2 (de) Verfahren zur selektiven exposition der seitenwaende eines grabens und dessen verwendung fuer die herstellung von einem substratkontakt aus metallsiliziden mit dielektrischem material gefuellten graeben isolierter anordnungen.
DE69507284T2 (de) Halbleiter mit einem träger auf dem ein substrat mit einem halbleiter-element mittels einer klebeschicht und ein leiterbahn-muster befestigt sind
DE3886329T2 (de) Halbleiteranordnung mit Luftbrücken-Verbindungen.
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE2432544C3 (de) Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
DE4317570C2 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE2704373A1 (de) Halbleiteranordnung und verfahren zur herstellung von halbleiteranordnungen
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE4221039A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE3689705T2 (de) Zener-Diode.
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE3786693T2 (de) Programmierbarer Kontaktfleck.
DE69219816T2 (de) Supraleitende Dünnschicht mit mindestens einer isolierten Region, gebildet aus oxydisch supraleitendem Material und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee